應(yīng)用于芯片內(nèi)的分壓電路的制作方法
【專利說(shuō)明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路設(shè)計(jì)領(lǐng)域，尤其涉及應(yīng)用于芯片內(nèi)的新型的分壓電路。
【【背景技術(shù)】】
[0002]通常集成電路中采用電阻串聯(lián)，構(gòu)成電壓分壓電路，如圖1所示。所述分壓電路包括串聯(lián)于輸入電源電壓端VIN和接地端的第一電阻R1和第二電阻R2，但是其消耗的芯片面積較大，即導(dǎo)致生產(chǎn)成本較高。此外，有些工藝中提供高阻值多晶硅電阻選項(xiàng)，雖然與普通的多晶硅電阻相比，面積有所減小，但是還需要額外的光刻步驟，也會(huì)增加成本，原因是集成電路成本一般正比于光刻步驟。近年來(lái)，特別隨著便攜式設(shè)備流行，它們大多數(shù)以鋰電池供電，低功耗設(shè)計(jì)變得越來(lái)越重要。功耗越低，可以延長(zhǎng)鋰電池待機(jī)時(shí)間。這樣需要采用分壓電路設(shè)計(jì)的情況，希望分壓電路消耗的功耗很低。對(duì)圖1的電阻分壓而言，希望其功耗低，則需要很大的電阻值，進(jìn)一步需要很大的芯片面積。
[0003]因?yàn)?，有必要提出一種改進(jìn)的方案來(lái)克服上述問(wèn)題。
【
【發(fā)明內(nèi)容】
】
[0004]本發(fā)明的目的在于提供一種應(yīng)用于芯片內(nèi)的分壓電路，其不采用電阻串聯(lián)的方式進(jìn)行分壓，其無(wú)需額外的光刻步驟、占用芯片面積較小，功耗較低。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種，應(yīng)用于芯片內(nèi)的分壓電路，其包括:串聯(lián)于輸入電源電壓端和接地端的第一分壓?jiǎn)卧偷诙謮簡(jiǎn)卧?，第一分壓?jiǎn)卧偷诙謮簡(jiǎn)卧闹虚g連接節(jié)點(diǎn)作為分壓輸出端。每個(gè)分壓?jiǎn)卧辽侔ㄒ粋€(gè)分壓基本器件，所述分壓基本器件包括第一晶體管和第二晶體管，第一晶體管的源極與第二晶體管的柵極相連，第二晶體管的源極與第一晶體管的柵極相連，第一晶體管的漏極與第二晶體管的漏極相連，第一晶體管的源極為所述分壓基本器件的第一連接端，第二晶體管的源極為所述分壓基本器件的第二連接端，電流從所述分壓基本器件的第一連接端流動(dòng)至所述分壓基本器件的第二連接端Ο
[0006]進(jìn)一步的，所述分壓基本器件的第一晶體管和第二晶體管的襯體端與其源極相連。
[0007]進(jìn)一步的，每個(gè)分壓?jiǎn)卧ǘ鄠€(gè)并聯(lián)或串聯(lián)的分壓基本器件。
[0008]進(jìn)一步的，第一晶體管為PM0S晶體管，第二晶體管為NM0S晶體管。
[0009]進(jìn)一步的，所述分壓基本器件的第一晶體管的尺寸等于第二晶體管的尺寸。
[0010]進(jìn)一步的，第一晶體管的長(zhǎng)度為200微米，寬度為0.6微米。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明中的分壓電路中采用新型的分壓基本器件進(jìn)行分壓，該分壓基本器件包括第一晶體管和第二晶體管，第一晶體管的源極與第二晶體管的柵極相連，第二晶體管的源極與第一晶體管的柵極相連，第一晶體管的漏極與第二晶體管的漏極相連，第一晶體管的源極為該分壓基本器件的第一連接端，第二晶體管的源極為該分壓基本器件的第二連接端，電流從該分壓基本器件的第一連接端流動(dòng)至該分壓基本器件的第二連接端。本發(fā)明中的分壓方案具有如下優(yōu)點(diǎn):無(wú)需額外的光刻步驟、占用芯片面積較小，功耗較低。
【【附圖說(shuō)明】】
[0012]為了更清楚地說(shuō)明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0013]圖1為現(xiàn)有技術(shù)中的分壓電路的電路示意圖；
[0014]圖2為本發(fā)明中的分壓電路在一個(gè)實(shí)施例中的電路示意圖；
[0015]圖3為圖2中的分壓電路在仿真器中得到的電流消耗波形和輸出電壓波形的示意圖。
【【具體實(shí)施方式】】
[0016]本發(fā)明的詳細(xì)描述主要通過(guò)程序、步驟、邏輯塊、過(guò)程或其他象征性的描述來(lái)直接或間接地模擬本發(fā)明技術(shù)方案的運(yùn)作。為透徹的理解本發(fā)明，在接下來(lái)的描述中陳述了很多特定細(xì)節(jié)。而在沒有這些特定細(xì)節(jié)時(shí)，本發(fā)明則可能仍可實(shí)現(xiàn)。所屬領(lǐng)域內(nèi)的技術(shù)人員使用此處的這些描述和陳述向所屬領(lǐng)域內(nèi)的其他技術(shù)人員有效的介紹他們的工作本質(zhì)。換句話說(shuō)，為避免混淆本發(fā)明的目的，由于熟知的方法和程序已經(jīng)容易理解，因此它們并未被詳細(xì)描述。
[0017]此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本發(fā)明至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說(shuō)明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。
[0018]圖2為本發(fā)明中的分壓電路在一個(gè)實(shí)施例中的電路示意圖，其中該分壓電路應(yīng)用于芯片中。所述分壓電路包括串聯(lián)于輸入電源電壓端VIN和接地端的第一分壓?jiǎn)卧?10和第二分壓?jiǎn)卧?20。第一分壓?jiǎn)卧?10和第二分壓?jiǎn)卧?20的中間連接節(jié)點(diǎn)作為分壓輸出端V0。
[0019]在圖2中，第一分壓?jiǎn)呜?10包括一個(gè)分壓基本器件，第二分壓?jiǎn)呜?20也包括一個(gè)分壓基本器件。每個(gè)分壓基本器件包括第一晶體管和第二晶體管，其中第一分壓?jiǎn)卧?10中的第一晶體管為PM0S晶體管MP2、第二晶體管為NM0S晶體管MN2，第二分壓?jiǎn)卧?20中的第一晶體管為PM0S晶體管MP1、第二晶體管為NM0S晶體管MN1。第一晶體管的源極與第二晶體管的柵極相連，第二晶體管的源極與第一晶體管的柵極相連，第一晶體管的漏極與第二晶體管的漏極相連。第一晶體管的源極為該分壓基本器件的第一連接端(或稱之為正連接端)，第二晶體管的源極為該分壓基本器件的第二連接端(或稱之為負(fù)連接端)，電流從該分壓基本器件的第一連接端流動(dòng)至該分壓基本器件的第二連接端，也就是說(shuō)，該分壓基本器件的第一連接端連接的電壓應(yīng)該高于該分壓基本器件的第二連接端所連接的電壓。所述分壓基本器件的第一晶體管和第二晶體管的襯體端與其源極相連。
[0020]圖2給出的分壓電路的分壓比例為1 /2，即VO = VIN* 1 /2，其中V0也表示輸出電壓，VIN也表不輸入電壓。
[0021]所述分壓基本器件的第一晶體管的尺寸等于第二晶體管的尺寸。
[0022]圖3為圖2中的分壓電路在仿真器中得到的電流消耗波形和輸出電壓波形的示意圖。波形圖310是分壓電路的電流消耗波形(即其值由縱坐標(biāo)所示)，波形圖320是輸出電壓V0的波形(即其值由縱坐標(biāo)所示)，橫坐標(biāo)是輸入電壓VIN。從波形圖320可以看出輸出電壓V0等于輸入電壓VIN的1/2。波形圖310顯示，當(dāng)輸入電壓VIN等于5V時(shí)，分壓電路的消耗電流為70.04ηΑ。
[0023]設(shè)計(jì)所需的第二晶體管ΜΝ1的長(zhǎng)度為200微米，寬度為0.6微米，第二晶體管ΜΝ2的長(zhǎng)度為200微米，寬度為0.6微米，第一晶體管ΜΡ1的長(zhǎng)度為200微米，寬度為0.6微米，第一晶體管ΜΡ2的長(zhǎng)度為200微米，寬度為0.6微米，即所需的器件總長(zhǎng)度為200微米+200微米+200微米+200微米= 800微米。如果要實(shí)現(xiàn)70.04ηΑ的電流消耗，則需要電阻值為5V/70.04ηΑ =71.39Μ歐姆。如果以高阻值多晶硅電阻實(shí)現(xiàn)，對(duì)于0.6微米工藝，方塊阻值為1Κ?dú)W姆每方塊，則需要71.39Μ歐姆/(1Κ?dú)W姆/方塊)=71390方塊。需要的總長(zhǎng)度為71390方塊*0.6微米=42834微米。此值大于采用本發(fā)明中的800微米，因此需要占用更多芯片面積。如果節(jié)省光刻步驟，采用常規(guī)的柵極材料形成的低阻值多晶硅電阻，則需要更多芯片面積。常規(guī)的柵極材料形成的低阻值多晶硅電阻的方塊阻值一般為10歐姆/方塊?50歐姆/方塊，遠(yuǎn)小于高阻值多晶硅電阻的方塊阻值。
[0024]在其他的實(shí)施例中，可以將多個(gè)分壓基本器件進(jìn)行并聯(lián)和/或串聯(lián)形成第一分壓?jiǎn)卧?10或第二分壓?jiǎn)卧?20，從而實(shí)現(xiàn)1/3，1/4，1/5等各種分壓比例。比如，可以將兩個(gè)分壓基本器件串聯(lián)在一起形成第二分壓?jiǎn)卧?20，此時(shí)輸出電壓V0就是輸入電壓VIN的1/3。
[0025]本發(fā)明中的“連接”、“相連”或“相接”等表示電性連接的詞語(yǔ)都表示電性的間接或直接連接。上述說(shuō)明已經(jīng)充分揭露了本發(fā)明的【具體實(shí)施方式】。需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對(duì)本發(fā)明的【具體實(shí)施方式】所做的任何改動(dòng)均不脫離本發(fā)明的權(quán)利要求書的范圍。相應(yīng)地，本發(fā)明的權(quán)利要求的范圍也并不僅僅局限于前述【具體實(shí)施方式】。
【主權(quán)項(xiàng)】
1.一種應(yīng)用于芯片內(nèi)的分壓電路，其特征在于，其包括: 串聯(lián)于輸入電源電壓端和接地端的第一分壓?jiǎn)卧偷诙謮簡(jiǎn)卧?第一分壓?jiǎn)卧偷诙謮簡(jiǎn)卧闹虚g連接節(jié)點(diǎn)作為分壓輸出端， 每個(gè)分壓?jiǎn)卧辽侔ㄒ粋€(gè)分壓基本器件，所述分壓基本器件包括第一晶體管和第二晶體管，第一晶體管的源極與第二晶體管的柵極相連，第二晶體管的源極與第一晶體管的柵極相連，第一晶體管的漏極與第二晶體管的漏極相連，第一晶體管的源極為所述分壓基本器件的第一連接端，第二晶體管的源極為所述分壓基本器件的第二連接端，電流從所述分壓基本器件的第一連接端流動(dòng)至所述分壓基本器件的第二連接端。2.根據(jù)權(quán)利要求1所述的分壓電路，其特征在于:所述分壓基本器件的第一晶體管和第二晶體管的襯體端與其源極相連。3.根據(jù)權(quán)利要求1所述的分壓電路，其特征在于:每個(gè)分壓?jiǎn)卧ǘ鄠€(gè)并聯(lián)或串聯(lián)的分壓基本器件。4.根據(jù)權(quán)利要求1所述的分壓電路，其特征在于:第一晶體管為PMOS晶體管，第二晶體管為NMOS晶體管。5.根據(jù)權(quán)利要求1所述的分壓電路，其特征在于:所述分壓基本器件的第一晶體管的尺寸等于第二晶體管的尺寸。6.根據(jù)權(quán)利要求5所述的分壓電路，其特征在于:第一晶體管的長(zhǎng)度為200微米，寬度為.0.6微米。
【專利摘要】本發(fā)明公開了一種應(yīng)用于芯片內(nèi)的分壓電路，其包括：串聯(lián)于輸入電源電壓端和接地端的第一分壓?jiǎn)卧偷诙謮簡(jiǎn)卧?，第一分壓?jiǎn)卧偷诙謮簡(jiǎn)卧闹虚g連接節(jié)點(diǎn)作為分壓輸出端，每個(gè)分壓?jiǎn)卧辽侔ㄒ粋€(gè)分壓基本器件，分壓基本器件包括第一晶體管和第二晶體管，第一晶體管的源極與第二晶體管的柵極相連，第二晶體管的源極與第一晶體管的柵極相連，第一晶體管的漏極與第二晶體管的漏極相連，第一晶體管的源極為分壓基本器件的第一連接端，第二晶體管的源極為分壓基本器件的第二連接端，電流從分壓基本器件的第一連接端流動(dòng)至分壓基本器件的第二連接端。與現(xiàn)有技術(shù)相比，本發(fā)明不采用電阻串聯(lián)的方式進(jìn)行分壓，占用芯片面積較小，功耗較低。
【IPC分類】G05F1/56
【公開號(hào)】CN105446406
【申請(qǐng)?zhí)枴緾N201510884489
【發(fā)明人】王釗
【申請(qǐng)人】無(wú)錫中感微電子股份有限公司
【公開日】2016年3月30日
【申請(qǐng)日】2015年12月4日