用于模數(shù)轉(zhuǎn)換器(adc)的電壓倍增電路的制作方法
【專利摘要】在一個實施例中，一種電路包括用于模數(shù)轉(zhuǎn)換器(ADC)的比較器的第一輸入。第一輸入耦合至第一電容性網(wǎng)絡。該電路進一步包括用于ADC的比較器的第二輸入。第二輸入耦合至第二電容性網(wǎng)絡。第一電容性網(wǎng)絡包括第一電容器集合，其中第一電容器集合的第一極板選擇性地耦合至輸入信號。第二電容性網(wǎng)絡包括第二電容器集合，其中第一電容器集合的第二極板選擇性地耦合至輸入信號。第一極板和第二極板是第一電容器集合和第二電容器集合的相對極板。
【專利說明】用于模數(shù)轉(zhuǎn)換器(ADC)的電壓倍増電路
[0001] 相關申請的交叉引用
[0002] 本申請要求對2015年2月6日提交的名稱為"VOLTAGE DOUBLING CIRCUIT FOR AN ANALOG TO DIGITAL CONVERT邸(ADCr的美國非臨時申請No.14/616,464的優(yōu)先權(quán)，該美國 非臨時申請要求對2014年2月28日提交的名稱為"VOLTAGE DOraLING CIRCUIT FOR AN ANALOG TO DIGITAL CONVERT邸(ADCr的美國臨時申請No.61/946,299的優(yōu)先權(quán)，它們的內(nèi) 容通過引用W它們的整體并入本文。
技術(shù)領域
[0003] 特定的實施例一般性地設及取樣電路，并且更特別地設及模數(shù)轉(zhuǎn)換器(ADC)。
【背景技術(shù)】
[0004] 除非本文另有指示，運一章節(jié)中所描述的方式并不通過包括在運一章節(jié)中而被承 認是現(xiàn)有技術(shù)。
[0005] 逐次逼近寄存器(SAR)模數(shù)轉(zhuǎn)換器(ADC)可W在反饋回路中使用二分捜索算法將 模擬信號轉(zhuǎn)換為數(shù)字信號。在數(shù)模轉(zhuǎn)換器(DAC)電容器的頂板或底板上，SAR ADC在取樣階 段期間的每個時鐘周期對輸入信號進行取樣。頂板被定義為在稍后描述的轉(zhuǎn)換階段期間連 接至比較器輸入的電容器端子。例如，在頂板取樣方案中，輸入信號在取樣階段期間在DAC 電容器陣列的頂板上被取樣。數(shù)字控制器重置比較器W及DAC電容器的底板。在運一示例 中，DAC的上半部被重置為參考+ref，并且DAC的下半部被重置為參考-ref。取樣階段然后在 DAC電容器的頂板上對輸入信號進行取樣。
[0006] 轉(zhuǎn)換階段跟隨在每個取樣階段之后。在轉(zhuǎn)換階段中，所取樣的輸入信號被輸入至 比較器中。在SAR ADC中，從最高有效位(MSB)至最低有效位化SB)執(zhí)行轉(zhuǎn)換。數(shù)字控制器針 對每個轉(zhuǎn)換階段使能并發(fā)起比較器判定。比較器輸出然后驅(qū)動控制器。一旦比較器已經(jīng)執(zhí) 行了比較，MSB輸出判定就基于比較器判定被記錄為"0"或"Γ。控制器然后前進至下一比 特，并且使用輸入信號發(fā)起下一比較器判定。上述過程繼續(xù)，直至所有比特已經(jīng)被解析。
[0007] 當使用單端輸入時，比較器共模隨著判定過程繼續(xù)W解析數(shù)字信號的比特而變 化。比較器的共模是比較器輸入處的平均電壓。比較器的共模是變化的，因為當使用單端輸 入時比較器的第二輸入通常禪合至接地。在運種情況中，比較器的共模是變化的，因為當輸 入信號在第一輸入(例如，比較器正輸入)上變化時第二輸入(例如，比較器負輸入)是恒定 的。從最高有效位至最低有效位，比較器的共模是變化的。變化的共?？赡苁沟秒yW設計高 速比較器。
[000引為了避免比較器共模的變化，差分SAR ADC設計可W使用差分輸入、差分DAC、W及 差分比較器。輸入信號包括兩個輸入vin+和vin-，并且在差分比較器的每個側(cè)部上具有一 半的輸入信號。每個一半的輸入信號可W被取樣作為對差分DAC的輸入。比較器判定和輸出 代碼與單端輸入相同。然而，由比較器所看到的差分輸入貫穿于轉(zhuǎn)換是恒定的，并且因此比 較器共模保持恒定。

【發(fā)明內(nèi)容】

[0009] 在一個實施例中，一種電路包括用于模數(shù)轉(zhuǎn)換器(ADC)的比較器的第一輸入。第一 輸入禪合至第一電容性網(wǎng)絡。該電路進一步包括用于ADC的比較器的第二輸入。第二輸入禪 合至第二電容性網(wǎng)絡。第一電容性網(wǎng)絡包括第一電容器集合，其中第一電容器集合的第一 極板選擇性禪合至輸入信號。第二電容性網(wǎng)絡包括第二電容器集合，其中第一電容器集合 的第二極板選擇性禪合至輸入信號。第一極板和第二極板是第一電容器集合和第二電容器 集合的相對極板。
[0010] 在一個實施例中，一種方法包括:將用于模數(shù)轉(zhuǎn)換器(ADC)的比較器的第一輸入禪 合至第一電容性網(wǎng)絡;將用于ADC的比較器的第二輸入禪合至第二電容性網(wǎng)絡;將輸入信號 選擇性地禪合至用于第一電容性網(wǎng)絡中的第一電容器集合的第一極板；W及將輸入信號選 擇性地禪合至用于第二電容性網(wǎng)絡中的第二電容器集合的第二極板，其中第一極板和第二 極板是第一電容器集合和第二電容器集合的相對極板。
[0011] 在一個實施例中，一種模數(shù)轉(zhuǎn)換器(ADC)包括:數(shù)模轉(zhuǎn)換器(DAC)，該DAC包括第一 電容性網(wǎng)絡和第二電容性網(wǎng)絡，第一電容性網(wǎng)絡包括第一電容器集合，第二電容性網(wǎng)絡包 括第二電容器集合；W及比較器，該比較器包括：比較器的第一輸入，第一輸入禪合至第一 電容性網(wǎng)絡；W及比較器的第二輸入，第二輸入禪合至第二電容性網(wǎng)絡，其中：第一電容器 集合的第一極板選擇性地禪合至輸入信號，并且第一電容器集合的第二極板選擇性地禪合 至輸入信號，并且第一極板和第二極板是第一電容器集合和第二電容器集合的相對極板。
[0012] W下詳細描述和附圖提供了對本公開的性質(zhì)和優(yōu)點的更好理解。
【附圖說明】
[0013] 關于隨后的討論并且特別是關于附圖，要強調(diào)的是，所示出的細節(jié)表示為了說明 性討論目的的示例，并且為了提供本公開的原理和概念性方面的描述而被提出。在運一點 上，沒有進行要示出超過對于本公開的基本理解所需要的實施方式細節(jié)的嘗試。隨后的討 論結(jié)合附圖使得根據(jù)本公開的實施例可W如何被實行對本領域的技術(shù)人員是明顯的。在附 圖中：
[0014] 圖1示出了根據(jù)一個實施例的在階段1期間的ADC取樣電路的示例。
[001引圖2描繪了根據(jù)一個實施例的在階段2期間的ADC取樣電路的示例。
[0016] 圖3和圖4描繪了根據(jù)一個實施例的使用差分輸入的示例。
[0017] 圖5描繪了根據(jù)一個實施例的用于將輸入信號轉(zhuǎn)換為數(shù)字信號的方法的簡化流程 圖。
【具體實施方式】
[0018] 在W下描述中，為了解釋的目的，闡述了許多示例和具體細節(jié)W便于提供對本公 開的透徹理解。然而，對本領域的技術(shù)人員將明顯的是，如權(quán)利要求中所表述的本公開可W 單獨地包括運些示例中的一些或全部特征或者與下文所描述的其他特征進行組合，并且可 W進一步包括本文所描述的特征和概念的修改和等價形式。
[0019] 特定的實施例一般性地設及一種用于諸如模數(shù)轉(zhuǎn)換器之類的設備的取樣電路。在 一個實施例中，使用逐次逼近寄存器(SAR)ADC，但是取樣電路可W與其他設備一起使用。在 一個實施例中，SAR ADC接收單端輸入Vip。運使信號擺幅減半(相比于當差分輸入與每個都 具有類似擺幅的兩個輸入管腳一起被使用時）。然而，特定的實施例提供了一種電壓倍增取 樣器電路，其倍增了在用于單端輸入SAR ADC的比較器處的信號擺幅。通過增大信號擺幅， 可W減小比較器的大小并且使用較少功率。此外，盡管描述了單端輸入，但是差分輸入可W 被使用并且在下文被描述。
[0020] 圖1示出了根據(jù)一個實施例的在階段1期間的ADC取樣電路的示例。在一個實施例 中，ADC是SAR ADC，其實施逐次逼近算法W將模擬值轉(zhuǎn)換為數(shù)字值。階段1可W是取樣階段， 其中輸入值在電容性數(shù)模轉(zhuǎn)換器(DACH02中的電容器上被取樣。DAC 102可W包括連接至 輸入cmp_p(示出在左側(cè)）的DAC陣列102-1、W及連接至輸入cmp_n (示出在右側(cè)）的DAC陣列 102-2。在階段2期間，所取樣的輸入出現(xiàn)在比較器104的輸入處。輸入cmp_p和輸入畑1口_11由 比較器進行比較。如果輸入。1119_9大于輸入cmp_n，則比較器104輸出邏輯高電平（例如，1)。 相反地，如果輸入。111口_口小于輸入cmp_n，則比較器輸出邏輯低電平(例如，0)?？刂破?06使 用比較器判定來控制選擇性地禪合至DAC陣列的參考電壓+vrefp和-vrefn，并且SAR ADC進 行從最高有效位至最低有效位的進一步比較。當轉(zhuǎn)換完成時，ADC輸出N位數(shù)字字。
[0021] 高速SAR ADC要求快速低噪聲比較器。在比較器104的設計中，發(fā)生噪聲-速度和噪 聲-功率的權(quán)衡。具有對比較器的較大信號輸入允許比較器中的更多熱噪聲。例如，將輸入 信號擺幅倍增允許比較器中的兩倍的更多熱噪聲（功率和面積小75%) W實現(xiàn)給定的信號 與熱噪聲的比率。此外，固定的共模電壓可W有助于優(yōu)化比較器速度和噪聲。常規(guī)地，差分 輸入使其成為可能。然而，當單端輸入與傳統(tǒng)的取樣電路(諸如，SAR ADC的那些取樣電路） 一起使用時，產(chǎn)生了挑戰(zhàn)。例如，對于實施SAR ADC的忍片的信號管腳上的給定擺幅(擺幅由 在前驅(qū)動電路的電源電壓約束所確定），針對使用差分輸入而信號擺幅減半，導致比較器4 倍的更大尺寸W減小噪聲6地。運對于類似性能而言顯著地增大了所使用的功率。此外，取 樣器輸出的共?？吹揭话氲慕涣?AC)信號擺幅，運可能是相當大的。運將出現(xiàn)在比較器處 并且使得設計難W優(yōu)化，尤其是對于擺幅更高的高動態(tài)范圍ADC。比較器需要處置一個范圍 的共模，運導致比較器較慢，或者可能需要有源前置放大器(增大的功率和噪聲）。然而，特 定的實施例在使用單端輸入的同時倍增了比較器處的信號擺幅。通過增大信號擺幅，可W 減小比較器的大小并且使用較少功率。進一步地，使得比較器共模對輸入Vip處的輸入信號 擺幅不敏感。
[0022] 在圖1中，DAC 102提供了一種取樣網(wǎng)絡，其包括用于單端輸入Vip的固有追蹤/保 持功能。例如，電容性DAC陣列102禪合至比較器104，并且包括不同權(quán)重的電容器，諸如MSB 權(quán)重電容器，MSB-1權(quán)重電容器，......LSB權(quán)重電容器，它們被用來解析化k特數(shù)字輸出字 的不同比特。MC 102包括禪合至比較器104的輸入cmp_p的第一電容性陣列（即，左側(cè)DAC陣 列102-1)、W及禪合至比較器104的輸入cmp_n的第二電容性陣列（即，右偵陽AC陣列102-2)。 電容性陣列的每側(cè)可W包括上部分和下部分，每個部分包含相同權(quán)重的電容器。盡管描述 了圍繞102的DAC的運個實施例，但是將認識到，可W意識到電容器陣列的變形，諸如使用通 過串聯(lián)橋電容器禪合的多個子DAC的分段DAC(例如，2分段DAC)或者C-2C DAC。如上文所提 到的，單端輸入Vip被使用，其與差分輸入相比提供一半的信號擺幅。特定的實施例提供了 一種將輸入信號的擺幅倍增的配置的新穎方法。
[0023] 圖1描繪了根據(jù)一個實施例的針對被稱作取樣階段的第一階段的電路配置。在第 一階段中，輸入信號Vip和輸入信號Vip的直流(DC)參考偏置Vcm在DAC 102的電容器上被取 樣。在運種情況中，對于輸入cmp_p，輸入信號Vip選擇性地禪合至電容性DAC陣列102的底 板。此外，對于輸入cmp_p，可W是固定DC偏置電壓的DC參考偏置Vcm選擇性地禪合至電容性 DAC陣列102的頂板。DC參考偏置電壓可W在片上生成，而單端輸入信號在片外生成。對于輸 入cmp_n，DC參考偏置Vcm選擇性地禪合至電容性DAC陣列102的底板，并且輸入電壓Vip選擇 性地禪合至電容性DAC陣列102的頂板。
[0024] 在階段2期間，進行比較器判定，諸如ADC輸出的比特中的一個比特被判定。圖2描 繪了根據(jù)一個實施例的在階段2期間的SAR ADC取樣電路的示例。在運個階段中，移除了至 頂板的連接。例如，針對輸入cmp-p而連接至DAC陣列102-1的頂板的DC參考偏置Vcm是開路， 并且針對輸入cmp_n而將輸入信號Vip連接至電容性DAC陣列102-2的頂板的開關是開路。此 夕h對于底板，開關選擇性地連接至DAC參考vref P和vref η。左側(cè)DAC 102-1上針對輸入信號 Vip的連接、W及右側(cè)DAC 102-2上針對DC參考偏置Vcm的連接在此時是開路的。能夠挑選運 些開關被開路的相對順序W最小化任何依賴于信號的電荷注入，例如通過在開路連接至 Vip的開關之前首先開路Vcm開關。
[0025] 在轉(zhuǎn)換期間，MC 102中的電容器的底板切換至參考vrefp/vrefn，并且兩倍的輸 入信號出現(xiàn)在比較器104處。例如，對于第1比較器判定(MSB),在DAC陣列102的左半部和右 半部兩者上，一半的電容器切換至參考vrefp并且一半的電容器切換至參考vrefn，即電容 器的有效底板處于(vrefp+vrefn)/2。運被示出如下：
[00%] V(cmp_p)=(vrefp+vrefn)/2-(Vip-Vcm)&V(cmp_n)=(vrefp+vrefn)/化（Vip- Vcm)
[0027]至比較器的差分輸入=(cmp_p) -V (cmp_n )=-2X(Vip-Vcm)
[00 巧]至比較器的共模=[V (cmp_p) cmp_n) ] /2 = (vref p+vref η) /2
[0029] 上述禪合倍增了在比較器104的輸入處所看到的信號擺幅。全輸入信號(Vip-Vcm) 在具有不同極性的DAC電容器的兩個集合(例如，左側(cè)和右側(cè)DAC陣列102)上被取樣。為了 W 簡化的示例來圖示運一點，對于輸入cmp_p，存儲在電容器上的電壓是電壓Vcm-電壓ViP。如 果Vcm是.5伏并且Vip是0伏，則所存儲的電壓是.5-0 =. 5伏。對于輸入cmp_n，存儲在電容器 上的電壓是輸入電壓Vip減去DC參考偏置Vcm。在運種情況中，所存儲的電壓是Vip-Vcm = 0-.5 = -.5。在階段2中，運些電壓的差異被呈現(xiàn)給比較器104的輸入；因此，至比較器104的 輸入信號的擺幅已經(jīng)從〇-. 5倍增至5至.5。
[0030] 比較器共?？蒞是比較器的輸入的平均。在特定的實施例中，比較器共模電壓也 是固定的并且對輸入信號Vip的擺幅不敏感。例如，比較器共模是（vrefp+vrefn)/2。電壓 vre巧和vrefn取決于比較器104針對每個判定的輸出而作為施加至DAC電容器的參考電壓。 如能夠看到的，比較器共模并不基于輸入信號Vip而變化，并且僅依賴于參考電壓的值，而 運些參考電壓是恒定的。通過使得比較器共模電壓固定并且不取決于輸入信號Vip,特定的 實施例針對單端輸入優(yōu)化了比較器速度和噪聲。此外，具有固定的比較器共模使得設計比 較器更簡單，因為比較器不需要處置一個范圍的共模電壓，運增大了比較器104的速度并且 節(jié)省了功率。因此，比較器設計要求被放松。
[0031] 比較器104比較輸入畑19_9與畑19_11^作出如上文所描述的比較器判定。比較器104 向控制器106輸出判定，控制器106然后能夠選擇性地控制DAC 102的開關W執(zhí)行下一個判 定。此外，當已經(jīng)執(zhí)行了 N比特判定時，控制器106輸出數(shù)字字。
[0032] 在參考圖1和圖2的SAR ADC的一個示例中，正參考電壓vrefp等于+1伏(V)，負參考 電壓vrefn等于-IVdDC參考偏置Vcm等于0V，并且輸入電壓Vip等于-0.42V。運是單端輸入信 號。
[0033] 在取樣階段中，對于比較器104的輸入cmp_p，DC參考偏置Vcm在用于DAC 102的電 容器的頂板上被取樣，并且輸入信號Vip在電容器的底板上被取樣。運意味著左側(cè)DAC陣列 102-1的電容器的頂板均處于0V并且底板處于-0.42V。對于比較器104的輸入cmp_n，DC參考 偏置Vcm在用于右側(cè)DAC陣列102-2的電容器的底板上被取樣，并且輸入信號Vip在電容器的 頂板上被取樣。運意味著右側(cè)DAC陣列102-2的電容器的頂板均處于-0.42V并且底板處于 0V。
[0034] 在轉(zhuǎn)換階段的開始時，參考圖2,控制器106切換DAC陣列102的電容器W使得在MSB 判定之前，開關如圖2中所示出的那樣被配置。在運種情況下，由于DAC陣列102的電容器的 頂板之前禪合至DC參考偏置Vcm，輸入cmp_p變?yōu)?0.42V(例如，Vcm-Vip = 0V--0.42V = + 0.42V)。由于DAC陣列102的電容器的頂板之前禪合至輸入Vip，輸入cmp_n變?yōu)?0.42V(例 如，Vip-Vcm = -0.42V-0V = -0.42V)。因此，比較器104看到0.84V的電壓擺幅，運等于輸入信 號Vip的2倍。差分參考電壓仍然是2V，因為正參考vrefp與負參考vrefn之間的差值是+1V-- 1V = 2V。
[0035] 下文將描述如果使用5比特SAR ADC的判定作出過程。電容器大小可W稱作16C、 8C、4C、2C和C，并且對應于MSB至LSB。對于比特#5,即MSB判定（其調(diào)整禪合至16C大小電容器 的參考電壓），輸入。1119_9減去輸入cmp_n是cmp_p-cmp_n = 0.84V > 0。在運種情況下，在比較 器104的輸入處的比較大于0并且比較器104輸出邏輯高（例如，"Γ )?？刂破?06輸出"Γ的 MSB輸出碼。對于每個比較器判定，控制器如下地為了適當?shù)碾娙萜鳈?quán)重而改變DAC102-1和 102-2上的頂部開關或底部開關。連接至輸入(31119_9的160 DAC電容器的頂部部分(在圖2的 左側(cè)DAC 102-1上）切換至負參考vrefn,并且連接至輸入畑19_11的160 DAC電容器的頂部部 分(在圖2的右側(cè)DAC 102-2上）切換至正參考vrefp。剩余的開關不改變。運Wref/4減小了 輸入(31119_9并且增大了輸入cmp_n，均為0.5V。
[0036] 對于比特#4(其調(diào)整DAC陣列102的8C電容器），輸入cmp_p減去cmp_n等于：cmp_p- cmp_n = -0.16V<0。因為比較器104處的比較是負的，所W比較器104對于比較器判定輸出 邏輯低(例如，0)并且比特#4輸出等于％"。在判定被輸出之后，控制器106可W將左側(cè)DAC陣 列102-1中的8C DAC電容器的下部部分的參考從參考vrefn改變至正參考vrefp,運將增大 輸入cmp_p，并且右側(cè)DAC陣列102-2中的8C DAC電容器的下部部分從參考vrefp改變至參考 vrefn。剩余的開關不改變。運均Wref/8 = 0.25V增大了 cmp_n處的電壓電平并且減小了輸 入cmp_n處的電壓電平。
[0037] 對于比特#3(其調(diào)整DAC陣列102的4C電容器），輸入cmp_p減去輸入cmp_n等于： cmp_p-cmp_n = +0.34V>0。比較器104對于比較器判定輸出邏輯高。比特#3輸出小于"Γ?？?制器106將左側(cè)DAC陣列102-1的頂部部分上的4C電容器切換至負參考vrefn,并且將右側(cè) DAC陣列102-2的頂部部分上的4C電容器切換至正參考vrefp。剩余的開關不改變。運均W ref/16 = 0.25V減小了輸入畑心9并且增大了輸入cmp_n。
[003引對于比特#2(其調(diào)整DAC陣列102的2C電容器），輸入畑心9減去輸入cmp_n等于cmp_ p-cmp_n = +0.09V>0。比較器104輸出邏輯高的比較器判定。因此，比特#2輸出等于?'?？?制器106將左側(cè)DAC陣列102-1的上部部分上的2C電容器改變至負參考vrefn，并且將右側(cè) DAC陣列102-2的上部部分上的2C電容器改變至正參考vrefp，運均Wref/32 = 0.125V減小 了輸入(31119_9并且增大cmp_n。此外，剩余的開關不改變。
[0039] 對于比特#1(其調(diào)整1C電容器或LSB)，輸入畑19_9減去輸入cmp_n等于：cmp_p-cmp_ n = -0.035V<0。比較器104輸出邏輯低的比較器判定。因此，比特#1輸出等于％"。運作出最 終輸出10110。最終ADC輸出字與使用差分輸入將被確定的相同。然而，使用單端輸入，在比 較器處所看到的電壓擺幅是兩倍的輸入。上述配置允許比較器看到2倍的輸入。此外，比較 器共模貫穿捜索過程保持恒定。
[0040] W下提供了描述特定實施例的方程。
[0041] 在轉(zhuǎn)換階段的開始時在正比較器輸入處所看到的電壓：
[0042]
[0043] 其中Vref,?是(化efp+化efn)/2，Cp是頂板上的寄生電容，Csar是總DAC電容。
[0044] 在轉(zhuǎn)換階段的開始時在負比較器輸入處所看到的電壓：
[004引因為通常Csar>>Cp。
[0049] Vcm可W被選擇為接近于Vip(Vip,dc)的DC平均W最小化DC和ADC動態(tài)范圍要求。在運 種情況下，VGmp,diff>2Vip。
[0050] 當Csar> >Cp時，比較器共模是獨立于信號擺幅的，
[0化1 ]
[0052] 此外，如果想要不同的比較器共模電壓，則各種共模轉(zhuǎn)化/控制方案可W是可能 的。通過向在取樣的結(jié)束時W共模方式進行切換的取樣電路添加附加的共模比較器/開關， 比較器共模電壓能夠被設置為不同值。當已經(jīng)需要相對于輸入信號縮放的不同參考電壓 vref時，運可能是方便的。此外，可W有可能在比較器內(nèi)轉(zhuǎn)化共模。因為電路正在處理已知 的DC電壓，所W共模轉(zhuǎn)化可W是低帶寬或開環(huán)的，并且速度關鍵的比較器電路可W不被折 中。
[0053] 盡管描述了單端輸入，但是方案也能夠與差分輸入一起使用并且用作電壓倍增器 W放松比較器噪聲要求。圖3和圖4描繪了根據(jù)一個實施例的使用差分輸入的示例。在圖3 中，全差分信號(Vip-Vin)在兩個DAC電容器集合(左側(cè)和右側(cè)DAC陣列102兩者)上被取樣。 如所示出的，正輸入Vip禪合至DAC陣列102的左側(cè)上的DAC電容器的底板，并且負輸入Vin禪 合至DAC陣列102的左側(cè)上的DAC電容器的頂板。負輸入Vin禪合至DAC陣列102的右側(cè)上的 DAC電容器的頂板，并且正輸入Vip禪合至DAC陣列102的右側(cè)上的DAC電容器的頂板。
[0054]在圖4中，在轉(zhuǎn)換期間，底板切換至vrefp/vrefn，并且2倍的輸入信號出現(xiàn)在比較 器處。例如，對于第1比較器判定(MSB),左側(cè)和右側(cè)DAC陣列102兩者上的一半電容器切換至 參考vrefp并且一半電容器切換至參考vrefn，即電容器的有效底板處于（vrefp+vrefn)/2。 運被示出如下：
[0055] V(cmp_p)=(vrefp+vrefn)/2-(Vip-Vin)&V(cmp_n)=(vrefp+vrefn)/化（Vip- Vin)
[0化6]旨P，至比較器的差分輸入 = ^V(cmp_p)-V(cmp_n)=-2X(Vip-Vin)。
[0057] 圖5描繪了根據(jù)一個實施例的用于將輸入信號轉(zhuǎn)換為數(shù)字信號的方法的簡化流程 圖500。在運一示例中，使用DC參考偏置信號，但是差分輸入實施例中的輸入信號Vin可W被 使用在運一方法中W替代DC參考偏置信號。在502處，該方法將比較器104的第一輸入禪合 至DAC陣列102的第一電容器集合。在504處，該方法將比較器104的第二輸入禪合至DAC陣列 102的第二電容器集合。
[0058] 在取樣階段中，在506處，該方法將輸入信號選擇性地禪合至用于DAC陣列102的第 一電容器集合的頂板，并且將輸入信號選擇性地禪合至用于DAC陣列102的第二電容器集合 的底板。頂板和底板是電容器的相對極板。在508處，該方法將DC參考偏置信號選擇性地禪 合至用于DAC陣列102的第一電容器集合的底板，并且將DC參考偏置信號選擇性地禪合至用 于DAC陣列102的第二電容器集合的底板。
[0059] 在轉(zhuǎn)換階段中，在510處，該方法將輸入信號和DC參考偏置從DAC陣列102的電容器 選擇性地解禪。此外，在512處，該方法將參考電壓選擇性地禪合至DAC陣列102的電容器。在 514處，比較器104從DAC陣列的電容器接收取樣的輸入信號。
[0060] 上述描述說明了本公開的各種實施例W及特定實施例的方面可W如何被實施的 示例。上述示例不應當被認為是僅有的實施例，并且被呈現(xiàn)W說明如由W下權(quán)利要求所限 定的特定實施例的靈活性和優(yōu)點?；谏鲜龉_和W下權(quán)利要求，不偏離由權(quán)利要求所限 定的本公開的范圍，可W采用其他的布置、實施例、實施方式和等價形式。
【主權(quán)項】
1. 一種電路，包括： 用于模數(shù)轉(zhuǎn)換器(ADC)的比較器的第一輸入，所述第一輸入耦合至第一電容性網(wǎng)絡；以 及 用于所述ADC的所述比較器的第二輸入，所述第二輸入耦合至第二電容性網(wǎng)絡， 其中： 所述第一電容性網(wǎng)絡包括第一電容器集合，其中所述第一電容器集合的第一極板選擇 性地耦合至輸入信號， 所述第二電容性網(wǎng)絡包括第二電容器集合，其中所述第一電容器集合的第二極板選擇 性地耦合至所述輸入信號，并且 所述第一極板和所述第二極板是所述第一電容器集合和所述第二電容器集合的相對 極板。2. 根據(jù)權(quán)利要求1所述的電路，其中所述輸入信號的電壓擺幅在所述比較器的所述第 一輸入和所述第二輸入處使用所述第一電容性網(wǎng)絡和所述第二電容性網(wǎng)絡而被倍增。3. 根據(jù)權(quán)利要求1所述的電路，其中： 所述第一電容器集合的第二極板選擇性地耦合至所述輸入信號的直流(DC)參考偏置， 并且 所述第二電容器集合的第一極板選擇性地耦合至所述輸入信號的所述DC參考偏置。4. 根據(jù)權(quán)利要求3所述的電路，其中： 第一參考電壓和第二參考電壓選擇性地耦合至所述第一電容器集合的所述第一極板， 并且 所述第一參考電壓和所述第二參考電壓選擇性地耦合至所述第二電容器集合的所述 第一極板。5. 根據(jù)權(quán)利要求4所述的電路，其中： 所述第一電容器集合和所述第二電容器集合的所述第一極板是底板，并且 所述第一電容器集合和所述第二電容器集合的所述第二極板是頂板。6. 根據(jù)權(quán)利要求1所述的電路，其中所述比較器的共模在將所述輸入信號轉(zhuǎn)換至數(shù)字 值的判定作出過程期間是恒定的。7. 根據(jù)權(quán)利要求1所述的電路，其中所述比較器的共?；谶x擇性地耦合至所述第一 電容器集合和所述第二電容器集合的第一參考電壓和第二參考電壓。8. 根據(jù)權(quán)利要求1所述的電路，其中： 所述輸入信號的第一輸入選擇性地耦合至所述第一電容器集合的所述第一極板， 所述輸入信號的第二輸入選擇性地耦合至所述第二電容器集合的所述第一極板， 所述輸入信號的所述第二輸入選擇性地耦合至所述第一電容器集合的所述第二極板， 并且 所述輸入信號的所述第一輸入選擇性地耦合至所述第二電容器集合的所述第二極板。9. 根據(jù)權(quán)利要求8所述的電路，其中： 所述第一電容器集合和所述第二電容器集合的所述第一極板是底板，并且 所述第一電容器集合和所述第二電容器集合的所述第二極板是頂板。10. 根據(jù)權(quán)利要求8所述的電路，其中所述比較器的共?；谒鲚斎胄盘柕乃龅谝?輸入和所述輸入信號的所述第二輸入。11. 根據(jù)權(quán)利要求1所述的電路，進一步包括： 耦合至所述比較器的控制器，其中所述控制器被配置為將第一參考電壓和第二參考電 壓選擇性地耦合至所述第一電容器集合和所述第二電容器集合。12. 根據(jù)權(quán)利要求11所述的電路，其中： 所述控制器將所述第一參考電壓和所述第二參考電壓選擇性地耦合至所述第一電容 器集合的所述第一極板，并且 所述控制器將所述第一參考電壓和所述第二參考電壓選擇性地耦合至所述第二電容 器集合的第一極板。13. -種方法，包括： 將用于模數(shù)轉(zhuǎn)換器(ADC)的比較器的第一輸入耦合至第一電容性網(wǎng)絡； 將用于所述ADC的所述比較器的第二輸入耦合至第二電容性網(wǎng)絡； 將輸入信號選擇性地耦合至用于所述第一電容性網(wǎng)絡中的第一電容器集合的第一極 板；以及 將所述輸入信號選擇性地耦合至用于所述第二電容性網(wǎng)絡中的第二電容器集合的第 二極板， 其中所述第一極板和所述第二極板是所述第一電容器集合和所述第二電容器集合的 相對極板。14. 根據(jù)權(quán)利要求13所述的方法，其中所述輸入信號的電壓擺幅在所述比較器的所述 第一輸入和所述第二輸入處使用所述第一電容性網(wǎng)絡和所述第二電容性網(wǎng)絡而被倍增。15. 根據(jù)權(quán)利要求13所述的方法，進一步包括： 將所述輸入信號的直流(DC)參考偏置選擇性地耦合至所述第一電容器集合的第二極 板；以及 將所述輸入信號的所述DC參考偏置選擇性地耦合至所述第二電容器集合的第一極板。16. 根據(jù)權(quán)利要求13所述的方法，進一步包括： 將第一參考電壓和第二參考電壓選擇性地耦合至所述第一電容器集合的所述第一極 板，以及 將所述第一參考電壓和所述第二參考電壓選擇性地耦合至所述第二電容器集合的所 述第一極板。17. 根據(jù)權(quán)利要求16所述的方法，其中： 所述第一電容器集合和所述第二電容器集合的所述第一極板是底板，并且 所述第一電容器集合和所述第二電容器集合的所述第二極板是頂板。18. 根據(jù)權(quán)利要求13所述的方法，其中所述比較器的共模在將所述輸入信號轉(zhuǎn)換為數(shù) 字值的判定作出過程期間是恒定的。19. 根據(jù)權(quán)利要求13所述的方法，進一步包括： 將所述輸入信號的第一輸入選擇性地耦合至所述第一電容器集合的所述第一極板； 將所述輸入信號的第二輸入選擇性地耦合至所述第二電容器集合的所述第一極板； 將所述輸入信號的所述第二輸入選擇性地耦合至所述第一電容器集合的所述第二極 板；以及 將所述輸入信號的所述第一輸入選擇性地耦合至所述第二電容器集合的所述第二極 板。20. -種模數(shù)轉(zhuǎn)換器(ADC)，包括： 數(shù)模轉(zhuǎn)換器(DAC)，所述DAC包括第一電容性網(wǎng)絡和第二電容性網(wǎng)絡，所述第一電容性 網(wǎng)絡包括第一電容器集合，所述第二電容性網(wǎng)絡包括第二電容器集合;以及 比較器，所述比較器包括： 比較器的第一輸入，所述第一輸入耦合至所述第一電容性網(wǎng)絡；以及 所述比較器的第二輸入，所述第二輸入耦合至所述第二電容性網(wǎng)絡， 其中： 所述第一電容器集合的第一極板選擇性地耦合至輸入信號，并且 所述第一電容器集合的第二極板選擇性地耦合至所述輸入信號，并且 所述第一極板和所述第二極板是所述第一電容器集合和所述第二電容器集合的相對 極板。
【文檔編號】H03M1/06GK106063131SQ201580010077
【公開日】2016年10月26日
【申請日】2015年2月9日
【發(fā)明人】D·J·阿爾迪, S·貝克, B·西瓦庫瑪, 黃偉, 袁丹
【申請人】高通股份有限公司