專利名稱：限流電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種限流電路。
技術(shù)背景在一些便攜式電子電路中，部分的電路所需電流較小，因此就需要對(duì)電流進(jìn)行限制?，F(xiàn)有技術(shù)的限流電路一般是通過(guò)雙極型晶體管和/或電阻構(gòu)建限流限流電路。這種限流電路自身的功耗較大，在集成電路里雙極型晶體管和/或電阻在半導(dǎo)體集成電路里面所占面積較大，不利于集成電路的應(yīng)用。

實(shí)用新型內(nèi)容本實(shí)用新型的發(fā)明目的在于針對(duì)上述存在的問(wèn)題，提供一種限流電路。本實(shí)用新型采用的技術(shù)方案是這樣的一種限流電路，包括電壓源、輸入端和輸出端，還包括第一 PMOS晶體管、第二 PMOS晶體管、電阻、恒流源和NPN晶體管；所述電壓源與第一 PNP晶體管的源極和第二 PNP晶體管的源極連接，以及通過(guò)電阻連接至第一 PMOS晶體管的柵極和NMOS晶體管的漏極；所述輸入端連接至第一 PMOS晶體管的漏極和第二 PMOS晶體管的柵極；第二 PMOS晶體管與NMOS晶體管的柵極，并通過(guò)恒流源連接至輸出端；所述NPN晶體管的源極連接至輸出端。在上述的電路中，所述第一 PMOS晶體管和第二 PMOS晶體管為參數(shù)相同的PMOS晶體管。綜上所述，由于采用了上述技術(shù)方案，本實(shí)用新型的有益效果是電路結(jié)構(gòu)簡(jiǎn)單，自身功耗小，適用于集成電路中應(yīng)用。

圖I是本實(shí)用新型限流電路的電路原理圖。
具體實(shí)施方式
以下結(jié)合附圖，對(duì)本實(shí)用新型作詳細(xì)的說(shuō)明。為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。如圖I所示，是本實(shí)用新型限流電路的電路原理圖。本實(shí)用新型的一種限流電路，包括電壓源VDD、輸入端IN和輸出端0UT，還包括第
一PMOS晶體管P1、第二 PMOS晶體管P2、電阻R1、恒流源Il和NPN晶體管NI ;所述電壓源VDD與第一 PNP晶體管Pl的源極和第二 PNP晶體管P2的源極連接，以及通過(guò)電阻Rl連接至第一 PMOS晶體管Pl的柵極和NMOS晶體管NI的漏極；所述輸入端IN連接至第一 PMOS晶體管Pl的漏極和第二 PMOS晶體管P2的柵極；第二 PMOS晶體管P2與NMOS晶體管NI的柵極，并通過(guò)恒流源Il連接至輸出端OUT ;所述NPN晶體管NI的源極連接至輸出端OUT。在上述電路中，所述第一 PMOS晶體管Pl和第二 PMOS晶體管P2為參數(shù)相同的PMOS
晶體管。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型 的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種限流電路，包括電壓源(VDD)、輸入端(IN)和輸出端(OUT)，其特征在于，還包括第一 PMOS晶體管(P1)、第二 PMOS晶體管(P2)、電阻(Rl)、恒流源(Il)和NPN晶體管(NI);所述電壓源(VDD)與第一 PNP晶體管(Pl)的源極和第二 PNP晶體管(P2)的源極連接，以及通過(guò)電阻(Rl)連接至第一 PMOS晶體管(Pl)的柵極和NMOS晶體管(NI)的漏極；所述輸入端(IN)連接至第一 PMOS晶體管(Pl)的漏極和第二 PMOS晶體管(P2)的柵極；第二 PMOS晶體管(P2)與NMOS晶體管(NI)的柵極，并通過(guò)恒流源(Il)連接至輸出端(OUT);所述NPN晶體管(NI)的源極連接至輸出端(OUT)。
2.根據(jù)權(quán)利要求I所述的一種限流電路，其特征在于，所述第一PMOS晶體管(Pl)和第二 PMOS晶體管(P2)為參數(shù)相同的PMOS晶體管。
專利摘要本實(shí)用新型公開(kāi)了一種限流電路，包括電壓源(VDD)、輸入端(IN)和輸出端(OUT)，所述電壓源(VDD)與第一PNP晶體管(P1)的源極和第二PNP晶體管(P2)的源極連接，以及通過(guò)電阻(R1)連接至第一PMOS晶體管(P1)的柵極和NMOS晶體管(N1)的漏極；所述輸入端(IN)連接至第一PMOS晶體管(P1)的漏極和第二PMOS晶體管(P2)的柵極；第二PMOS晶體管(P2)與NMOS晶體管(N1)的柵極，并通過(guò)恒流源(I1)連接至輸出端(OUT)；所述NPN晶體管(N1)的源極連接至輸出端(OUT)。本實(shí)用新型的有益效果是電路結(jié)構(gòu)簡(jiǎn)單，自身功耗小，適用于集成電路中應(yīng)用。
文檔編號(hào)H03K19/094GK202798659SQ20122047570
公開(kāi)日2013年3月13日 申請(qǐng)日期2012年9月18日 優(yōu)先權(quán)日2012年9月18日
發(fā)明者余力, 吳勇, 桑園 申請(qǐng)人:鄭州單點(diǎn)科技軟件有限公司