控制電源裝置的輸出的方法、電源系統(tǒng)以及信息處理裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及為了使向多個(gè)處理器供給電力的電源裝置不停機(jī)而對(duì)各處理器進(jìn)行時(shí)鐘控制的技術(shù)，更詳細(xì)而言，涉及一邊抑制性能的降低一邊對(duì)各處理器進(jìn)行時(shí)鐘控制的技術(shù)。
【背景技術(shù)】
[0002]在服務(wù)器那樣的信息處理裝置中，設(shè)置有搭載了多個(gè)中央運(yùn)算處理裝置(CPU)的多CPU或者在單一的封裝體安裝有多個(gè)CPU核心的多核CPU，這些CPU —邊通過各種的算法來分擔(dān)任務(wù)一邊進(jìn)行動(dòng)作。在本說明書中，對(duì)多核CPU中還包括多CPU地進(jìn)行說明。因此，在言及CPU核心的情況下，還包括構(gòu)成多CPU的獨(dú)立的CPU。在針對(duì)多核CPU的一般的電源供給方式中，從單一的電源裝置(PSU:power supply unit)分支出的多個(gè)DC/DC轉(zhuǎn)換器分別向?qū)?yīng)的CPU核心供給電力。
[0003]專利文獻(xiàn)I公開了一種在多處理器系統(tǒng)中，降低負(fù)載少的CPU的時(shí)鐘來進(jìn)行與動(dòng)作狀態(tài)對(duì)應(yīng)的省電控制的發(fā)明。專利文獻(xiàn)2公開了一種當(dāng)從電力系統(tǒng)接受電力的供給的多核處理器的消耗電力超過了閾值時(shí)，使所選擇的核心的時(shí)鐘停止，進(jìn)行使電力系統(tǒng)的輸出電壓接近被指定的值的控制的發(fā)明。專利文獻(xiàn)3公開了一種在消耗電力超過了閾值的情況下進(jìn)行將CPU的時(shí)鐘頻率降低的扼流控制的技術(shù)。專利文獻(xiàn)4公開了一種當(dāng)消耗電力超過了規(guī)定值時(shí)使CPU的時(shí)鐘率降低來實(shí)現(xiàn)電源的小型化的技術(shù)。專利文獻(xiàn)5公開了一種一邊抑制性能的降低一邊控制處理器的時(shí)鐘頻率的發(fā)明。
[0004]專利文獻(xiàn)1:日本特開平8 — 6681號(hào)公報(bào)
[0005]專利文獻(xiàn)2:日本特表2010 - 515984號(hào)公報(bào)
[0006]專利文獻(xiàn)3:日本特開2007 - 72962號(hào)公報(bào)
[0007]專利文獻(xiàn)4:日本特開平10 - 268986號(hào)公報(bào)
[0008]專利文獻(xiàn)5:日本特開2013 - 182539號(hào)公報(bào)
[0009]在對(duì)多核CPU供給電源的PSU中設(shè)有用于過載保護(hù)的保護(hù)裝置。保護(hù)裝置在PSU的輸出電流比額定電流超出規(guī)定值規(guī)定時(shí)間時(shí)使PSU停機(jī)。PSU的額定電力一般小于設(shè)想為全部的CPU核心以最大消耗電力進(jìn)行動(dòng)作時(shí)的合計(jì)最大消耗電力。而且，在合計(jì)的消耗電力超過PSU的額定電力的情況下，將全部的CPU核心的時(shí)鐘頻率或者如專利文獻(xiàn)2所示那樣選擇出的CPU核心的時(shí)鐘頻率降低來抑制消耗電力。
[0010]在某種多核CPU中，安裝有為了對(duì)特定的指令進(jìn)行處理而在負(fù)載變多時(shí)暫時(shí)以比額定的時(shí)鐘頻率高的時(shí)鐘頻率進(jìn)行動(dòng)作的超頻這一控制技術(shù)。在英特爾(注冊(cè)商標(biāo))公司提供的多核CPU中，通過睿頻加速這一技術(shù)實(shí)現(xiàn)了超頻。在正執(zhí)行超頻的各CPU核心的電流中，能夠觀測(cè)頻率上升時(shí)如圖9所示那樣以不規(guī)則的周期被疊加于基值電流Ib的最大1ms左右的脈沖寬度的電流。
[0011]以后將這樣的被疊加于基值電流Ib的部分的電流稱為脈沖電流Ipk。存在脈沖電流Ipk的峰值比CPU核心的額定電流大的情況。如果各CPU核心中流過被疊加了脈沖電流Ipk的輸入電流，則即使PSU的輸出電流的平均值比額定電流小，也存在流過大的脈沖電流Ipk而使得保護(hù)裝置進(jìn)行動(dòng)作的可能性。
[0012]在以往的PSU的保護(hù)的一個(gè)例子中，當(dāng)PSU的輸出電流超過了額定電流為500 μ s以上時(shí)，以全部的CPU核心為對(duì)象來進(jìn)行時(shí)鐘控制。但是，從保護(hù)PSU的觀點(diǎn)出發(fā)，當(dāng)輸出電流短時(shí)間超過額定電流時(shí)，不需要對(duì)全部的CPU核心進(jìn)行時(shí)鐘控制。另外，當(dāng)暫時(shí)超過額定電流時(shí)，從抑制性能降低的方面出發(fā)希望在不使保護(hù)裝置動(dòng)作所需的最低限度的范圍內(nèi)進(jìn)行時(shí)鐘控制。

【發(fā)明內(nèi)容】

[0013]鑒于此，本發(fā)明的目的在于，提供一種對(duì)輸出進(jìn)行控制以使向多個(gè)處理器供給電力的電源裝置不停機(jī)的方法。并且，本發(fā)明的目的在于，提供一種防止向多個(gè)處理器供給電力的電源裝置的停機(jī)，同時(shí)一邊抑制處理器的性能過度降低一邊對(duì)輸出進(jìn)行控制的方法。并且，本發(fā)明的目的在于，提供一種對(duì)輸出進(jìn)行控制以便向進(jìn)行超頻動(dòng)作的處理器供給電力的電源裝置不停機(jī)的方法。并且，本發(fā)明的目的在于，提供實(shí)現(xiàn)這樣的方法的電源系統(tǒng)以及信息處理裝置。
[0014]本發(fā)明提供一種對(duì)向多個(gè)處理器供給電力的電源裝置的輸出電力進(jìn)行控制的方法。處理器的意思中包括構(gòu)成多核處理器的核心處理器。如果各處理器中流過的輸入電流的峰值疊加，則電源裝置中也會(huì)產(chǎn)生峰值，使得保護(hù)裝置進(jìn)行動(dòng)作而停機(jī)的可能性變高。本發(fā)明著眼于輸入電流的峰值來選擇進(jìn)行時(shí)鐘控制的處理器，在抑制性能降低的同時(shí)防止電源裝置停機(jī)。
[0015]在本發(fā)明的第一方式中，判斷電源裝置的輸出電流是否超過規(guī)定值。并且，測(cè)定各處理器中流過的輸入電流的峰值。并且，基于各峰值來選擇至少一個(gè)處理器。并且，在輸出電流超過規(guī)定值的期間，向所選擇的一個(gè)或者多個(gè)處理器輸出使時(shí)鐘頻率降低的控制信號(hào)。
[0016]根據(jù)上述構(gòu)成，由于能夠以處理器的輸入電流的峰值來評(píng)價(jià)時(shí)鐘控制的對(duì)象，只對(duì)該處理器進(jìn)行時(shí)鐘控制，所以能夠抑制多個(gè)處理器整體的性能的降低的同時(shí)，防止電源裝置的停機(jī)。輸入電流的峰值能夠設(shè)為疊加于基值電流的脈沖電流的峰值。該情況下，由于能夠選擇正消耗平均值小且峰值大的電流的處理器，所以能夠在抑制性能降低的同時(shí)對(duì)有效降低輸出電流的峰值的處理器進(jìn)行時(shí)鐘控制。
[0017]輸入電流的峰值可設(shè)為輸入電流的平均值與疊加于基值電流的脈沖電流的峰值的合計(jì)值。該情況下，由于能夠選擇成為輸出電流的峰值為最大的原因的處理器，所以能可靠地防止電源裝置的停機(jī)。用于選擇時(shí)鐘控制的對(duì)象的峰值能夠根據(jù)輸入電流的平均值的大小，來選擇疊加于基值電流的脈沖電流的峰值或者輸入電流的平均值與脈沖電流的峰值的合計(jì)值中任意一個(gè)。
[0018]脈沖電流的脈沖寬度可為10毫秒以下。本發(fā)明針對(duì)在處理器暫時(shí)以比額定時(shí)鐘頻率高的超頻進(jìn)行動(dòng)作時(shí)所產(chǎn)生的脈沖電流特別有效。時(shí)鐘控制的對(duì)象可以是多個(gè)處理器中峰值超過規(guī)定值的全部處理器。并且，時(shí)鐘控制的對(duì)象也可以是多個(gè)處理器中按峰值從大到小的順序選擇出的規(guī)定個(gè)數(shù)的處理器。由于若各處理器中流過的輸入電流的峰值產(chǎn)生的定時(shí)發(fā)生變化，或者任意一個(gè)處理器的峰值變小則電源裝置的輸出電流的峰值變小，所以在輸出控制信號(hào)的時(shí)間超過規(guī)定值時(shí)，能夠與輸出電流的大小無關(guān)地暫時(shí)停止針對(duì)該處理器的前控制信號(hào)來恢復(fù)性能。
[0019]在本發(fā)明的第二方式中，判斷電源裝置的輸出電流的峰值是否超過規(guī)定值。并且，測(cè)定各處理器中流過的輸入電流所含的峰值。并且，在輸出電流的峰值超過規(guī)定值的期間，向多個(gè)處理器中流過峰值最大的輸入電流的第一處理器輸出使時(shí)鐘頻率降低的控制信號(hào)。并且，在輸出控制信號(hào)之后輸出電流的峰值超過規(guī)定值的期間，向剩余的多個(gè)處理器中流過峰值最大的輸入電流的第二處理器輸出控制信號(hào)。根據(jù)該構(gòu)成，由于能夠邊從峰值大的處理器開始依次確認(rèn)效果邊進(jìn)行時(shí)鐘控制，所以能夠在抑制性能降低的同時(shí)防止停機(jī)。
[0020]在本發(fā)明的第三方式中，將電源裝置的輸出電流與參照信號(hào)進(jìn)行比較。并且，測(cè)定各處理器中流過的輸入電流所含的峰值。并且，從多個(gè)處理器中基于峰值的大小來選擇至少一個(gè)處理器。并且，在輸出電流大于參照信號(hào)時(shí)，向所選擇的處理器輸出使時(shí)鐘頻率降低的控制信號(hào)。并且，在輸出電流比參照信號(hào)小時(shí)停止所述控制信號(hào)。
[0021]根據(jù)該構(gòu)成，能夠基于參照信號(hào)與輸出電流的比較來控制時(shí)鐘控制的執(zhí)行和停止的定時(shí)。當(dāng)參照信號(hào)為固定值信號(hào)時(shí)，能夠以固定的時(shí)間間隔對(duì)輸出電流和參照信號(hào)進(jìn)行比較。參照信號(hào)可以是固定周期的三角波信號(hào)。如果利用三角波信號(hào)，則能夠根據(jù)固定值信號(hào)進(jìn)一步抑制性能的降低。時(shí)鐘控制的對(duì)象可以是峰值超過規(guī)定閾值的處理器。時(shí)鐘控制的對(duì)象還可以是按峰值從大到小的順序選擇出的多個(gè)處理器。
[0022]根據(jù)本發(fā)明，能夠提供一種對(duì)輸出進(jìn)行控制以使向多個(gè)處理器供給電力的電源裝置不停機(jī)的方法。并且，根據(jù)本發(fā)明，能夠提供防止向多個(gè)處理器供給電力的電源裝置的停機(jī)，同時(shí)一邊抑制處理器的性能的過度降低一邊控制輸出的方法。并且，根據(jù)本發(fā)明，能夠提供對(duì)輸出進(jìn)行控制以使向進(jìn)行超頻動(dòng)作的處理器供給電力的電源裝置不停機(jī)的方法。并且，根據(jù)本發(fā)明，能夠提供實(shí)現(xiàn)這樣的方法的電源系統(tǒng)以及信息處理裝置。
【附圖說明】
[0023]圖1是用于對(duì)搭載于服務(wù)器的電源系統(tǒng)10的一個(gè)例子進(jìn)行說明的功能框圖。
[0024]圖2是對(duì)CPU核心#1的輸入電流Ix以及PSUll的輸出電流Iy的波形進(jìn)行說明的圖。
[0025]圖3是用于對(duì)峰值檢測(cè)部53a的構(gòu)成進(jìn)行說明的功能框圖。
[0026]圖4是用于對(duì)控制部120的構(gòu)成進(jìn)行說明的功能框圖。
[0027]圖5是用于對(duì)輸出控制信號(hào)(PR0CH0T#)的第一控制方法進(jìn)行說明的圖。
[0028]圖6是用于對(duì)第一控制方法的動(dòng)作步驟進(jìn)行說明的流程圖。
[0029]圖7是用于對(duì)輸出控制信號(hào)(PR0CH0T#)的第二控制方法進(jìn)行說明的圖。
[0030]圖8是用于對(duì)第二控制方法的動(dòng)作步驟進(jìn)行說明的流程圖。
[0031]圖9是用于對(duì)正執(zhí)行超頻的CPU核心中流過的電流的波形進(jìn)行說明的圖。
【具體實(shí)施方式】
[0032]圖1是用于對(duì)搭載于服務(wù)器的電源系統(tǒng)10的一個(gè)例子進(jìn)行說明的功能框圖。電源系統(tǒng)10也能夠搭載于服務(wù)器以外的信息處理裝置。PSUll由將工業(yè)電源轉(zhuǎn)換