0、電阻元件R40和多個(gè)開關(guān)SW。
[0巧。M0S晶體管MP40的源極與電源電壓端子V孤連接，并且，M0S晶體管MP40的漏極 與節(jié)點(diǎn)Ml連接。此外，運(yùn)算放大器A40的輸出電壓被供給到M0S晶體管MP40的柵極。電 阻元件R40的一端與節(jié)點(diǎn)Ml連接，并且，其另一端與接地電壓端子GND連接。多個(gè)開關(guān)SW 中的每一個(gè)被設(shè)置在電阻元件R40上的多個(gè)節(jié)點(diǎn)中的各節(jié)點(diǎn)與節(jié)點(diǎn)M2之間。此外，多個(gè)開 關(guān)SW中的一個(gè)基于外部供給的控制信號被接通。運(yùn)算放大器A40輸出根據(jù)基準(zhǔn)電壓Vbgr 與節(jié)點(diǎn)M2處的電勢之間的電勢差的電壓。
[025引M0S晶體管MP41~MP4q(即，q個(gè)M0S晶體管）中的每一個(gè)的源極與電源電壓端 子V孤連接，并且，運(yùn)算放大器A40的輸出電壓被供給到M0S晶體管MP41~MP4q中的每一 個(gè)的柵極。此外，分別從M0S晶體管MP41~MP4q的漏極輸出基準(zhǔn)電流Iren~Irefq。此 夕F，分別作為基準(zhǔn)電壓化efl~化e巧輸出電阻元件R40上的多個(gè)節(jié)點(diǎn)處的電壓。
[0253] 如上所述，基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路2可通過使用帶隙基準(zhǔn)電路Ic與其溫度 無關(guān)地產(chǎn)生高精度的基準(zhǔn)電壓化efl~化e巧和高精度的基準(zhǔn)電流Iren~Irefq。
[0254](包含其中設(shè)置了基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路2的半導(dǎo)體器件3的電子系統(tǒng)）
[0255] 圖28是表示包含其中設(shè)置了基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路2的半導(dǎo)體器件3的 電子系統(tǒng)4的框圖。
[0巧6] 如圖28所示，電子系統(tǒng)4包含半導(dǎo)體器件3、外部部件5、外部LD0(Low化opOut) 調(diào)節(jié)器6和電容器Cl。半導(dǎo)體器件3包含基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路2、傳感器單元7、LD0調(diào)節(jié)器8和數(shù)字單元9。
[0257] 基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路2通過從外部LD0調(diào)節(jié)器6供給的電源電壓被驅(qū) 動(dòng)，并且輸出基準(zhǔn)電壓化ef和基準(zhǔn)電流Iref。LD0調(diào)節(jié)器8通過從外部LD0調(diào)節(jié)器6供給 的電源電壓被驅(qū)動(dòng)，并且根據(jù)基準(zhǔn)電壓化ef和基準(zhǔn)電流Iref產(chǎn)生內(nèi)部電源電壓。在通過 電容器C1去除其噪聲之后，產(chǎn)生的內(nèi)部電源電壓被供給到諸如傳感器單元7和數(shù)字單元9 的內(nèi)部電路。
[0巧引傳感器單元7通過從外部LD0調(diào)節(jié)器6供給的電源電壓和從LD0調(diào)節(jié)器8供給的 內(nèi)部電源電壓被驅(qū)動(dòng)，并且例如通過使用基準(zhǔn)電壓化ef和基準(zhǔn)電流Iref將外部輸入的模 擬信號轉(zhuǎn)換成數(shù)字信號并且將產(chǎn)生的數(shù)字信號傳送到數(shù)字單元9。傳感器單元7還向/從 外部部件5傳送/接收信號。數(shù)字單元9對從傳感器單元7接收的數(shù)字信號執(zhí)行某種處理 并且將處理結(jié)果輸出到例如外部電路。
[0259] 電子系統(tǒng)4僅是其中設(shè)置了基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路2的系統(tǒng)的例子，并且 可視需要改變或修改為其中設(shè)置了基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路2的其它電路配置。
[0260] 如上所述，根據(jù)上述的第一和第六到第八實(shí)施例的電流產(chǎn)生電路中的每一個(gè)在 PTAT電流產(chǎn)生回路上包含柵極接地電路（M0S晶體管Ml和M2)而不是運(yùn)算放大器。作為 結(jié)果，根據(jù)上述的第一和第六到第八實(shí)施例的電流產(chǎn)生電路中的每一個(gè)不需要設(shè)置在PTAT 電流產(chǎn)生回路上的任何運(yùn)算放大器，并由此能夠高精度地輸出具有正的溫度依賴性的電 流。
[0261] 此外，在根據(jù)上述的第一和第六到第八實(shí)施例的電流產(chǎn)生電路中的每一個(gè)中，通 過使用PNP型雙極晶體管形成不包含運(yùn)算放大器的PTAT電流產(chǎn)生回路。因此，即使在不能 使用NPN型雙極晶體管的環(huán)境中也能夠形成它們。
[0262] 此外，在根據(jù)上述的第一和第六到第八實(shí)施例的電流產(chǎn)生電路中的每一個(gè)中，通 過使用運(yùn)算放大器A1和A2固定M0S晶體管Ml和M2的漏極電壓。通過該樣做，M0S晶體 管Ml和M2的漏極電壓在低電壓偏置，由此使得能夠使它們在低電壓操作。
[0263] 此外，根據(jù)上述的第二到第八實(shí)施例的帶隙基準(zhǔn)電路中的每一個(gè)可通過使用上述 的電流產(chǎn)生電路與其溫度無關(guān)地產(chǎn)生恒定基準(zhǔn)電壓Vbgr。此外，根據(jù)上述的第九實(shí)施例的 基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路W及使用它的半導(dǎo)體器件可通過使用上述的帶隙基準(zhǔn)電路 實(shí)施期望的操作。
[0264](與現(xiàn)有技術(shù)的不同）
[0265] 在日本未審專利申請公布No. 2011-198093和No. 2011-81517中公開的配置中的 每一個(gè)需要用于減少運(yùn)算放大器的偏移電壓的影響的附加電路。因此，電路尺寸和成本增 加。
[0266] 此外，在日本未審專利申請公布No. 2011-198093中公開的配置需要偏移量的測 量和基準(zhǔn)電壓的補(bǔ)償控制。因此，在裝運(yùn)時(shí)實(shí)施的測試成本增加。并且，在日本未審專利申 請公布No. 2011-81517中公開的配置中，運(yùn)算放大器的輸入和輸出端子的連接目的地被切 換。該切換需要在等于或高于后續(xù)的低通濾波器的截止頻率的頻率處重復(fù)。因此，當(dāng)被供 給基準(zhǔn)電壓的外部電路與切換定時(shí)不同步時(shí)或者當(dāng)外部電路是連續(xù)時(shí)間電路時(shí)，存在特性 由于不能通過低通濾波器去除的殘留誤差而劣化的可能性。
[0267] 與此對照，根據(jù)上述的實(shí)施例的電流產(chǎn)生電路和包含它們的帶隙基準(zhǔn)電路根本不 在具有正的溫度依賴性的電流流過的電流路徑上包含任何運(yùn)算放大器。因此，在根據(jù)上述 的實(shí)施例的電流產(chǎn)生電路和帶隙基準(zhǔn)電路中不出現(xiàn)上述的問題。
[026引W上基于實(shí)施例W特定的方式解釋了由發(fā)明人提出的本發(fā)明。但是，本發(fā)明不限 于上述的實(shí)施例，并且，不用說，可在本發(fā)明的精神和范圍內(nèi)提出各種變更。
[0269] 例如，根據(jù)上述的實(shí)施例的半導(dǎo)體器件可具有W下配置：在該配置中，半導(dǎo)體基板 的導(dǎo)電類型（P型或n型）、半導(dǎo)體層、擴(kuò)散層（擴(kuò)散區(qū)域）等可反轉(zhuǎn)。因此，當(dāng)n型和P型 中的一個(gè)被定義為第一導(dǎo)電類型且另一個(gè)被定義為第二導(dǎo)電類型時(shí)，第一和第二導(dǎo)電類型 可分別為P型和n型。作為替代方案，第一和第二導(dǎo)電類型可分別為n型和P型。
[0270] 本領(lǐng)域普通技術(shù)人員可如希望的那樣組合第一到第九實(shí)施例。
[0271] 雖然關(guān)于幾個(gè)實(shí)施例描述了本發(fā)明，但本領(lǐng)域技術(shù)人員可W認(rèn)識到，在所附的權(quán) 利要求的精神和范圍內(nèi)，可通過各種修改實(shí)施本發(fā)明，并且本發(fā)明不限于上述的例子。
[0272] 并且，權(quán)利要求的范圍不被上述的實(shí)施例限制。
[0273] 并且，注意，即使W后在審查過程中有所修改，申請人的意圖也是包括所有權(quán)利要 求要素的等同。
【主權(quán)項(xiàng)】
1. 一種電流產(chǎn)生電路，包括： 第一雙極晶體管，第一雙極晶體管的基極和集電極相互連接； 第二雙極晶體管，第二雙極晶體管的基極和集電極相互連接； 第一電流分配電路，使得第一電流和第二電流分別在第一雙極晶體管和第二雙極晶體 管的集電極與發(fā)射極之間流動(dòng)，第一電流與第一控制電壓對應(yīng)，第二電流與第一電流成比 例； 第一 NMOS晶體管，設(shè)置在第一雙極晶體管與第一電流分配電路之間，第一 NMOS晶體管 的柵極被供給第二控制電壓； 第二NMOS晶體管，設(shè)置在第二雙極晶體管與第一電流分配電路之間，第二NMOS晶體管 的柵極被供給第二控制電壓； 第一電阻元件，設(shè)置在第二NMOS晶體管與第二雙極晶體管之間； 第一運(yùn)算放大器，產(chǎn)生根據(jù)第一 NMOS晶體管的漏極電壓和基準(zhǔn)偏壓的第二控制電壓； 和 第二運(yùn)算放大器，產(chǎn)生根據(jù)第二NMOS晶體管的漏極電壓和基準(zhǔn)偏壓的第一控制電壓。2. 根據(jù)權(quán)利要求1所述的電流產(chǎn)生電路，其中，第一雙極晶體管和第二雙極晶體管均 是PNP雙極晶體管。3. 根據(jù)權(quán)利要求1所述的電流產(chǎn)生電路，其中，第一 NMOS晶體管和第二NMOS晶體管均 是耗盡或自然MOS晶體管。4. 根據(jù)權(quán)利要求1所述的電流產(chǎn)生電路，還包括： 第一補(bǔ)充電阻元件，設(shè)置在第一雙極晶體管的集電極與發(fā)射極之間；和 第二補(bǔ)充電阻元件，設(shè)置在第二雙極晶體管的集電極與發(fā)射極之間。5. -種帶隙基準(zhǔn)電路，包括： 第二電阻元件；和 根據(jù)權(quán)利要求4所述的電流產(chǎn)生電路，其中，第一電流分配電路還使得與第一電流和 第二電流成比例的第三電流流過第二電阻元件，其中， 帶隙基準(zhǔn)電路輸出從第一電流分配電路延伸到第二電阻元件的電流路徑上的節(jié)點(diǎn)處 的電壓。6. -種帶隙基準(zhǔn)電路，包括： 第三雙極晶體管，導(dǎo)電類型與第一雙極晶體管和第二雙極晶體管的導(dǎo)電類型相同，第 三雙極晶體管的基極和集電極相互連接； 根據(jù)權(quán)利要求1所述的電流產(chǎn)生電路，其中，第一電流分配電路還使得與第一電流和 第二電流成比例的第三電流在第三雙極晶體管的集電極與發(fā)射極之間流動(dòng)；和 第二電阻元件，設(shè)置在第三雙極晶體管與第一電流分配電路之間，其中， 帶隙基準(zhǔn)電路輸出從第一電流分配電路延伸到第二電阻元件的電流路徑上的節(jié)點(diǎn)處 的電壓。7. 根據(jù)權(quán)利要求6所述的帶隙基準(zhǔn)電路，還包括與第二電阻元件和第三雙極晶體管并 聯(lián)設(shè)置的第三電阻元件。8. 根據(jù)權(quán)利要求6所述的帶隙基準(zhǔn)電路，其中，第二電阻元件具有固定電阻器。9. 根據(jù)權(quán)利要求6所述的帶隙基準(zhǔn)電路，其中，第二電阻元件是可變電阻器。10. -種帶隙基準(zhǔn)電路，包括： 第二電阻元件； 根據(jù)權(quán)利要求1所述的電流產(chǎn)生電路，其中，第一電流分配電路還使得與第一電流和 第二電流成比例的第三電流流過第二電阻元件； 第三電阻元件； 第二電流分配電路，使得第四電流流過第三電阻元件并且還使得與第四電流成比例的 第五電流流過第三電流流過的第二電阻元件；和 第三NMOS晶體管，設(shè)置在第三電阻元件和第二電流分配電路之間，第三NMOS晶體管的 柵極被供給第二電壓，其中， 帶隙基準(zhǔn)電路輸出根據(jù)第二電阻元件的電阻值和流過第二電阻元件的電流的值的電 壓。11. 一種半導(dǎo)體器件，包括： 根據(jù)權(quán)利要求6所述的帶隙基準(zhǔn)電路；和 基準(zhǔn)電壓電流產(chǎn)生部分，基于從帶隙基準(zhǔn)電路輸出的電壓而輸出基準(zhǔn)電壓和基準(zhǔn)電流 中的至少一個(gè)。12. -種電流產(chǎn)生電路，包括： 第一雙極晶體管，第一雙極晶體管的基極和集電極相互連接； 第二雙極晶體管，第二雙極晶體管的基極和集電極相互連接； 電流分配電路，基于控制電壓使得第一電流和第二電流分別在第一雙極晶體管和第二 雙極晶體管的集電極與發(fā)射極之間流動(dòng)，第二電流與第一電流成比例； 第一 NMOS晶體管，設(shè)置在第一雙極晶體管與電流分配電路之間，第一雙極晶體管的柵 極和漏極相互連接； 第二NMOS晶體管，設(shè)置在第二雙極晶體管與電流分配電路之間，第二NMOS晶體管的柵 極與第一 NMOS晶體管的柵極和漏極連接； 第一電阻元件，設(shè)置在第二NMOS晶體管與第二雙極晶體管之間；和 運(yùn)算放大器，產(chǎn)生根據(jù)第一 NMOS晶體管和第二NMOS晶體管中的每一個(gè)的漏極電壓的 控制電壓。13. 根據(jù)權(quán)利要求12所述的電流產(chǎn)生電路，其中，第一雙極晶體管和第二雙極晶體管 均是PNP雙極晶體管。14. 根據(jù)權(quán)利要求12所述的電流產(chǎn)生電路，其中，第一雙極晶體管和第二雙極晶體管 均是增強(qiáng)MOS晶體管。15. -種帶隙基準(zhǔn)電路，包括： 第三雙極晶體管，導(dǎo)電類型與第一雙極晶體管和第二雙極晶體管的導(dǎo)電類型相同，第 三雙極晶體管的基極和集電極相互連接； 根據(jù)權(quán)利要求12所述的電流產(chǎn)生電路，其中，電流分配電路還使得與第一電流和第二 電流成比例的第三電流在第三雙極晶體管的集電極與發(fā)射極之間流動(dòng)；和 第二電阻元件，設(shè)置在第三雙極晶體管與電流分配電路之間，其中， 帶隙基準(zhǔn)電路輸出從電流分配電路延伸到第二電阻元件的電流路徑上的節(jié)點(diǎn)處的電 壓。16. -種半導(dǎo)體器件，包括： 根據(jù)權(quán)利要求15所述的帶隙基準(zhǔn)電路；和 基準(zhǔn)電壓電流產(chǎn)生部分，基于從帶隙基準(zhǔn)電路輸出的電壓而輸出基準(zhǔn)電壓和基準(zhǔn)電流 中的至少一個(gè)。
【專利摘要】本公開涉及電流產(chǎn)生電路和包括其的帶隙基準(zhǔn)電路及半導(dǎo)體器件。提供一種電流產(chǎn)生電路，該電流產(chǎn)生電路包括：第一和第二雙極晶體管；分別使得第一電流和第二電流流過第一和第二雙極晶體管的電流分配電路，第一電流和第二電流與第一控制電壓對應(yīng)；設(shè)置在第一雙極晶體管與第一電流分配電路之間的第一NMOS晶體管；設(shè)置在第二雙極晶體管與第一電流分配電路之間的第二NMOS晶體管；第一電阻元件；根據(jù)第一NMOS晶體管的漏極電壓和基準(zhǔn)偏壓向第一和第二NMOS晶體管的柵極輸出第二控制電壓的第一運(yùn)算放大器；和根據(jù)第二NMOS晶體管的漏極電壓和基準(zhǔn)偏壓產(chǎn)生第一控制電壓的第二運(yùn)算放大器。
【IPC分類】G05F1/56
【公開號】CN104977957
【申請?zhí)枴緾N201510175400
【發(fā)明人】元澤篤史, 奧田裕一
【申請人】瑞薩電子株式會(huì)社
【公開日】2015年10月14日
【申請日】2015年4月14日
【公告號】US20150293552