電流產(chǎn)生電路和包括其的帶隙基準(zhǔn)電路及半導(dǎo)體器件的制作方法
【專利說(shuō)明】
[0001] (對(duì)相關(guān)申請(qǐng)的交叉引用）
[0002] 本申請(qǐng)基于在2014年4月14日提交的日本專利申請(qǐng)No. 2014-082566并要求其 優(yōu)先權(quán)的益處，在此通過引用將其公開的全部?jī)?nèi)容并入本文。
技術(shù)領(lǐng)域
[0003] 本發(fā)明設(shè)及電流產(chǎn)生電路化及包括電流產(chǎn)生電路的帶隙基準(zhǔn)電路和半導(dǎo)體器件。 例如，本發(fā)明設(shè)及適于產(chǎn)生高精度的電流的電流產(chǎn)生電路和包含上述的電流產(chǎn)生電路并且 適于與溫度無(wú)關(guān)地連續(xù)輸出恒定基準(zhǔn)電壓的帶隙基準(zhǔn)電路和半導(dǎo)體器件。
【背景技術(shù)】
[0004] 帶隙基準(zhǔn)電路需要與其溫度無(wú)關(guān)地連續(xù)輸出恒定基準(zhǔn)電壓。在H.Neuteboom，B. M.J.Kup,andM.Janssens，"ADSP-basedhearinginstrument1C"，IEEEJ.Solid-State Circuits,vol. 32,pp. 1790-1806,Nov. 1997中公開了與帶隙基準(zhǔn)電路有關(guān)的技術(shù)。
[0005] 在H.Neuteboom,B.M.J.Kup,andM.Janssens，"ADSP-basedhearinginstrument IC"，IE邸J.Solid-StateCircuits,vol. 32,pp. 1790-1806,Nov. 1997 中公開的帶隙基準(zhǔn) 電路通過使流過由兩個(gè)雙極晶體管、運(yùn)算放大器和電阻元件形成的電流路徑的電流具有正 的溫度依賴性并且通過基極與發(fā)射極之間的電壓具有負(fù)的溫度依賴性的雙極晶體管與上 述的電流成比例地饋送電流，與其溫度無(wú)關(guān)地產(chǎn)生恒定基準(zhǔn)電壓。
[0006] 此外，日本未審專利申請(qǐng)公布No. 2011-198093和No. 2011-81517公開了用于減少 由運(yùn)算放大器的偏移電壓導(dǎo)致的基準(zhǔn)電壓的誤差的技術(shù)。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明的發(fā)明人發(fā)現(xiàn)了W下問題。為了與其溫度無(wú)關(guān)地輸出恒定基準(zhǔn)電壓，在 比Neuteboom,B.M.J.Kup,andM.Janssens，"ADSP-basedhearinginstrument1C"，IEEE J.Solid-StateCircuits,vol. 32,pp. 1790-1806,Nov. 1997 中公開的帶隙基準(zhǔn)電路需要高 精度地產(chǎn)生具有正的溫度依賴性的電流。但是，由于運(yùn)算放大器被設(shè)置在具有正的溫度依 賴性的電流流過的電流路徑上，因此，由于運(yùn)算放大器的偏移電壓的影響，在流過該電流路 徑的電流中出現(xiàn)誤差。
[0008]因此，存在該樣的問題；在H.Neuteboom,B.M.J.Kup,andM.Janssens,"A DSP-basedhearinginstrument1C"，IEEEJ.Solid-StateCircuits,vol. 32,pp. 1790-18 06,Nov. 1997中公開的帶隙基準(zhǔn)電路中設(shè)置的電流產(chǎn)生單元受運(yùn)算放大器的偏移電壓影響 并由此不能高精度地產(chǎn)生具有正的溫度依賴性的電流。作為結(jié)果，存在該帶隙基準(zhǔn)電路不 能與其溫度無(wú)關(guān)地連續(xù)輸出恒定基準(zhǔn)電壓的問題。從結(jié)合附圖給出的某些實(shí)施例的W下描 述，要解決的其它問題和創(chuàng)新特征將更加明顯。
[0009] 本發(fā)明的第一方面是一種電流產(chǎn)生電路，該電流產(chǎn)生電路包括：第一和第二雙極 晶體管；分別根據(jù)第一控制電壓使得第一和第二電流在第一和第二雙極晶體管的集電極與 發(fā)射極之間流動(dòng)的第一電流分配電路；設(shè)置在第一雙極晶體管與第一電流分配電路之間的 第一NMOS晶體管，第一NMOS晶體管的柵極被供給第二控制電壓；設(shè)置在第二雙極晶體管與 第一電流分配電路之間的第二NMOS晶體管，第二NMOS晶體管的柵極被供給第二控制電壓； 設(shè)置在第二NMOS晶體管與第二雙極晶體管之間的第一電阻元件；根據(jù)第一NMOS晶體管的 漏極電壓和基準(zhǔn)偏壓產(chǎn)生第二控制電壓的第一運(yùn)算放大器；和根據(jù)第二NMOS晶體管的漏 極電壓和基準(zhǔn)偏壓產(chǎn)生第一控制電壓的第二運(yùn)算放大器。
[0010] 本發(fā)明的另一方面是一種電流產(chǎn)生電路，該電流產(chǎn)生電路包括：第一和第二雙極 晶體管；分別基于控制電壓使得第一和第二電流在第一和第二雙極晶體管的集電極與發(fā)射 極之間流動(dòng)的電流分配電路；設(shè)置在第一雙極晶體管與電流分配電路之間的第一NMOS晶 體管，第一NMOS晶體管的柵極和漏極相互連接；設(shè)置在第二雙極晶體管與電流分配電路之 間的第二NMOS晶體管，第二NMOS晶體管的柵極與第一NMOS晶體管的柵極和漏極連接；設(shè) 置在第二NMOS晶體管與第二雙極晶體管之間的第一電阻元件；和根據(jù)第一和第二NMOS晶 體管中的每一個(gè)的漏極電壓產(chǎn)生控制電壓的運(yùn)算放大器。
[0011] 根據(jù)上述的方面，能夠提供能夠產(chǎn)生高精度的電流的電流產(chǎn)生電路和包含上述的 電流產(chǎn)生電路并且能夠與溫度無(wú)關(guān)地連續(xù)輸出恒定基準(zhǔn)電壓的帶隙基準(zhǔn)電路和半導(dǎo)體器 件。
【附圖說(shuō)明】
[0012] 從結(jié)合附圖給出的某些實(shí)施例的W下描述，W上和其它的方面、優(yōu)點(diǎn)和特征將更 加明顯，在該些附圖中：
[0013] 圖1是表不根據(jù)第一實(shí)施例的電流產(chǎn)生電路的電路圖；
[0014] 圖2是表示設(shè)置在圖1所示的電流產(chǎn)生電路中的電流分配電路的細(xì)節(jié)的電路圖；
[0015] 圖3是表示設(shè)置在圖1所示的電流產(chǎn)生電路中的電流分配電路的變更例的電路 圖；
[0016] 圖4是表示設(shè)置在圖1所示的電流產(chǎn)生電路中的運(yùn)算放大器的電路圖；
[0017] 圖5是表示在S阱工藝中形成的晶體管的截面圖；
[0018] 圖6是表示在單阱工藝中形成的晶體管的截面圖；
[0019] 圖7是表示圖1所示的電流產(chǎn)生電路的變更例的電路圖；
[0020] 圖8是表示根據(jù)第二實(shí)施例的帶隙基準(zhǔn)電路的電路圖；
[002。 圖9表示設(shè)置在圖8所示的帶隙基準(zhǔn)電路的PTAT電流產(chǎn)生回路上的M0S晶體管 的細(xì)節(jié)；
[0022] 圖10是表示根據(jù)比較例的帶隙基準(zhǔn)電路的電路圖；
[0023] 圖11是表示基準(zhǔn)電壓Vbgr的變動(dòng)特性的示圖；
[0024] 圖12是表示圖8所示的帶隙基準(zhǔn)電路的變更例的電路圖；
[00巧]圖13是表示根據(jù)第S實(shí)施例的帶隙基準(zhǔn)電路的電路圖；
[0026] 圖14是表示根據(jù)第四實(shí)施例的帶隙基準(zhǔn)電路的電路圖；
[0027] 圖15是表示圖14所示的帶隙基準(zhǔn)電路的第一特定例子的電路圖；
[0028] 圖16是表示圖14所示的帶隙基準(zhǔn)電路的第二特定例子的電路圖；
[0029] 圖17是表示根據(jù)第五實(shí)施例的帶隙基準(zhǔn)電路的電路圖；
[0030] 圖18是表示二次特性補(bǔ)償前后的基準(zhǔn)電壓Vbgr的特性的示圖；
[0031] 圖19是表示根據(jù)第六實(shí)施例的電流產(chǎn)生電路的電路圖；
[0032] 圖20是表示應(yīng)用圖19所示的電流產(chǎn)生電路的帶隙基準(zhǔn)電路的電路圖；
[0033] 圖21是表示根據(jù)第走實(shí)施例的電流產(chǎn)生電路的電路圖；
[0034] 圖22是表示應(yīng)用圖21所示的電流產(chǎn)生電路的帶隙基準(zhǔn)電路的電路圖；
[0035] 圖23是表示根據(jù)第八實(shí)施例的電流產(chǎn)生電路的電路圖；
[0036] 圖24是表示應(yīng)用圖23所示的電流產(chǎn)生電路的帶隙基準(zhǔn)電路的電路圖；
[0037] 圖25是表示根據(jù)第九實(shí)施例的基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路的電路圖；
[0038] 圖26表示設(shè)置在圖25所示的基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路中的內(nèi)部基準(zhǔn)電流產(chǎn) 生電路；
[0039] 圖27表示設(shè)置在圖25所示的基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路中的基準(zhǔn)電壓和基準(zhǔn) 電流產(chǎn)生部分；W及
[0040] 圖28是表示包含其中設(shè)置了圖25所示的基準(zhǔn)電壓和基準(zhǔn)電流產(chǎn)生電路的半導(dǎo)體 器件的電子系統(tǒng)的框圖。
【具體實(shí)施方式】
[0041]W下參照附圖解釋實(shí)施例。應(yīng)當(dāng)注意，W簡(jiǎn)化的方式給出附圖，因此，不應(yīng)基于該 些附圖狹義解釋實(shí)施例的技術(shù)范圍。并且，相同的部件被分配相同的符號(hào)，并且省略它們的 重復(fù)的解釋。
[0042] 在W下的實(shí)施例中，當(dāng)必要時(shí)，通過使用單獨(dú)的部分或單獨(dú)的實(shí)施例解釋本發(fā)明。 但是，除非另外規(guī)定，否則該些實(shí)施例不是彼此不相關(guān)的。目P，它們W-個(gè)實(shí)施例是另一實(shí) 施例的一部分或全部的變更例、應(yīng)用例、詳細(xì)例子或補(bǔ)充例子的方式相關(guān)。并且，在W下的 實(shí)施例中，當(dāng)提到要素的數(shù)量等（包含數(shù)量、值、量和范圍等）時(shí)，除了明確規(guī)定數(shù)量或者數(shù) 量基于其原理明顯限于特定數(shù)量的情況W外，數(shù)量不限于該特定數(shù)量。目P，也可使用比特定 數(shù)量多或少的數(shù)量。
[0043] 并且，在W下的實(shí)施例中，除了明確規(guī)定構(gòu)成要素或者構(gòu)成要素基于其原理明顯 必不可少的情況W外，它們的構(gòu)成要素（包括操作步驟等）不一定是必不可少的。類似 地，在W下的實(shí)施例中，當(dāng)提到構(gòu)成要素等的形狀或位置關(guān)系等時(shí)，除了它被明確規(guī)定或者 它們基于其原理被消除的情況W外，在該形狀中也包括基本上與該形狀類似或相近的形狀 等。對(duì)于上述的數(shù)量等（包含數(shù)量、值、量和范圍等），該也成立。
[0044] 第一實(shí)施例
[0045] 圖1是表示根據(jù)第一實(shí)施例的電流產(chǎn)生電路10的電路圖。電流產(chǎn)生電路10在電 流值隨其溫度上升而增加的電流路徑（即，PTAT(與絕對(duì)溫度成比例）電流產(chǎn)生回路）上 包含代替運(yùn)算放大器的柵極接地電路。作為結(jié)果，電流產(chǎn)生電路10不需要在PTAT電流產(chǎn) 生回路上設(shè)置運(yùn)算放大器，由此使得能夠高精度地產(chǎn)生具有正溫度依賴性的輸出電流。W 下給出詳細(xì)的解釋。
[004引如圖1所示，電流產(chǎn)生電路10包含電流分配電路11、N溝道型M0S晶體管（第一NM0S晶體管）M1、N溝道型M0S晶體管（第二NM0S晶體管）M2、PNP型雙極晶體管（第一雙 極晶體管）Q1、PNP型雙極晶體管（第二雙極晶體管）Q2、電阻元件（第一電阻元件）R1、運(yùn) 算放大器（第二運(yùn)算放大器）Al、運(yùn)算放大器（第一運(yùn)算放大器）A2、W及基準(zhǔn)偏壓源12。
[0047] 雙極晶體管Q1的基極與集電極相互連接。雙極晶體管Q2的基極與集電極相互連 接。更具體而言，雙極晶體管Q1的基極和集電極均與供給接地電壓GND的接地電壓端子 (W下，稱為"接地電壓端子GND")連接。雙極晶體管Q2的基極和集電極均與接地電壓端 子GND連接。在本實(shí)施例中，解釋雙極晶體管Q2的尺寸（發(fā)射極尺寸）為雙極晶體管Q1 的尺寸（發(fā)射極尺寸）的n倍（n是不小于1的正數(shù)）的例子。
[0048]M0S晶體管Ml的源極與雙極晶體管Q1的發(fā)射極連接，并且，M0S晶體管Ml的漏極 通過節(jié)點(diǎn)N1與電流分配電路11連接。并且，從運(yùn)算放大器A1輸出的控制電壓VI被供給到M0S晶體管Ml的柵極。M0S晶體管Ml用作共源共柵放大器（cascode)(柵極接地電路）。 [004引M0S晶體管M2的源極與電阻元件R1的一端連接，并且，M0S晶體管M2的漏極通過 節(jié)點(diǎn)N2與電流分配電路11連接。并且，從運(yùn)算放大器A1輸出的控制電壓VI被供給到M0S晶體管M2的柵極。電阻元件R1的另一端與雙極晶體管Q1的發(fā)射極連接。M0S晶體管M2 用作共源共柵放大器（柵極接地電路）。
[0050] 作為例如電流鏡電路的電流分配電路11分別向節(jié)點(diǎn)N1和N2輸出與從運(yùn)算放大 器A2輸出的控制電壓V2對(duì)應(yīng)的電流11和與電流11成比例的電流12。該些電流11和12 分別在雙極晶體管Q1和Q2的集電極與發(fā)射極之間流動(dòng)。
[0051] (電流分配電路11的細(xì)節(jié)）
[005引圖2是表示電流分配電路11的細(xì)節(jié)的電路圖。如圖2所示，電流分配電路11包 含P溝道型M0S晶體管MP21、MP22、MP23和MP24、W及偏壓源14。
[0053] M0S晶體管MP21的源極與供給電源電壓VDD的電源電壓端子（W下，稱為"電源電 壓端子V孤"）連接，并且，從運(yùn)算放大器A2輸出的控制電壓V2被供給到M0S晶體管MP21 的柵極。M0S晶體管MP23的源極與M0S晶體管MP21的漏極連接，并且，M0S晶體管MP23的 漏極與節(jié)點(diǎn)N1連接。并且，從偏壓源14輸出的偏壓被供給到M0S晶體管MP23的柵極。
[0054] M0S晶體管MP22的源極與電源電壓端子V孤連接，并且，從運(yùn)算放大器A2輸出的 控制電壓V2被供給到M0S晶體管MP22的柵極。M0S晶體管MP24的源極與M0S晶體管MP22 的漏極連接，并且，M0S晶體管MP24的漏極與節(jié)點(diǎn)N2連接。并且，從偏壓源14輸出