專利名稱：基于多處理器的多電源ats信號(hào)處理系統(tǒng)及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電器設(shè)備技術(shù)領(lǐng)域，特別是涉及一種基于多處理器的多電源ATS信號(hào) 處理系統(tǒng)及其控制方法。
背景技術(shù)：
為了保證工業(yè)生產(chǎn)能夠順利進(jìn)行，避免因電力系統(tǒng)故障而造成停機(jī)，在石油化工、油田、冶金、電力等大型連續(xù)性生產(chǎn)工業(yè)企業(yè)均采用雙電源分列運(yùn)行或“一主一備”供電方式，以確保一路電源發(fā)生故障而出現(xiàn)斷電時(shí)，另一路電源能夠立即投入。此類場(chǎng)合通常采用雙電源自動(dòng)轉(zhuǎn)換裝置(ATS)來(lái)進(jìn)行電源的切換。雙電源自動(dòng)轉(zhuǎn)換裝置主要包括電機(jī)、兩個(gè)斷路器、擒縱和控制器，其中兩個(gè)斷路器分別連接在兩路電源上；轉(zhuǎn)換時(shí)在控制器的控制下利用電機(jī)帶動(dòng)擒縱進(jìn)行轉(zhuǎn)動(dòng)，從而將兩個(gè)斷路器進(jìn)行分、合。但是，目前市場(chǎng)上常用的雙電源自動(dòng)轉(zhuǎn)換裝置通常只能對(duì)連接在主、備兩路電源線上的斷路器進(jìn)行控制和轉(zhuǎn)換，而如今越來(lái)越多的工礦企業(yè)，如鐵路、電廠、供電局、電力電網(wǎng)和通訊等行業(yè)中的重要用電場(chǎng)合越來(lái)越多地采用多電源供電方式，這時(shí)就需要采用多電源自動(dòng)轉(zhuǎn)換裝置來(lái)進(jìn)行電源的切換。另外，在某些特殊場(chǎng)合，為了確保供電負(fù)載在任何時(shí)候都不能斷電的需要，會(huì)將多個(gè)雙電源ATS串并聯(lián)使用，這樣做的話往往會(huì)造成ATS的浪費(fèi)使用。另外，在一些供電領(lǐng)域，有時(shí)需要將主備兩路電源在短時(shí)間之內(nèi)并列運(yùn)行，如果在兩路電源參數(shù)不一致的情況下貿(mào)然將兩路電源并聯(lián)，有可能會(huì)造成嚴(yán)重的電力事故，所以需要在極短時(shí)間之內(nèi)對(duì)所有的回路進(jìn)行電氣檢測(cè)，并對(duì)響應(yīng)情況作出及時(shí)反映，以保障整個(gè)供電系統(tǒng)的安全。而目前市場(chǎng)上出售的ATS控制器是無(wú)法做到在IlOil s內(nèi)對(duì)多路電源同時(shí)進(jìn)行檢測(cè)和轉(zhuǎn)換。

發(fā)明內(nèi)容
為了解決上述問(wèn)題，本發(fā)明的目的在于提供一種能夠?qū)崟r(shí)響應(yīng)，處理精度高，并且可滿足高端用戶使用要求的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)及其控制方法。為了達(dá)到上述目的，本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)包括第一處理器、第二處理器、第三處理器、多個(gè)三相電壓信號(hào)采集模塊、多個(gè)斷路器位置信號(hào)采集模塊、多個(gè)任意兩相電源間相位差采集模塊、多個(gè)電源A相電壓頻率信號(hào)采集模塊和顯示器；其中多個(gè)三相電壓信號(hào)采集模塊分別連接在多路電源與第一處理器之間；多個(gè)斷路器位置信號(hào)采集模塊分別連接在多電源自動(dòng)轉(zhuǎn)換開(kāi)關(guān)電器上多個(gè)斷路器與第二處理器之間；多個(gè)任意兩相電源間相位差采集模塊和多個(gè)電源A相電壓頻率信號(hào)采集模塊分別連接在多路電源與第二處理器之間；第一處理器、第二處理器和第三處理器之間通過(guò)數(shù)據(jù)總線相互連接；而第三處理器則與顯示器和多電源自動(dòng)轉(zhuǎn)換開(kāi)關(guān)電器上控制器相連接。所述的第一處理器和第二處理器的型號(hào)為PIC24HJ64GP206，第三處理器的型號(hào)為PIC24FJ256GA110。所述的第三處理器通過(guò)485通訊總線與上位機(jī)相連，同時(shí)與連接在備用電源上的發(fā)電機(jī)啟動(dòng)模塊相接。本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第一處理器的控制方法包括按順序進(jìn)行的下列步驟I)設(shè)備初始化的SI階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢；2)對(duì)配電電源電壓進(jìn)行32點(diǎn)采樣的S2階段第一處理器利用模數(shù)轉(zhuǎn)換功能對(duì)當(dāng)前電力系統(tǒng)提供的電源的A、B、C相電壓進(jìn)行32點(diǎn)采樣，并存儲(chǔ)；3)計(jì)算當(dāng)前配電電源電壓的S3階段第一處理器對(duì)上述采樣并存儲(chǔ)的32個(gè)電壓值進(jìn)行有效值計(jì)算，以得出當(dāng)前的電壓有效值；4)對(duì)當(dāng)前電壓是否存在問(wèn)題進(jìn)行判斷的S4階段判斷當(dāng)前電壓是否失壓、欠壓、 超壓、斷相，如果判斷出電壓屬于上述四種不正常電壓，則進(jìn)入S5階段，否則進(jìn)入S8階段；5)對(duì)延時(shí)次數(shù)是否大于I進(jìn)行判斷的S5階段如果判斷結(jié)果為是，則進(jìn)入S6階段，否則返回S3階段；6)延時(shí)標(biāo)志位清零的S6階段由于經(jīng)過(guò)延時(shí)后電源電壓仍然不正常，則將延時(shí)標(biāo)志位清零；7)第一處理器強(qiáng)制通信的S7階段為了將電源的問(wèn)題快速反饋到第三處理器，打開(kāi)第一處理器的強(qiáng)制通信端口；8)對(duì)閑置電源電壓進(jìn)行16點(diǎn)采樣的S8階段第一處理器利用模數(shù)轉(zhuǎn)換功能對(duì)閑置電源的A、B、C相電壓進(jìn)行16點(diǎn)采樣，并存儲(chǔ)；9)計(jì)算閑置電源電壓的S9階段第一處理器對(duì)上述采樣并存儲(chǔ)的16個(gè)數(shù)據(jù)進(jìn)行有效值計(jì)算，以得出當(dāng)前的電壓有效值；10)對(duì)閑置電源電壓是否存在問(wèn)題進(jìn)行判斷的SlO階段判斷閑置電源電壓是否失壓、欠壓、超壓、斷相，如果判斷出電壓屬于上述四種不正常電壓，則進(jìn)入Sll階段，否則結(jié)束此過(guò)程；11)對(duì)延時(shí)次數(shù)是否大于I進(jìn)行判斷的Sll階段如果判斷結(jié)果為是，則進(jìn)入S12階段，否則返回S8階段；12)存儲(chǔ)并清除標(biāo)志位的S12階段由于經(jīng)過(guò)延時(shí)后電源電壓仍然不正常，則保存該問(wèn)題，等待傳輸給第三處理器，同時(shí)將延時(shí)標(biāo)志位清零。本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第二處理器的控制方法包括按順序進(jìn)行的下列步驟I)設(shè)備初始化的S20階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢；2)對(duì)并列運(yùn)行標(biāo)志位是否置位進(jìn)行判斷的S21階段查看第二處理器的并列運(yùn)行標(biāo)志位是否被第三處理器置位，如果判斷結(jié)果為是，進(jìn)入S22階段，否則進(jìn)入S25階段；3)讀取兩電源相位差的S22階段檢測(cè)并計(jì)算每?jī)陕冯娫撮g的相位差；4)將并聯(lián)標(biāo)志位清零的S23階段清除并聯(lián)標(biāo)志位；5)第二處理器強(qiáng)制通信的S24階段為了將兩電源相位差的問(wèn)題快速反饋到第三處理器，打開(kāi)第二處理器的強(qiáng)制通信端口 ；6)逐個(gè)讀取每一斷路器位置的S25階段檢測(cè)每一斷路器的狀態(tài)；7)對(duì)并列運(yùn)行標(biāo)志位是否置位進(jìn)行判斷的S26階段查看第二處理器的并列運(yùn)行標(biāo)志位是否被第三處理器置位，如果判斷結(jié)果為是，返回S22階段，否則進(jìn)入S27階段；
8)逐個(gè)讀取每路電源電壓頻率的S27階段檢測(cè)每路電源的電壓狀態(tài)，然后結(jié)束此過(guò)程。本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第三處理器的控制方法包括按順序進(jìn)行的下列步驟I)設(shè)備初始化的S30階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢。2)讀取測(cè)量值的S30階段第三處理器每隔一定時(shí)間與第一處理器、第二處理器進(jìn)行輪循數(shù)據(jù)通信，并讀取第一處理器、第二處理器的測(cè)量數(shù)據(jù)；
3)顯示當(dāng)前電源狀態(tài)的S31階段將第一處理器、第二處理器的測(cè)量數(shù)據(jù)顯示在顯示器的屏幕上；4)邏輯判斷根據(jù)當(dāng)前斷路器狀態(tài)與電源狀態(tài)選擇出最優(yōu)的為配電系統(tǒng)供電的電源；5)自動(dòng)動(dòng)作根據(jù)邏輯判斷結(jié)果，驅(qū)動(dòng)相應(yīng)的斷路器動(dòng)作，然后結(jié)束此過(guò)程。本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)及其控制方法不僅具有瞬時(shí)電壓電流采集功能，而且由于其具有多處理器的處理架構(gòu)，所以能夠同時(shí)處理大量數(shù)據(jù)，完成復(fù)雜控制系統(tǒng)下的工作。另外，通過(guò)將三個(gè)處理器進(jìn)行模塊化處理，可以提高整個(gè)系統(tǒng)的實(shí)時(shí)處理能力，數(shù)據(jù)采樣、分析能力，可以將系統(tǒng)應(yīng)用在復(fù)雜的多電源ATS控制系統(tǒng)中。此外，本系統(tǒng)具有多路電源并聯(lián)功能，可以將并聯(lián)誤差降低到IlOii S，達(dá)到UL認(rèn)證標(biāo)準(zhǔn)。


圖I為本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)構(gòu)成框圖。圖2為本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中不同處理器間接線圖。圖3為本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第一處理器控制方法流程圖。圖4為本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第二處理器控制方法流程圖。圖5為本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第三處理器控制方法流程圖。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)及其控制方法進(jìn)行詳細(xì)說(shuō)明。如圖I、圖2所示，本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)包括第一處理器I、第二處理器2、第三處理器3、多個(gè)三相電壓信號(hào)采集模塊4、多個(gè)斷路器位置信號(hào)采集模塊5、多個(gè)任意兩相電源間相位差采集模塊6、多個(gè)電源A相電壓頻率信號(hào)采集模塊7和顯示器8 ;其中多個(gè)三相電壓信號(hào)采集模塊4分別連接在多路電源與第一處理器I之間；多個(gè)斷路器位置信號(hào)采集模塊5分別連接在多電源自動(dòng)轉(zhuǎn)換開(kāi)關(guān)電器上多個(gè)斷路器與第二處理器2之間；多個(gè)任意兩相電源間相位差采集模塊6和多個(gè)電源A相電壓頻率信號(hào)采集模塊7分別連接在多路電源與第二處理器2之間；第一處理器I、第二處理器2和第三處理器3之間通過(guò)數(shù)據(jù)總線相互連接；而第三處理器3則與顯示器8和多電源自動(dòng)轉(zhuǎn)換開(kāi)關(guān)電器上控制器相連接。所述的第一處理器I和第二處理器2的型號(hào)為PIC24HJ64GP206，第三處理器3的型號(hào)為 PIC24FJ256GA110。所述的第三處理器3通過(guò)485通訊總線與上位機(jī)相連，同時(shí)與連接在備用電源上的發(fā)電機(jī)啟動(dòng)模塊 相接?，F(xiàn)將本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)工作原理闡述如下第一處理器I通過(guò)三相電壓信號(hào)采集模塊4實(shí)時(shí)采集多路電源的A/B/C三相電壓，并計(jì)算出每一相的電壓有效值，然后傳送給第三處理器3 ;第二處理器2通過(guò)斷路器位置信號(hào)采集模塊5采集與其相連的斷路器的位置信號(hào)，同時(shí)通過(guò)任意兩相電源間相位差采集模塊6和電源A相電壓頻率信號(hào)采集模塊7采集多路電源上每?jī)陕冯娫粗g的相位差信號(hào)和每路電源的A相電壓頻率信號(hào)，然后將這些信號(hào)傳送給第三處理器3 ;第三處理器3將上述數(shù)據(jù)進(jìn)行收集，并且根據(jù)目前的電壓、頻率、相位差、開(kāi)關(guān)狀態(tài)作出綜合判斷，然后通過(guò)與最佳電源相連的斷路器的控制器將該斷路器接通，并控制顯示器8進(jìn)行顯示。另外，第三處理器3可以通過(guò)485通訊總線與上位機(jī)進(jìn)行通訊，使得上位機(jī)能夠在較遠(yuǎn)處得知當(dāng)前斷路器或者多路電源的狀態(tài)。當(dāng)用戶在第二路電源或者第三路電源上使用發(fā)電機(jī)作為備用電源為下游負(fù)載供電的時(shí)候，一旦第一路電源沒(méi)有電，在第三處理器3的控制下發(fā)電機(jī)啟動(dòng)模塊將發(fā)出相應(yīng)的發(fā)電機(jī)啟動(dòng)信號(hào)，使得第二路電源或者第三路電源電源上的發(fā)電機(jī)并網(wǎng)，為下游負(fù)載供電。如圖3所示，本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第一處理器I控制方法包括按順序進(jìn)行的下列步驟I)設(shè)備初始化的SI階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢；2)對(duì)配電電源電壓進(jìn)行多點(diǎn)采樣的S2階段第一處理器I利用模數(shù)轉(zhuǎn)換功能對(duì)當(dāng)前電力系統(tǒng)提供的電源的A、B、C相電壓進(jìn)行多點(diǎn)采樣，并存儲(chǔ)；3)計(jì)算當(dāng)前配電電源電壓的S3階段第一處理器I對(duì)上述采樣并存儲(chǔ)的32個(gè)電壓值進(jìn)行有效值計(jì)算，以得出當(dāng)前的電壓有效值；4)對(duì)當(dāng)前電壓是否存在問(wèn)題進(jìn)行判斷的S4階段判斷當(dāng)前電壓是否失壓、欠壓、超壓、斷相，如果判斷出電壓屬于上述四種不正常電壓，則進(jìn)入S5階段，否則進(jìn)入S8階段；5)對(duì)延時(shí)次數(shù)是否大于I進(jìn)行判斷的S5階段如果判斷結(jié)果為是，則進(jìn)入S6階段，否則返回S3階段；6)延時(shí)標(biāo)志位清零的S6階段由于經(jīng)過(guò)延時(shí)后電源電壓仍然不正常，則將延時(shí)標(biāo)志位清零；7)第一處理器強(qiáng)制通信的S7階段為了將電源的問(wèn)題快速反饋到第三處理器3，打開(kāi)第一處理器I的強(qiáng)制通信端口；8)對(duì)閑置電源電壓進(jìn)行16點(diǎn)采樣的S8階段第一處理器I利用模數(shù)轉(zhuǎn)換功能對(duì)閑置電源的A、B、C相電壓進(jìn)行16點(diǎn)采樣，并存儲(chǔ)；9)計(jì)算閑置電源電壓的S9階段第一處理器I對(duì)上述采樣并存儲(chǔ)的16個(gè)數(shù)據(jù)進(jìn)行有效值計(jì)算，以得出當(dāng)前的電壓有效值；
10)對(duì)閑置電源電壓是否存在問(wèn)題進(jìn)行判斷的SlO階段判斷閑置電源電壓是否失壓、欠壓、超壓、斷相，如果判斷出電壓屬于上述四種不正常電壓，則進(jìn)入Sll階段，否則結(jié)束此過(guò)程；11)對(duì)延時(shí)次數(shù)是否大于I進(jìn)行判斷的Sll階段如果判斷結(jié)果為是，則進(jìn)入S12階段，否則返回S8階段；12)存儲(chǔ)并清除標(biāo)志位的S12階段由于經(jīng)過(guò)延時(shí)后電源電壓仍然不正常，則保存該問(wèn)題，等待傳輸給第三處理器3。同時(shí)將延時(shí)標(biāo)志位清零。如圖4所示，本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第二處理器2控制方法包括按順序進(jìn)行的下列步驟I)設(shè)備初始化的S20階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢；
2)對(duì)并列運(yùn)行標(biāo)志位是否置位進(jìn)行判斷的S21階段查看第二處理器2的并列運(yùn)行標(biāo)志位是否被第三處理器3置位，如果判斷結(jié)果為是，進(jìn)入S22階段，否則進(jìn)入S25階段；3)讀取兩電源相位差的S22階段檢測(cè)并計(jì)算每?jī)陕冯娫撮g的相位差；4)將并聯(lián)標(biāo)志位清零的S23階段清除并聯(lián)標(biāo)志位；5)第二處理器強(qiáng)制通信的S24階段為了將兩電源相位差的問(wèn)題快速反饋到第三處理器3，打開(kāi)第二處理器2的強(qiáng)制通信端口 ；6)逐個(gè)讀取每一斷路器位置的S25階段檢測(cè)每一斷路器的狀態(tài)；7)對(duì)并列運(yùn)行標(biāo)志位是否置位進(jìn)行判斷的S26階段查看第二處理器2的并列運(yùn)行標(biāo)志位是否被第三處理器3置位，如果判斷結(jié)果為是，返回S22階段，否則進(jìn)入S27階段；8)逐個(gè)讀取每路電源電壓頻率的S27階段檢測(cè)每路電源的電壓狀態(tài)，然后結(jié)束此過(guò)程。如圖5所示，本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第三處理器3控制方法包括按順序進(jìn)行的下列步驟I)設(shè)備初始化的S30階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢。2)讀取測(cè)量值的S30階段第三處理器3每隔一定時(shí)間與第一處理器I、第二處理器2進(jìn)行輪循數(shù)據(jù)通信，并讀取第一處理器I、第二處理器2的測(cè)量數(shù)據(jù)；3)顯示當(dāng)前電源狀態(tài)的S31階段將第一處理器I、第二處理器2的測(cè)量數(shù)據(jù)顯示在顯示器8的屏幕上；4)邏輯判斷根據(jù)當(dāng)前斷路器狀態(tài)與電源狀態(tài)選擇出最優(yōu)的為配電系統(tǒng)供電的電源；5)自動(dòng)動(dòng)作根據(jù)邏輯判斷結(jié)果，驅(qū)動(dòng)相應(yīng)的斷路器動(dòng)作，然后結(jié)束此過(guò)程。在實(shí)際使用中，處理期間通信經(jīng)常會(huì)受到錯(cuò)誤干擾，從而使系統(tǒng)響應(yīng)變慢，或做出錯(cuò)誤判斷。為了避免上述問(wèn)題，本發(fā)明采用CRC通訊檢驗(yàn)，通過(guò)在通訊數(shù)據(jù)文件中加入錯(cuò)誤校驗(yàn)碼，從而可避免因錯(cuò)誤數(shù)據(jù)造成的損失。本發(fā)明中最重要的是處理器之間的通信，是利用處理器之間的SPI總線結(jié)構(gòu)進(jìn)行，最快速度可以達(dá)到10Mbps，第三處理器3與第一處理器I、第二處理器2分別作為SPI通訊的主機(jī)與從機(jī)，整個(gè)控制系統(tǒng)處理器處于2級(jí)主從模式。
權(quán)利要求
1.一種基于多處理器的多電源ATS信號(hào)處理系統(tǒng)，其特征在于所述的多電源ATS信號(hào)處理系統(tǒng)包括第一處理器(I)、第二處理器(2)、第三處理器(3)、多個(gè)三相電壓信號(hào)采集模塊(4)、多個(gè)斷路器位置信號(hào)采集模塊(5)、多個(gè)任意兩相電源間相位差采集模塊￠)、多個(gè)電源A相電壓頻率信號(hào)采集模塊(7)和顯示器(8);其中多個(gè)三相電壓信號(hào)采集模塊(4)分別連接在多路電源與第一處理器(I)之間；多個(gè)斷路器位置信號(hào)采集模塊(5)分別連接在多電源自動(dòng)轉(zhuǎn)換開(kāi)關(guān)電器上多個(gè)斷路器與第二處理器(2)之間；多個(gè)任意兩相電源間相位差采集模塊(6)和多個(gè)電源A相電壓頻率信號(hào)采集模塊(7)分別連接在多路電源與第二處理器⑵之間；第一處理器(I)、第二處理器⑵和第三處理器⑶之間通過(guò)數(shù)據(jù)總線相互連接；而第三 處理器(3)則與顯示器(8)和多電源自動(dòng)轉(zhuǎn)換開(kāi)關(guān)電器上控制器相連接。
2.根據(jù)權(quán)利要求I所述的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)，其特征在于所述的第一處理器(I)和第二處理器(2)的型號(hào)為PIC24HJ64GP206，第三處理器(3)的型號(hào)為 PIC24FJ256GA110。
3.根據(jù)權(quán)利要求I所述的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)，其特征在于所述的第三處理器(3)通過(guò)485通訊總線與上位機(jī)相連，同時(shí)與連接在備用電源上的發(fā)電機(jī)啟動(dòng)模塊相接。
4.一種如權(quán)利要求I所述的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第一處理器的控制方法，其特征在于所述的第一處理器的控制方法包括按順序進(jìn)行的下列步驟 1)設(shè)備初始化的SI階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢； 2)對(duì)配電電源電壓進(jìn)行32點(diǎn)采樣的S2階段第一處理器(I)利用模數(shù)轉(zhuǎn)換功能對(duì)當(dāng)前電力系統(tǒng)提供的電源的A、B、C相電壓進(jìn)行32點(diǎn)采樣，并存儲(chǔ)； 3)計(jì)算當(dāng)前配電電源電壓的S3階段第一處理器(I)對(duì)上述采樣并存儲(chǔ)的32個(gè)電壓值進(jìn)行有效值計(jì)算，以得出當(dāng)前的電壓有效值； 4)對(duì)當(dāng)前電壓是否存在問(wèn)題進(jìn)行判斷的S4階段判斷當(dāng)前電壓是否失壓、欠壓、超壓、斷相，如果判斷出電壓屬于上述四種不正常電壓，則進(jìn)入S5階段，否則進(jìn)入S8階段； 5)對(duì)延時(shí)次數(shù)是否大于I進(jìn)行判斷的S5階段如果判斷結(jié)果為是，則進(jìn)入S6階段，否則返回S3階段； 6)延時(shí)標(biāo)志位清零的S6階段由于經(jīng)過(guò)延時(shí)后電源電壓仍然不正常，則將延時(shí)標(biāo)志位清零； 7)第一處理器強(qiáng)制通信的S7階段為了將電源的問(wèn)題快速反饋到第三處理器(3)，打開(kāi)第一處理器I的強(qiáng)制通信端口； 8)對(duì)閑置電源電壓進(jìn)行16點(diǎn)采樣的S8階段第一處理器(I)利用模數(shù)轉(zhuǎn)換功能對(duì)閑置電源的A、B、C相電壓進(jìn)行16點(diǎn)采樣，并存儲(chǔ)； 9)計(jì)算閑置電源電壓的S9階段第一處理器(I)對(duì)上述采樣并存儲(chǔ)的16個(gè)數(shù)據(jù)進(jìn)行有效值計(jì)算，以得出當(dāng)前的電壓有效值； 10)對(duì)閑置電源電壓是否存在問(wèn)題進(jìn)行判斷的SlO階段判斷閑置電源電壓是否失壓、欠壓、超壓、斷相，如果判斷出電壓屬于上述四種不正常電壓，則進(jìn)入Sll階段，否則結(jié)束此過(guò)程； 11)對(duì)延時(shí)次數(shù)是否大于I進(jìn)行判斷的Sll階段如果判斷結(jié)果為是，則進(jìn)入S12階段，否則返回S8階段；12)存儲(chǔ)并清除標(biāo)志位的S12階段由于經(jīng)過(guò)延時(shí)后電源電壓仍然不正常，則保存該問(wèn)題，等待傳輸給第三處理器(3)，同時(shí)將延時(shí)標(biāo)志位清零。
5.—種如權(quán)利要求I所述的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第二處理器的控制方法，其特征在于所述的第二處理器的控制方法包括按順序進(jìn)行的下列步驟 1)設(shè)備初始化的S20階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢； 2)對(duì)并列運(yùn)行標(biāo)志位是否置位進(jìn)行判斷的S21階段查看第二處理器(2)的并列運(yùn)行標(biāo)志位是否被第三處理器(3)置位，如果判斷結(jié)果為是，進(jìn)入S22階段，否則進(jìn)入S25階段； 3)讀取兩電源相位差的S22階段檢測(cè)并計(jì)算每?jī)陕冯娫撮g的相位差； 4)將并聯(lián)標(biāo)志位清零的S23階段清除并聯(lián)標(biāo)志位； 5)第二處理器強(qiáng)制通信的S24階段為了將兩電源相位差的問(wèn)題快速反饋到第三處理器(3)，打開(kāi)第二處理器(2)的強(qiáng)制通信端口 ； 6)逐個(gè)讀取每一斷路器位置的S25階段檢測(cè)每一斷路器的狀態(tài)； 7)對(duì)并列運(yùn)行標(biāo)志位是否置位進(jìn)行判斷的S26階段查看第二處理器(2)的并列運(yùn)行標(biāo)志位是否被第三處理器(3)置位，如果判斷結(jié)果為是，返回S22階段，否則進(jìn)入S27階段； 8)逐個(gè)讀取每路電源電壓頻率的S27階段檢測(cè)每路電源的電壓狀態(tài)，然后結(jié)束此過(guò)程。
6.—種如權(quán)利要求I所述的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)中第三處理器的控制方法，其特征在于所述的第三處理器的控制方法包括按順序進(jìn)行的下列步驟 1)設(shè)備初始化的S30階段系統(tǒng)首先對(duì)硬件進(jìn)行上電初始化和相關(guān)硬件自檢。
2)讀取測(cè)量值的S30階段第三處理器(3)每隔一定時(shí)間與第一處理器(I)、第二處理器(2)進(jìn)行輪循數(shù)據(jù)通信，并讀取第一處理器(I)、第二處理器(2)的測(cè)量數(shù)據(jù)； 3)顯示當(dāng)前電源狀態(tài)的S31階段將第一處理器(I)、第二處理器(2)的測(cè)量數(shù)據(jù)顯示在顯示器(8)的屏幕上； 4)邏輯判斷根據(jù)當(dāng)前斷路器狀態(tài)與電源狀態(tài)選擇出最優(yōu)的為配電系統(tǒng)供電的電源； 5)自動(dòng)動(dòng)作根據(jù)邏輯判斷結(jié)果，驅(qū)動(dòng)相應(yīng)的斷路器動(dòng)作，然后結(jié)束此過(guò)程。
全文摘要
一種基于多處理器的多電源ATS信號(hào)處理系統(tǒng)及其控制方法。系統(tǒng)包括第一處理器、第二處理器、第三處理器、多個(gè)三相電壓信號(hào)采集模塊、多個(gè)斷路器位置信號(hào)采集模塊、多個(gè)任意兩相電源間相位差采集模塊、多個(gè)電源A相電壓頻率信號(hào)采集模塊和顯示器。本發(fā)明提供的基于多處理器的多電源ATS信號(hào)處理系統(tǒng)及其控制方法不僅具有瞬時(shí)電壓電流采集功能，而且由于其具有多處理器的處理架構(gòu)，所以能夠同時(shí)處理大量數(shù)據(jù)，完成復(fù)雜控制系統(tǒng)下的工作。另外，通過(guò)將三個(gè)處理器進(jìn)行模塊化處理，可以提高整個(gè)系統(tǒng)的實(shí)時(shí)處理能力，數(shù)據(jù)采樣、分析能力，可以將系統(tǒng)應(yīng)用在復(fù)雜的多電源ATS控制系統(tǒng)中。
文檔編號(hào)G05B19/418GK102968110SQ20121051365
公開(kāi)日2013年3月13日 申請(qǐng)日期2012年12月5日 優(yōu)先權(quán)日2012年12月5日
發(fā)明者劉琦, 張秀岐, 靳文利, 蘇靜, 呂敏強(qiáng), 岳鵬 申請(qǐng)人:施耐德萬(wàn)高(天津)電氣設(shè)備有限公司