專利名稱：通過(guò)電源狀態(tài)檢測(cè)的esd箝位控制的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及靜電放電(ESD)保護(hù)電路領(lǐng)域，更具體而言， 涉及對(duì)控制集成電路(IC)的保護(hù)電路中的觸發(fā)電路的改進(jìn)。
背景技術(shù)：
為了保護(hù)IC中的靈敏節(jié)點(diǎn)不受ESD應(yīng)力影響，ESD箝位電路需 要放置在電路中特定的點(diǎn)。ESD箝位電路的一個(gè)重要部分是觸發(fā)器件。 該觸發(fā)器件將檢測(cè)ESD事件并開啟ESD箝位電路。該觸發(fā)器件可以 與例如MOS、 SCR或其它ESD箝位電路的任何ESD箝位電路結(jié)合 使用。
對(duì)于建立觸發(fā)器件，存在許多不同的拓樸結(jié)構(gòu)。如圖1中所說(shuō)明 的， 一個(gè)這樣的例子在基于RC時(shí)間常數(shù)觸發(fā)的電源保護(hù)箝位電路的 電路100的現(xiàn)有技術(shù)實(shí)現(xiàn)方式中示出。電路100包括ESD箝位電路， 它是用于在激活模式(active mode)下傳導(dǎo)電流的MOS晶體管MP 102。這個(gè)大MOS器件MP 102連接(漏極-源極)在第一電壓104 和第二電壓106之間，其中第一電壓104優(yōu)選地是Vdd電源線，而第 二電壓106優(yōu)選地是Vss電源線。這個(gè)大MOS器件102或者以上提 到的組合被稱為主ESD箝位電路或保護(hù)元件。電阻器(Rl) 108連接 在ESD MOS器件102的柵極和第一電壓104之間。電路100還包括 另一 MOS器件(MN ) 110，其源極連接到ESD MOS器件102的柵極端子。觸發(fā)電路包括在ESD MOS箝位電路102和MOS器件110 的柵極端子處提供的電容器C 112和電阻器R2 114。如此，MOS柵 極信號(hào)一般直接或間接地從包括(MOS)電容112和(MOS)電阻器 114的RC定時(shí)器電路導(dǎo)出。
用于這個(gè)RC濾波器配置的時(shí)間常數(shù)依賴于R 110和C 108元件 的實(shí)際值?，F(xiàn)有技術(shù)實(shí)現(xiàn)方式一般有50ns-5us數(shù)量級(jí)的時(shí)間常數(shù)。 這種方法的主要思想是當(dāng)VDD線路104上的電壓上升得足夠快時(shí)(比 50ns-5us的范圍快)，使得ESD保護(hù)箝位電路102在ESD應(yīng)力過(guò)程 中處于導(dǎo)通模式。這確保芯片處理和運(yùn)輸過(guò)程中良好的ESD保護(hù)。
當(dāng)芯片(即ESD保護(hù)箝位電路102) 、 MOS器件112和電阻R (20) 114在PCB板上連線并且在系統(tǒng)中加電時(shí)，來(lái)自RC濾波器的 電容C 112充電且MOS箝位電路110斷開，OFF信號(hào)到達(dá)主ESD箝 位電路102。當(dāng)芯片接通狀態(tài)過(guò)程中快速電壓/電流脈沖注入到電源線 上時(shí)，電容C 112上的電壓可改變，這可導(dǎo)致用于MOS箝位電路器 件110的ON信號(hào)而且這可使主ESD箝位電路102進(jìn)入導(dǎo)通狀態(tài)，從 而短時(shí)間降低電源電壓。因此，這些快速脈沖可將電源箝位電路102 觸發(fā)至導(dǎo)通狀態(tài)，這在正常運(yùn)行過(guò)程中是不希望的，如以下參考圖2 和3所i兌明的。
參考圖2，示出了圖1的電路100的現(xiàn)有技術(shù)實(shí)現(xiàn)方式，包括由 輸出驅(qū)動(dòng)器202看到的負(fù)載變化201，其中輸出驅(qū)動(dòng)器202是由放置 到芯片206輸出焊盤(pad) 204 (內(nèi)部或外部)處的電路定義的。當(dāng) 負(fù)載變化201從一個(gè)值變到另一個(gè)值時(shí)，電流將流過(guò)輸出驅(qū)動(dòng)器202, 因此電源Vdd 104將不再恒定，即不再穩(wěn)定，而且在電源引入了一些 尖峰信號(hào)(spike)。如果電源Vdd 104不再穩(wěn)定，則電路100的ESD 箝位電路102的觸發(fā)元件(C 112和R 114 )將其看作快速事件并由此 定義為ESD事件。觸發(fā)元件將使主ESD箝位電路102進(jìn)入接通狀態(tài)， 引導(dǎo)電流流過(guò)ESD箝位電路102。這個(gè)電流對(duì)于正常運(yùn)行是非預(yù)期的 和非希望的。圖2A示出了基于圖2的負(fù)載變化的電壓和電流脈沖的 圖形說(shuō)明。參考圖3，示出了圖1電路100的現(xiàn)有技術(shù)實(shí)現(xiàn)方式，其中同樣 有電流流過(guò)輸出驅(qū)動(dòng)器202，導(dǎo)致VDD電源線104的不穩(wěn)定，但現(xiàn)在 電流是由輸出驅(qū)動(dòng)器202的切換引入的。與圖2類似，驅(qū)動(dòng)器狀態(tài)的 改變將造成正常狀態(tài)下泄漏電流流到ESD MOS箝位電路102中。圖 3A示出了基于由圖3的內(nèi)部開關(guān)302所造成負(fù)載變化的電壓和電流脈 沖的圖形說(shuō)明。以上在圖2和3中所描述的影響也會(huì)發(fā)生在完全處于 芯片內(nèi)部的驅(qū)動(dòng)器中，但由于這些驅(qū)動(dòng)器的電流容量小得多，因此可 能性較小。
盡管在過(guò)去已經(jīng)嘗試通過(guò)不同的電路技術(shù)來(lái)減小時(shí)間常數(shù)，但仍 然存在在正常電源線帶電運(yùn)行過(guò)程中不希望地觸發(fā)器件的危險(xiǎn)。


圖1示出了基于RC時(shí)間常數(shù)觸發(fā)的電源保護(hù)箝位電路的現(xiàn)有技
術(shù)實(shí)現(xiàn)方式的電路圖說(shuō)明。
圖2示出了負(fù)載變化的現(xiàn)有技術(shù)實(shí)現(xiàn)方式的電路圖說(shuō)明。 圖2A示出了基于圖2的負(fù)載變化的電壓和電流脈沖的圖形說(shuō)明。 圖3示出了負(fù)栽變化的現(xiàn)有技術(shù)實(shí)現(xiàn)方式的電路圖說(shuō)明。 圖3A示出了基于圖3的負(fù)載變化的電壓和電流脈沖的圖形說(shuō)明。 圖4示出了根據(jù)本發(fā)明一種實(shí)施方式在一個(gè)電壓域中ESD箝位
電路/觸發(fā)元件控制的框圖說(shuō)明。
圖5示出了根據(jù)本發(fā)明另一實(shí)施方式用于兩個(gè)電壓域的電源保護(hù)
箝位電路的框圖說(shuō)明。
圖6示出了圖5的觸發(fā)電路的框圖說(shuō)明。 圖7示出了圖5的觸發(fā)電路的電路圖說(shuō)明。
圖8示出了在模擬中所使用的圖7的電源保護(hù)箝位電路的電路圖說(shuō)明。
圖8A示出了說(shuō)明圖8的200fF電容器的模擬結(jié)果的圖表。 圖8B示出了說(shuō)明圖8的250fF電容器的模擬結(jié)果的圖表。 圖8C示出了說(shuō)明圖8的各種規(guī)格的電容器的模擬結(jié)果的圖表。圖9示出了根據(jù)本發(fā)明另一實(shí)施方式用于低電壓域的圖5的電源 保護(hù)箝位電路框圖的電路圖說(shuō)明。
圖10示出了根據(jù)本發(fā)明一種實(shí)施方式的電源抗噪有源箝位電路 的電路圖說(shuō)明。
圖11示出了根據(jù)本發(fā)明另一實(shí)施方式的電源抗噪有源箝位電路 的電路圖說(shuō)明。
圖12示出了根據(jù)本發(fā)明另一實(shí)施方式的具有斷開開關(guān)瞬態(tài)控制
的電源抗噪有源箝位電路的電路圖說(shuō)明。
圖12A示出了說(shuō)明加電過(guò)程中圖15的電路的電壓行為的圖表。 圖12B示出了說(shuō)明加電過(guò)程中圖15的電路的電流行為的圖表。 圖12C示出了說(shuō)明HBM事件過(guò)程中圖15的電路的行為的圖表。 圖13示出了根據(jù)本發(fā)明可選實(shí)施方式的具有斷開開關(guān)最小電壓
控制的電源抗噪有源箝位電路的電路圖說(shuō)明。
圖14示出了根據(jù)本發(fā)明另一可選實(shí)施方式的具有斷開開關(guān)最大
電壓控制的電源抗噪有源箝位電路的電路圖說(shuō)明。
圖15示出了根據(jù)本發(fā)明再一種實(shí)施方式利用另一電壓域狀態(tài)來(lái)
控制斷開開關(guān)的電源抗噪有源箝位電路的電路圖說(shuō)明。

發(fā)明內(nèi)容
本發(fā)明提供了包括ESD箝位電路和耦合到該箝位電路的觸發(fā)電 路的ESD保護(hù)電路。箝位電路和觸發(fā)電路都耦合到第一參考電位。該 電路還包括耦合到觸發(fā)電路的控制線。該控制線耦合到第二參考電位。 因此，當(dāng)電提供到第二參考電位時(shí)，控制線禁用觸發(fā)電路，而當(dāng)電不 提供到第二參考電位時(shí)，控制線使能觸發(fā)電路。
具體實(shí)施例方式
參考圖4,公開了根據(jù)本發(fā)明的一種實(shí)施方式由控制線控制的 ESD箝位電路/觸發(fā)元件的總體視圖的框圖400。 ESD箝位電路402 耦合到觸發(fā)電路/元件404,它們一起耦合在第一參考電位和第二參考電位之間，其中第一參考電位是電源線Vdd 406,它是正電源電壓， 而第二參考電位是電源線Vss408，它優(yōu)選地是地。此外，控制線410 添加到觸發(fā)電路/觸發(fā)元件404，以便控制該觸發(fā)電路。優(yōu)選地，控制 線耦合到第二電源線/電源(未示出)。應(yīng)當(dāng)指出，在這種特定的情況 下，由于觸發(fā)電路404是第二電源和主ESD箝位電路402之間的低電 阻路徑，因此這足以觸發(fā)ESD箝位電路402。但是，在圖4所述的一 般情況中，如果第二電源線帶電，即在正常運(yùn)行過(guò)程中("接通狀態(tài)") 電壓通過(guò)控制線410施加，則控制線410發(fā)出信號(hào)使觸發(fā)電路404斷 開，這又會(huì)禁用ESD箝位電路402。這將防止電流流動(dòng)，即ESD電 流，在正常運(yùn)行中變?yōu)?接通，，狀態(tài)。如果輸入處有噪聲，這會(huì)對(duì)第一 電源線Vdd 406感應(yīng)出瞬態(tài)噪聲，則由于觸發(fā)器被放置到另 一電源線 (那里的噪聲比較小)，因此ESD箝位電路402將不會(huì)觸發(fā)。但是， 當(dāng)沒有加電時(shí)("斷開，，狀態(tài))，觸發(fā)電路404開啟，這又使ESD箝位 電路402處于激活模式或者能夠在ESD事件過(guò)程中觸發(fā)。這種方法使 ESD保護(hù)箝位電路的ESD可以用于特定電壓域中非常小乃至負(fù)的設(shè) 計(jì)窗口。對(duì)于非常小乃至負(fù)的設(shè)計(jì)窗口，由于設(shè)計(jì)窗口太小，因此很 難使用如果達(dá)到特定電壓(觸發(fā)電壓)就開啟的ESD元件。當(dāng)?shù)诙?源線斷開時(shí)，觸發(fā)電路在非常低的電壓觸發(fā)。
應(yīng)當(dāng)指出，在本發(fā)明的一種實(shí)施方式中，圖4的觸發(fā)電路404優(yōu) 選地包括至少一個(gè)MOS器件。如果控制線410處的電壓例如低于該 MOS的閾值電壓，則觸發(fā)電路404使能ESD箝位電路402。如果控 制線410處的電壓高于該MOS的閾值電壓，則觸發(fā)電路404禁用ESD 箝位電路402。
對(duì)于具有多個(gè)電壓域的ic，不同電壓域加電的次序可以優(yōu)選地 在正常運(yùn)行過(guò)程中指定。優(yōu)選地，需要首先加電的電壓域的狀態(tài)可以 用于開啟或斷開關(guān)于IC的其它電壓域的ESD保護(hù)箝位電路。類似地， 第二個(gè)加電的電壓域可以用于開啟或斷開關(guān)于除第一加電的電壓域之 外的IC的其它電壓域的ESD保護(hù)箝位電路，等等。具有多個(gè)電壓域 的通用形式包括IC上根據(jù)其它電壓域的電流狀態(tài)使能或禁用特定電壓域中ESD保護(hù)箝位電路的小電路。這種通用閉塞電路(block circuit) 500的例子在圖5中說(shuō)明，其具有兩個(gè)不同的電壓域，即包括Vddl 502a 和Vssl 502b的Vddl-Vssl ( Vddl電壓域)502和包括Vdd2 504a和 Vss2 504b的Vdd2畫Vss2 (Vdd2電壓域)504。在這個(gè)例子中，Vddl 電壓域502指定為在正常運(yùn)行過(guò)程中首先加電，而Vdd2電壓域504 在其后加電。因此，Vddl電壓域502上的電壓電平用于定義Vdd2電 壓域504中ESD箝位電路的狀態(tài)。通用閉塞電路500主要包括三個(gè)部 分，檢測(cè)Vddl電壓域502是否加電的電源檢測(cè)電路506。電源檢測(cè) 電路506最簡(jiǎn)單的形式是Vddl 502a和觸發(fā)電路404輸入之間的短路。 觸發(fā)電路塊404耦合到電源檢測(cè)電路506，其中觸發(fā)電路塊404使用 來(lái)自電源檢測(cè)塊506的信號(hào)來(lái)允許或不允許ESD箝位電路402開啟。 就是這個(gè)ESD箝位電路402將消耗實(shí)際的ESD能量。簡(jiǎn)言之，特定 電源電壓是否施加到Vddl電壓域502的狀況防止觸發(fā)電路404觸發(fā) Vdd2電壓域504上的ESD箝位電路402，或者換句話說(shuō)是斷開ESD 箝位電路402。
在一種狀態(tài)下，不是在正常運(yùn)行過(guò)程中，當(dāng)斷電時(shí)，即第一電壓 域Vddl 502 (Vddl 502a和Vdd2 502b之間)處于0電壓，在第二電 壓域Vdd2 504 ( Vdd2 504和Vss2 504b之間)有ESD事件。在這種 狀態(tài)下，電源檢測(cè)電路506也將輸出0電壓，該電壓是觸發(fā)電路404 的輸入。這個(gè)觸發(fā)電路404設(shè)計(jì)成當(dāng)控制線410的輸入為0電壓時(shí)檢 取第二電壓域Vdd 504處的ESD事件。這將使觸發(fā)電路404變?yōu)?接 通，，狀態(tài)，從而在輸出提供高電壓，該高電壓是觸發(fā)ESD箝位電路402 的觸發(fā)信號(hào)。
在另一狀態(tài)，當(dāng)電源接通時(shí)，例如第一電壓域Vddl 502處為1.2 伏，在第二電壓域Vdd2 504有ESD事件，其例如大約1.8伏。電源 檢測(cè)電路506的輸出有高電壓，即1.2伏，該電壓是觸發(fā)電路404的 輸入，觸發(fā)電路404又將在其輸出給出低電壓，從而斷開ESD箝位電 路402。應(yīng)當(dāng)指出，這是在觸發(fā)電路404處提供高輸出的一個(gè)例子， 可以創(chuàng)建在觸發(fā)電路404給出高輸出以便斷開主ESD箝位電路402的其它實(shí)現(xiàn)方式。而且，在接收高輸入的同時(shí)提供低輸出的觸發(fā)電路404 優(yōu)選地可以包括至少一個(gè)反相器(未示出)。所述觸發(fā)電路404可以 優(yōu)選地是將不能檢測(cè)在第二電壓域504處的ESD事件的短路(未示出) 或者優(yōu)選地是基于RC的能夠檢測(cè)在第二電壓域處的ESD事件的觸發(fā) 電路(未示出)。此外，觸發(fā)電路優(yōu)選地還可以包括反相器的組合等。 因此，許多不同的觸發(fā)電路實(shí)施方式將在下面更具體地描述。
電源檢測(cè)電路506的一種實(shí)施方式在圖6中說(shuō)明。在圖6中，電 源檢測(cè)電路506實(shí)現(xiàn)為從Vddl 502a到觸發(fā)電路404的連接，而ESD 箝位電路402實(shí)現(xiàn)為SCR 602。圖6中的觸發(fā)電路404示為包括兩部 分，將ESD電流饋送到ESD箝位電路602的PMOS 604和控制觸發(fā) 器PMOS 604柵極的黑盒子606。在ESD過(guò)程中，當(dāng)Vddl 502a和 Vdd2 504a處沒有電時(shí)，PMOS 604處于導(dǎo)通狀態(tài)，電源檢測(cè)電路506 給出0電壓輸出，該輸出是黑盒子606的輸入。這使得黑盒子606在 ESD過(guò)程中將到PMOS 604的柵極電壓保持為低電平。PMOS 604柵 極處的低電平使得可以在ESD過(guò)程中觸發(fā)箝位電路602。當(dāng)正常運(yùn)行 中Vdd線502a帶電且在Vdd2 504a處有ESD事件時(shí)，電源檢測(cè)電路 506給出高電壓輸出，該輸出是黑盒子606的輸入。這使得黑盒子606 在PMOS 604的柵極保持高電壓，將其變成關(guān)斷狀態(tài)并由此禁用ESD 箝位電路602。因此，黑盒子606可以優(yōu)選地是將來(lái)自其輸入的電壓 轉(zhuǎn)換成適當(dāng)電壓以便控制PMOS 604的至少某種反相器電路。
圖7示出了在本發(fā)明優(yōu)選實(shí)施方式中圖5的觸發(fā)電路404的電路 圖說(shuō)明。在這個(gè)圖中，電源檢測(cè)電路506也實(shí)現(xiàn)為從Vddl 502a連接 到觸發(fā)電路404的控制線410。觸發(fā)電路404基本上是電容器710、邏 輯或門702和反相器704的組合，其中邏輯或門702的輸出反饋到其 一個(gè)輸入。如圖7所說(shuō)明的，邏輯或門702包括晶體管M1、 M2、 M3 和M4，而反相器704包括晶體管M5和M6。節(jié)點(diǎn)1 706示為晶體管 Ml漏極的輸出，該節(jié)點(diǎn)1提供進(jìn)入反相器704的信號(hào)。節(jié)點(diǎn)2 708是 反相器704的輸出，該節(jié)點(diǎn)2提供進(jìn)入ESD箝位電路402的觸發(fā)信號(hào)。
在正常運(yùn)行中，如果在Vddl域502施加電壓，則Vddl 502a處于"接通，，狀態(tài)，即電壓首先施加到Vddl 502a,這將會(huì)導(dǎo)通晶體管Ml 并關(guān)斷晶體管M2。這將使Ml的漏極電壓將節(jié)點(diǎn)1 706拉至0伏的 Vss2。因此，節(jié)點(diǎn)l 706受Vddl 502a處的電壓控制。節(jié)點(diǎn)1 706的 電壓信號(hào)是到反相器704的輸入，由于節(jié)點(diǎn)2 708是反相器704的輸 出，因此反相器704又將節(jié)點(diǎn)2 708拉至Vdd2 504a電壓，即高電壓。 節(jié)點(diǎn)2 708處的高電壓將發(fā)出斷開ESD箝位電路402的信號(hào)并由此使 箝位電路402不被觸發(fā)。應(yīng)當(dāng)指出，如果Vddl-Vssl是低電壓域而 Vdd2-Vss2是高電壓域，則低電壓晶體管類型和高電壓類型可以用于 輸入晶體管Ml和M2 二者。而且，如果Vddl-Vssl是高電壓域而 Vdd2-Vss2是低電壓域，則高電壓晶體管類型和低電壓類型可以用于 輸入晶體管Ml和M2 二者。
在ESD過(guò)程中，在第一電壓域，即Vddl 502a，所有電都斷了， 而且現(xiàn)在ESD應(yīng)力施力口至J第二電壓域Vdd2 504a，即Vdd2 504a處于 "接通，，狀態(tài)，因?yàn)榫w管Ml關(guān)斷，所以這使得節(jié)點(diǎn)1 706不再受Vddl 502a的控制。但是，Vdd2 504a處的電壓在增加并將繼續(xù)增加。由于 電容710的緣故，節(jié)點(diǎn)2最初將,皮拉至Vss2 504b, M3將關(guān)斷而M4 將導(dǎo)通。電容的充電將比VDD2 504a線上電壓的上升慢得多。這將使 節(jié)點(diǎn)2的電壓低于由M3和M4形成的另一反相器的切換電壓。這將 在節(jié)點(diǎn)1處給出高電壓。由于節(jié)點(diǎn)2是以節(jié)點(diǎn)1為輸入的反相器704 的輸出，因此這個(gè)輸出將是低電壓。這個(gè)低電壓使得在ESD過(guò)程中開 啟ESD箝位電路402成為可能。應(yīng)當(dāng)指出，由于反饋連接的緣故，節(jié) 點(diǎn)2將保持在低電壓。
圖8示出了對(duì)其執(zhí)行模擬的圖7電源保護(hù)箝位電路的電路圖說(shuō) 明。這個(gè)電路圖與圖7類似，其中ESD箝位電路402在本發(fā)明的優(yōu)選 實(shí)施方式中示為第二反相器。但是，由于如圖8所示該第一電壓域被 認(rèn)為是不帶電的，因此通常如圖7所示連接到Vddl 502a的控制線410 現(xiàn)在連接到Vss2 504a，即接地。此外，Vddl總線502a (未示出)耦 合到控制線410而Vssl 502b (未示出)耦合到Vss2 504b,因此Vddl 總線502a(未示出)通過(guò)電容器Cl 710耦合到地,其中Cl 710通過(guò)短路來(lái)模擬。
模擬結(jié)果在圖8A和圖8B中示出。圖8A示出了說(shuō)明圖8的200fF 電容器Cl 710的模擬結(jié)果的圖表。圖8B示出了說(shuō)明圖8的250fF電 容器Cl 710的模擬結(jié)果的圖表。兩個(gè)模擬都是對(duì)具有快速上升時(shí)間的 Vdd2上的斜線上升的信號(hào)進(jìn)行的，從而相對(duì)于Vss來(lái)模擬Vdd2上的 ESD放電。
圖8A的圖說(shuō)明最初節(jié)點(diǎn)1是上升的，但過(guò)了一會(huì)兒之后被拉低 了，使得節(jié)點(diǎn)2變高。因?yàn)檫@是ESD箝位電路402不觸發(fā)的情況，所 以這種情況是不希望的。因此，如上所述，反相器(M5和M6) 706 放到節(jié)點(diǎn)2的后面，以便放大和監(jiān)視節(jié)點(diǎn)2上的信號(hào)，該信號(hào)可以用 于驅(qū)動(dòng)ESD保護(hù)。這個(gè)反相器的輸出顯示為"輸出，，信號(hào)。從這個(gè)模擬 得出的結(jié)論是具有200fF的值的電容器Cl 710太小了 ，以至于不能在 具有所模擬上升時(shí)間的Vdd2上的ESD事件的過(guò)程中啟用適當(dāng)?shù)挠| 發(fā)。
圖8B的圖說(shuō)明了其中Cl的電容值足夠大的模擬，即電容值為 250fF。在Vdd2信號(hào)的斜線上升過(guò)程中，節(jié)點(diǎn)2將上升，但是使晶體 管M3和M4的輸入上的脈沖慢下來(lái)。在特定的點(diǎn)，反相器704 (M5 和M6)將切換，其輸出節(jié)點(diǎn)2 708將變低。節(jié)點(diǎn)1 706又將被拉高。 作為ESD箝位電路402的第二反相器的輸出，將從輸出節(jié)點(diǎn)2 708接 收輸入信號(hào)，由此現(xiàn)在也將變成高(在圖中示為"輸出")。這是ESD 保護(hù)得到觸發(fā)并將Vdd2 504a上電壓箝位到安全值的情況。
圖8C示出了說(shuō)明圖8的各種大小的電容器Cl的模擬結(jié)果的圖 表。在圖8C的圖表中，是對(duì)C1的三個(gè)不同電容值即200fF、 250fF、 500fF的比較?？梢钥吹诫娙菰酱?，輸出信號(hào)越快箝位到Vdd2并越快 開啟ESD保護(hù)。但是，對(duì)于超過(guò)250fF,在性能上看不到很大的區(qū)別。 對(duì)于這些模擬，對(duì)正常運(yùn)行電容變得太低的臨界值在200和250fF之 間某個(gè)位置。對(duì)于其它技術(shù)，這個(gè)值可以不同。因此，電容器Cl的 優(yōu)選值是250fF。但是，應(yīng)當(dāng)指出，對(duì)于不同技術(shù)或晶體管大小，這 個(gè)值可以不同。圖9示出了根據(jù)本發(fā)明另 一實(shí)施方式的圖5的電源保護(hù)箝位電路 框圖的電路圖說(shuō)明，其中電源保護(hù)箝位電路用作IC的低電壓域的電 源線保護(hù)。在這種實(shí)施方式中，第一電壓域，即Vddl 502，處于高電 壓(HV)域，而第二電壓域Vdd2 504處于低電壓(LV)域。這種實(shí) 施方式的圖9中的ESD箝位電路優(yōu)選地是包括PNP晶體管402a和 NPN晶體管402b的SCR。電源檢測(cè)塊506包括Vddl和觸發(fā)電路404 的輸入之間的短路或者電阻連接。觸發(fā)電路404本身是其輸入與SCR 402的G2之間的短路。因此，由于在這種實(shí)施方式中觸發(fā)電路404 僅僅是短路，所以ESD箝位電路402連接到電源檢測(cè)電路506，而沒 有物理的觸發(fā)電路。因此，G2觸發(fā)器抽頭連接到第一電壓域Vdd2 502 的Vddl線502a，在這種實(shí)施方式中第一電壓域Vdd2 502是高電壓 域。高電壓域502被指定為在正常運(yùn)行時(shí)首先加電。因此，在正常運(yùn) 行過(guò)程中，即在沒有ESD事件的過(guò)程中，電將首先施加到Vddl 502a (高電壓域)。Vdd2 502b處的電壓比Vddl 502a處的電壓低得多， 因jt匕，Vdd2 502b與Vddl 502a之間的電壓差是負(fù)值。因》匕，因?yàn)闉?了讓SCR 402觸發(fā)，G2處的柵極電壓至少得是0.7伏，所以SCR 402 將不會(huì)觸發(fā)。如果A節(jié)點(diǎn)上的電壓，即SCR 402的Vdd2-G2結(jié)上的 電壓大于0.7V，則PNP 402a導(dǎo)通且進(jìn)入NPN 402b的電流將造成啟 動(dòng)器件的ESD運(yùn)行的反饋。如果這個(gè)電壓降低，則PNP402a不導(dǎo)通 并因此將不啟動(dòng)器件的SCR 402運(yùn)行。由于芯片電容將保持Vddl 502a接近Vssl 502b的電壓并且由于Vdd2 504a的電壓上升(ESD事 件)超過(guò)0.7伏，因此402a和G2處的電壓之間的差也將超過(guò)0.7伏， 從而觸發(fā)器件以SCR模式運(yùn)行，由此在Vdd2 504a和Vss2 50化之間 提供充分的箝位。反并聯(lián)二極管508放置成在ESD情況下在兩條Vss 線，即Vssl 502b和Vss2 504b之間建立連接。這是因?yàn)橛捎谡＿\(yùn) 行過(guò)程中的電壓差非常小，二極管就足以提供ESD路徑，所以在Vss 線之間需要ESD保護(hù)。因此，如圖9所示配置成背對(duì)背配置的兩個(gè)二 極管508將提供雙向的ESD保護(hù)。
當(dāng)ESD放電從Vdd2 504a向Vssl 504b發(fā)生時(shí)，Vdd2 504a處的電壓為高而Vddl 502a處的電壓為0伏。如圖9所示，G2耦合到Vddl 502a,并由此由于芯片電容510而耦合到Vssl 502b。
參考圖10，示出了圖5的電源保護(hù)箝位電路1000的框圖的電路 圖說(shuō)明。圖10的電路圖說(shuō)明了根據(jù)本發(fā)明另一實(shí)施方式的電源抗噪有 源箝位電路電路IOOO。如圖10所示，ESD箝位電路402優(yōu)選地實(shí)現(xiàn) 為MOS器件1002而觸發(fā)電路404優(yōu)選地實(shí)現(xiàn)為RC瞬態(tài)檢測(cè)器1006。 盡管圖中MOS器件1002示為PMOS,但也可能對(duì)NMOS使用這種 技術(shù)。RC瞬態(tài)檢測(cè)器包括電阻器(R) 1007和電容器(C) 1008及 連接到C 1008的開關(guān)1009，開關(guān)1009控制電源線Vdd到C 1008的 連接。如圖所示，控制線優(yōu)選地連接到開關(guān)1009。在這種實(shí)施方式中， 電源噪聲問(wèn)題可以通過(guò)在芯片帶電狀態(tài)下利用開關(guān)1009隔離電容器 C 1008與電源線來(lái)防止。
ESD發(fā)生在Vdd線406和Vss線408之間，或者對(duì)于IO保護(hù)也 可以發(fā)生在IO (未示出)和Vss 408之間或者Vdd 406和IO (未示 出)之間。在ESD過(guò)程中，開關(guān)1009閉合，即處于導(dǎo)通狀態(tài)，且電 容器1008連接在RC濾波器1006中，就象現(xiàn)有技術(shù)中那樣產(chǎn)生用于 電源箝位電路的RC時(shí)間常數(shù)。但是，在正常運(yùn)行過(guò)程中，沒有ESD 事件，電容1008利用開關(guān)器件1009與RC濾波器1006斷開。當(dāng)快速 瞬態(tài)情況出現(xiàn)在電源線上，即Vdd線406上時(shí)，電容器電荷/電壓不 能再改變。由于電源電位的快速改變，電容器C 1008從Vdd線406 的這種斷開將防止觸發(fā)電路，即RC檢測(cè)器1006的觸發(fā)。因此，開關(guān) 1009通常也稱為"斷開開關(guān)"。這種命名是為了說(shuō)明，而不是要以任何 方式進(jìn)行限制。對(duì)于許多有噪聲的應(yīng)用，就象汽車應(yīng)用、功率調(diào)節(jié)器、 大顯示驅(qū)動(dòng)器，但不限于這些應(yīng)用，開關(guān)器件1009是非常有益的。在 大多數(shù)情況下，這種開關(guān)是由芯片上其它電路控制的有源器件。
應(yīng)當(dāng)指出，盡管在圖10中ESD箝位電路402示為MOS晶體管 1002，但ESD箝位電路優(yōu)選地還可以包括雙極晶體管、SCR、 二極管 或者任何其它器件。為了進(jìn)一步解釋這種實(shí)施方式的發(fā)明的工作原理， 以下描述更多例子，這些例子不限制本發(fā)明的范圍，而僅僅是為了說(shuō)明的目的。
圖11示出了根據(jù)本發(fā)明另一實(shí)施方式的電源抗噪有源箝位電路
的電路圖說(shuō)明1100。圖11與圖IO類似，開關(guān)1009實(shí)現(xiàn)為SCR 1102。 觸發(fā)SCR 1102可以多種方式進(jìn)行。在正常運(yùn)行過(guò)程中，SCR 1102將 不觸發(fā)，這將會(huì)斷開電容器1008。在ESD過(guò)程中，SCR 1102開啟并 將電容器1008連接到PMOS 1002的柵極(或者總的來(lái)說(shuō)是連接到 ESD箝位電路402)。應(yīng)當(dāng)指出，由于SCR 1102的陰極耦合到電容 器C 1008，因此SCR 1102不會(huì)再產(chǎn)生任何鎖定危險(xiǎn)。在這個(gè)例子中， SCR 1102是G2觸發(fā)的。例如雙觸發(fā)或Gl觸發(fā)的其它觸發(fā)配置也可 以使用。另一個(gè)感興趣的事實(shí)是SCR1102的觸發(fā)對(duì)于作為ESD保護(hù) 器件工作的器件是不需要的。但是，如果SCR1102在ESD過(guò)程中不 觸發(fā)，則由于其寄生電容必須足夠大，因此器件寬度必須足夠大。如 果SCR 1102在ESD過(guò)程中觸發(fā)，則SCR尺寸可以做得比較小，因 為在這種情況下它可以建模為二極管(小信號(hào)等同結(jié)構(gòu)中的電阻器)。 圖12示出了根據(jù)本發(fā)明另一實(shí)施方式的電源抗噪有源箝位電路 的電路圖說(shuō)明1200。圖12與圖11類似，斷開開關(guān)1009實(shí)現(xiàn)為第一 PMOS器件1202。因此在這種實(shí)施方式中，觸發(fā)電路是包括R 1007、 C 1008和第一 PMOS器件1202的第一定時(shí)電路1204。為了控制斷開 開關(guān)的柵極，即第一 PMOS器件1202的柵極，存在多種可能。添加 瞬態(tài)控制，即第二定時(shí)電路1206，并將其連接到與ESD開關(guān)1202相 同的控制線。第二定時(shí)電路1206是圖5的電源檢測(cè)電路506的一種優(yōu) 選實(shí)施方式。使用這個(gè)電路有許多優(yōu)點(diǎn)。首先，第二定時(shí)電路1206 可以對(duì)與第一定時(shí)電路1204不同的時(shí)間常數(shù)進(jìn)行調(diào)諧。其次，第二定 時(shí)電路1206的連接可以在Vdd線406上的不同的地方，換句話說(shuō)， 在兩個(gè)定時(shí)電路之間可以有如圖所示的大的總線電阻Rbus 1208。這 避免了由于局部噪聲事件造成的ESD箝位電路PMOS 1002的觸發(fā)。 當(dāng)在正常運(yùn)行期間通電時(shí)，沒有ESD事件，第二定時(shí)電路將檢測(cè)到 Vdd線406中的高電壓并將記住是通電的。然后，該第二定時(shí)電路1206 將關(guān)斷或禁用第一定時(shí)電路1204中的第一 PMOS器件1202，而該P(yáng)MOS器件1202又將不向ESD箝位電路，PMOS 1002，提供觸發(fā)信 號(hào)。當(dāng)斷電時(shí)，在ESD事件過(guò)程中，Vdd線406處的電壓為0伏，第 二定時(shí)電路1206將不能夠檢測(cè)到Vdd線406中的這個(gè)0伏。因此， 第一定時(shí)電路1204將檢測(cè)這個(gè)ESD事件，并將導(dǎo)通第一 PMOS器件 1202，以便向ESD箝位電路，即PMOS 1002，提供觸發(fā)信號(hào)。請(qǐng)注 意，斷開開關(guān)也可以優(yōu)選地添加到第二定時(shí)電路中，且對(duì)該斷開開關(guān) 的控制將類似于第一定時(shí)電路中的斷開開關(guān)應(yīng)用。
為了證明本發(fā)明的功能性，對(duì)以上所述圖12的電路執(zhí)行了一些 模擬。圖12A示出了說(shuō)明上電過(guò)程中或接通狀態(tài)下圖12的電路的電 壓行為的圖表。因此，當(dāng)在正常運(yùn)行過(guò)程中通電時(shí)，即Vdd電壓施加 到IC，則ESD器件，即第一PMOS 1202，停留在關(guān)斷狀態(tài)。這意味 著該第一 PMOS 1202柵極處的電位必須盡可能接近電源線的電位。 因此，在加電過(guò)程中，該柵極電位必須隨Vdd線路406變化。如果兩 個(gè)電壓之間的差變得太大，則第一PMOS 1202開始傳導(dǎo)一些電流。 在圖中，點(diǎn)線表示Vdd線406上的電位。虛線曲線表示本發(fā)明的模擬 行為。實(shí)線表示傳統(tǒng)現(xiàn)有技術(shù)電源箝位電路的模擬行為。實(shí)線和虛線 顯示在加電過(guò)程中傳送到ESD箝位電路(在這個(gè)例子中是PMOS 1002 )的電壓。很清楚，本發(fā)明的柵極，即虛線，隨作為點(diǎn)線(Vdd 線)的電源的行為變化。PMOS 1002源極和柵極上的電壓將非常小， 從而保持PMOS 1002處于關(guān)斷狀態(tài)。如果我們看作為實(shí)線的傳統(tǒng)方 法，這個(gè)電壓不再小。這將在正常運(yùn)行過(guò)程中(在這個(gè)模擬中是加電) 導(dǎo)通PMOS。
圖12B示出了說(shuō)明加電過(guò)程中圖12電路電流行為的圖表。就象 你所能看到的，由虛線示出的，通過(guò)本發(fā)明電源箝位電路(即，圖12 的整個(gè)電路，包括PMOS 1002、第一定時(shí)電路1204和第二定時(shí)電路 1206 )的電流在加電過(guò)程中比由實(shí)線示出的利用老技術(shù)的電流要小得 多。
圖13示出了具有斷開開關(guān)的最小電壓控制的電源抗噪有源箝位 電路的電路圖說(shuō)明1300。除了第二定時(shí)電路，圖13與圖12類似。圖13包括檢測(cè)電壓域中的Vdd 406狀態(tài)(on/off)的V-檢測(cè)器(電壓檢 測(cè)器)1302,而圖12的第二定時(shí)電路檢測(cè)時(shí)間域中Vdd 406的狀態(tài) (off/on ) 。 V-檢測(cè)器1302檢測(cè)Vdd線406處的電壓值，如果該值高 于特定的值，則電容器1008連接且第一 PMOS器件1202可以導(dǎo)通。 如果Vdd線406處的電壓低于該特定的值，則電容器1008斷開且第 一PMOS 1202可以保持關(guān)斷。應(yīng)當(dāng)指出，還有可能如果Vdd線406 低于特定的值則電容器1008連接而如果Vdd線路406高于特定的值 則電容器1008斷開。這個(gè)值可以是例如大于正常運(yùn)行電源的值，從而 使得可以避免在正常運(yùn)行過(guò)程中的錯(cuò)誤觸發(fā)。
圖14示出了圖5的電源保護(hù)箝位電路的框圖的電路圖說(shuō)明1400。 具體而言，圖14示出了具有斷開開關(guān)最大電壓控制的電源抗噪有源箝 位電路的電路圖i兌明。如果HV域406a的Vdd電壓超過(guò)特定的值， 則斷開開關(guān)，第一PMOS 1202，將關(guān)斷。這個(gè)值低于正常運(yùn)行電源電 壓。這再次阻止了正常運(yùn)行過(guò)程中的觸發(fā)。應(yīng)當(dāng)指出，在這種情況下， ESD箝位電路，即PMOS 1002，必須在低于所選斷開開關(guān)斷開電壓的 電壓觸發(fā)。盡管這聽起來(lái)與創(chuàng)建ESD箝位電路1002以便不在高電壓 觸發(fā)是矛盾的，但這是避免鎖定問(wèn)題的有用方法，同時(shí)ESD保護(hù)仍然 可以產(chǎn)生。因?yàn)榈谝?PMOS 1202的柵極必須高于其源極(即，Vdd 406a"和Vss 406b"之間的第一PMOS 1202的源極)，以斷開電容器 C 1008，所以柵極驅(qū)動(dòng)器電路必須包括具有較高電源電壓的低電壓域 中的器件。因此，當(dāng)在圖14所說(shuō)明的同一芯片中存在兩個(gè)電壓域時(shí)， 有簡(jiǎn)單的解決方案。低電壓域中vdd ^6a，，和Vss ^^"之間的PMOS 器件1002的箝位電壓必須低于HV域中的第一反相器1402的切換電 壓。如果箝位電壓高于切換電壓，則Vdd 406a，，和Vss 406b"之間的 核心電路(未示出)將獲得大部分電流，因?yàn)樗亲畹碗娮杪窂?。?果箝位電壓低于切換電壓，則ESD箝位電路，即PMOS 1002，將獲 得大部分電流并防止核心電路(未示出)的擊穿。此外，如圖14所示， 第二反相器1404將LV的Vdd 406a，，耦合到控制線410。因此，當(dāng) Vdd 406a，，處于低電壓或0伏時(shí)，第一反相器1402將把它轉(zhuǎn)換成高電壓，輸入到第二反相器1404。第二反相器1404現(xiàn)在將高電壓轉(zhuǎn)換回 低電壓，這將使第一 PMOS 1202觸發(fā)ESD箝位電路，即PMOS 1002。 但是，當(dāng)Vdd406b"處于高電壓時(shí)，第一反相器1402將把它轉(zhuǎn)換成低 電壓，輸入到第二反相器1404。第二反相器1404現(xiàn)在將低電壓轉(zhuǎn)換 回高電壓，這將使第一 PMOS 1202禁用ESD箝位電路，即PMOS 1002。
由于ESD包含高電流，因此有可能創(chuàng)建需要高電流來(lái)開啟的斷 開開關(guān)。這種需要高電流來(lái)開啟的斷開開關(guān)(未示出)可以優(yōu)選地添 加到圖14中，與電壓受控?cái)嚅_開關(guān)結(jié)合。
此外，圖14所示的實(shí)現(xiàn)方式例如可以優(yōu)選地包括在HV域中添 加RC時(shí)間電路(未示出)，以便延遲第一反相器的切換。
圖15示出了利用另一電壓域的狀態(tài)來(lái)控制斷開開關(guān)的電源抗噪 有源箝位電路1500。在這個(gè)簡(jiǎn)化的圖中，假設(shè)來(lái)自低電壓域的電源可 以驅(qū)動(dòng)關(guān)斷狀態(tài)的HVPMOS。如果電源箝位電路1500在LV域中實(shí) 現(xiàn)，則來(lái)自HV域的電位Vdd406，可以用于在兩個(gè)電源都接通時(shí)斷開 電容器1008。 HV第一 PMOS器件1202優(yōu)選地用于防止由于該第一 PMOS器件1202上柵極電壓過(guò)高造成的柵極問(wèn)題發(fā)生。如果電源箝 位電路1500在HV域中實(shí)現(xiàn)，則來(lái)自LV域的電位Vdd 406，，可以用 于在兩個(gè)電源都接通時(shí)斷開電容器1008。 HV第一 PMOS器件U02 優(yōu)選地用于防止由于該第一 PMOS器件1202上的漏極和柵極上電壓 過(guò)高造成的柵極問(wèn)題發(fā)生。
盡管結(jié)合了本發(fā)明教導(dǎo)的各種實(shí)施方式已經(jīng)示出并在此作了詳 細(xì)描述，但是本領(lǐng)域技術(shù)人員很容易在不背離本發(fā)明主旨與范圍的情 況下設(shè)計(jì)仍然包含這些教導(dǎo)的許多其它不同的實(shí)施方式。
權(quán)利要求
1、一種ESD保護(hù)電路，包括ESD箝位電路；耦合到所述箝位電路的觸發(fā)電路，其中所述箝位電路和所述觸發(fā)電路耦合到第一參考電位；及耦合到所述觸發(fā)電路的控制線；所述控制線耦合到第二參考電位；其中當(dāng)電提供到所述第二參考電位時(shí)，控制線禁用所述觸發(fā)電路，而當(dāng)電不提供到所述第二參考電位時(shí)，控制線使能觸發(fā)電路。
2、 如權(quán)利要求1所述的ESD保護(hù)電路，其中第一參考電位耦合 到第二參考電位。
3、 如權(quán)利要求1所述的ESD保護(hù)電路，其中控制線通過(guò)電源檢 測(cè)電路耦合到第二參考電位。
4、 如權(quán)利要求1所述的ESD保護(hù)電路，其中所述ESD箝位電 路包括SCR、 MOS晶體管、雙極晶體管和二極管中的至少一種。
5、 如權(quán)利要求1所述的ESD保護(hù)電路，其中所述觸發(fā)電路包括 邏輯或門和反相器，所述邏輯或門具有輸入和輸出，其輸出反饋到所 述輸入并進(jìn)入反相器的輸入。
6、 如權(quán)利要求5所述的ESD保護(hù)電路，其中所述反相器的輸出 耦合到ESD箝位電路，以便在ESD過(guò)程中和沒有電提供到第一參考 電位時(shí)向所述箝位電路提供觸發(fā)信號(hào)。
7、 如權(quán)利要求5所述的ESD保護(hù)電路，還包括耦合到反相器輸 入的電容器。
8、 如權(quán)利要求3所述的ESD保護(hù)電路，其中所述電源檢測(cè)電路 包括至少一個(gè)阻抗。
9、 如權(quán)利要求8所述的ESD保護(hù)電路，其中所述阻抗包括電阻器。
10、 如權(quán)利要求1所述的ESD保護(hù)電路，其中所述觸發(fā)電路包括阻抗電路。
11、 如權(quán)利要求10所述的ESD保護(hù)電路，其中所述阻抗電路包 括電阻器。
12、 如權(quán)利要求10所述的ESD保護(hù)電路，其中所述阻抗電路包 括電阻器、電容器和開關(guān)的串聯(lián)連接。
13、 如權(quán)利要求12所述的ESD保護(hù)電路，其中開關(guān)耦合到控制線。
14、 如權(quán)利要求12所述的ESD保護(hù)電路，其中開關(guān)是MOS器件。
15、 如權(quán)利要求14所述的ESD保護(hù)電路，其中MOS器件的源 極和漏極與電阻器和電容器串聯(lián)耦合，以便形成第一定時(shí)電路，所述 MOS器件的所述柵極耦合到控制線，且電阻器、電容器與開關(guān)的連接 耦合到ESD箝位電路。
16、 如權(quán)利要求15所述的ESD保護(hù)電路，其中開關(guān)包括SCR。
17、 如權(quán)利要求1所述的ESD保護(hù)電路，還包括耦合到控制線 并耦合到第二參考電位的第二定時(shí)電路。
18、 如權(quán)利要求17所述的ESD保護(hù)電路，其中所述第二定時(shí)電 路包括串聯(lián)連接的電阻器和電容器。
19、 如權(quán)利要求17所述的ESD保護(hù)電路，其中所述第二定時(shí)電 路包括串聯(lián)連接的電阻器和電壓檢測(cè)器。
20、 如權(quán)利要求1所述的ESD保護(hù)電路，其中所述觸發(fā)電路包 括至少一個(gè)MOS器件，并且如果控制線處的電壓低于所述MOS器件 的閾值電壓則控制線禁用觸發(fā)電路，而當(dāng)該電壓高于所述閾值電壓時(shí) 則控制線使能觸發(fā)電路。
21、 如權(quán)利要求3所述的ESD保護(hù)電路，其中所述電源檢測(cè)電 路包括至少一個(gè)反相器，所述反相器的輸入連接到第一參考電位。
全文摘要
本發(fā)明通過(guò)控制觸發(fā)電路來(lái)防止對(duì)器件的不希望觸發(fā)，提供對(duì)ESD保護(hù)電路的改進(jìn)。該電路包括具有觸發(fā)電路的ESD箝位電路，其中觸發(fā)電路耦合到該箝位電路。箝位電路和觸發(fā)電路都耦合到第一參考電位。該電路還包括耦合到觸發(fā)電路的控制線。該控制線耦合到第二參考電位，以便進(jìn)一步控制觸發(fā)電路的行為，使得當(dāng)電提供到第二參考電位時(shí)，控制線禁用觸發(fā)電路，而當(dāng)電不提供到第二參考電位時(shí)，控制線使能觸發(fā)電路。
文檔編號(hào)H02H9/00GK101421896SQ200780013425
公開日2009年4月29日 申請(qǐng)日期2007年4月19日 優(yōu)先權(quán)日2006年4月21日
發(fā)明者A·本斯, B·柯賓斯, B·范坎普, P·萬(wàn)薩科爾, S·辛吉斯 申請(qǐng)人:沙諾夫公司;沙諾夫歐洲公司