專利名稱：一種棉花異纖分揀機控制系統(tǒng)及控制方法
技術領域：
本發(fā)明涉及棉花異纖分揀機控制，具體的說，是一種基于多嵌入式微控制器的棉花異纖分揀機控制系統(tǒng)及控制方法。
背景技術：
在棉花采集過程中，原棉中混入大量的異性纖維。異性纖維(簡稱異纖)會影響布面的質量和染色的效果，因此如何清除異性纖維已成為棉紡織業(yè)的重要工序之一。大多數(shù)現(xiàn)有的異纖清除設備使用工控機作為主控制器，通過PCI總線擴展圖像采集卡，執(zhí)行圖像處理程序，確定異纖位置，驅動清除設備，完成異纖的清除。在異纖清除機中，棉花圖像的采集和清除裝置運行的時間間隔必須是確定的。然而，在工控機上安裝的 Windows操作系統(tǒng)安裝并不是實時操作系統(tǒng)，所以異纖的識別和清除命令的發(fā)送之間的時間間隔并不是確定的。在這種情況下，即使系統(tǒng)正確識別了異纖，但并不能保證正確的清除。可見，系統(tǒng)產生誤動作的原因是由于現(xiàn)有控制系統(tǒng)的設計方法不能保證系統(tǒng)在正確的時間發(fā)出正確的操作命令。為此，一些研究開人員提出了基于嵌入式微控制器的異纖分揀機，但多使用一片 DSP微控制器完成全部功能，難以保證控制的實時性。

發(fā)明內容
本發(fā)明的目的是提供一種基于多嵌入式微控制器的棉花異纖分揀機控制系統(tǒng)及控制方法，用于解決現(xiàn)有采用單個DSP的系統(tǒng)難以保證實時性的問題。為實現(xiàn)發(fā)明目的，本發(fā)明的一種方案是一種棉花異纖分揀機控制系統(tǒng)，包括用于控制驅動裝置進行異纖清除功能的單片機；用于執(zhí)行異纖識別算法的DSP處理器，所述 DSP處理器輸出連接所述單片機，將運算得到的異纖位置信號輸送到單片機；用于與上位機通訊的ARM處理器，所述ARM處理器依次連接MAC模塊、PHY模塊與上位機；所述DSP處理器與ARM處理器均連接有各自的SDRAM ；ARM處理器與DSP處理器通訊連接，在初始化時，ARM處理器將每幀圖像行數(shù)發(fā)送給DSP處理器；用于連接工業(yè)數(shù)字攝像機的數(shù)據傳輸接口，該數(shù)據傳輸接口連接反序列化處理電路，該反序列化處理電路輸出像素時鐘信號、圖像數(shù)據信號、幀有效信號及行有效信號；幀有效信號和行有效信號用于實現(xiàn)ARM處理器、DSP 處理器、單片機的同步。圖像數(shù)據信號通過數(shù)據總線分別連接第一 SRAM與第二 SRAM，第一 SRAM與第二 SRAM分別對應連接DSP處理器與RAM處理器；像素時鐘信號連接一個計數(shù)器的計數(shù)輸入端，該計數(shù)器的輸出端通過地址總線分別連接所述第一 SRAM與第二 SRAM，計數(shù)器的溢出觸發(fā)信號連接一個觸發(fā)器的時鐘輸入端，該觸發(fā)器的輸出端分別連接所述第一 SRAM 與第二 SRAM的高位地址線。進一步的，所述計數(shù)器為10位計數(shù)器。進一步的，所述第一 SRAM與第二 SRAM均為11位雙端口 SRAM。進一步的，圖像數(shù)據信號為M位圖像數(shù)據，通過M位數(shù)據總線分別連接第一SRAM與第二 SRAM的低M位數(shù)據線，所述第一 SRAM與第二 SRAM的高8位數(shù)據線接地。進一步的，所述10位計數(shù)器輸出通過10位地址總線連接所述第一 SRAM與第二 SRAM。進一步的，所述觸發(fā)器為JK觸發(fā)器，工作在反轉模式。進一步的，所述DSP處理器與ARM處理器通過SPI總線通訊連接。進一步的，所述用于連接工業(yè)數(shù)字攝像機的數(shù)據傳輸接口還連接有LVDS/C0MS電平轉換電路，該LVDS/C0MS電平轉換電路連接所述ARM處理器的串行口 ；從上位機發(fā)出的攝像機參數(shù)調整命令通過所述ARM處理器、LVDS/C0MS電平轉換電路、數(shù)據傳輸接口發(fā)送到工業(yè)數(shù)字攝像機。進一步的，所述用于連接工業(yè)數(shù)字攝像機的數(shù)據傳輸接口為MDM6接口。本發(fā)明的另一種方案是一種棉花異纖分揀機的控制方法，首先在計數(shù)器與觸發(fā)器的控制下，將來自工業(yè)數(shù)字攝像機的圖像數(shù)據存入第一 SRAM與第二 SRAM，然后分別存入對應DSP處理器與RAM處理器的第一 SDRAM與第二 SDRAM ；接著，ARM處理器處理第二 SDRAM 中的圖像數(shù)據，并將處理后的圖像數(shù)據發(fā)送到上位機，DSP處理器根據第一 SDRAM中的圖像數(shù)據，執(zhí)行異纖識別算法，并將運算得到的異纖位置信號輸送到單片機；單片機根據收到的異纖位置信號，控制驅動裝置進行異纖清除功能。本發(fā)明采用了三塊微控制器，包括ARM、DSP及單片機。ARM處理器通過網絡將幀圖像數(shù)據傳至上位機，使操作者可以根據圖像質量調整攝像機參數(shù)，并告知DSP處理器每幀圖像的行數(shù)；DSP處理器專用于執(zhí)行異纖識別算法，并將異纖位置告知單片機；單片機完成異纖的清除以及其余功能。采用本發(fā)明的控制方法，能夠采集棉花圖像信號，傳送到上位機用以調整攝像機，保證圖像質量，并在運行時根據采集的圖像信號識別異纖并予以清除。 三塊微控制器相互分工配合，不僅解決了系統(tǒng)的實時性問題，而且系統(tǒng)運行穩(wěn)定可靠。


圖1是本發(fā)明系統(tǒng)的棉花異纖分揀機控制系統(tǒng)框圖； 圖2是本發(fā)明方法的流程圖。
具體實施例方式下面結合附圖對本發(fā)明做進一步詳細的說明。系統(tǒng)實施例
本發(fā)明的棉花異纖分揀機控制系統(tǒng)采用多嵌入式微控制器的設計，分別設置了三塊微控制器，實現(xiàn)不同的功能，并進行協(xié)調配合，最終完成異纖分揀工作。如圖1所示，三塊微控制器分別為
包括用于控制驅動裝置進行異纖清除功能的單片機，單片機采用51單片機； 用于執(zhí)行異纖識別算法的DSP處理器，所述DSP處理器輸出連接所述單片機，將運算得到的異纖位置信號輸送到單片機；
用于與上位機通訊的ARM處理器，所述ARM處理器依次連接MAC模塊、PHY模塊與上位機；MAC就是媒體接入控制器，用以實現(xiàn)以太網的數(shù)據鏈路層。新的MAC芯片同時支持 10/100/1000Mbps速率，并可實現(xiàn)MII/GMII/RGMII接口，以同標準PHY芯片實現(xiàn)接口 ；PHY 是物理接口收發(fā)器，用以實現(xiàn)以太網的物理層；PHY芯片通過RJ-45接口連接上位機。
所述DSP處理器與ARM處理器均連接有各自的SDRAM ；ARM處理器與DSP處理器通過SPI總線通訊連接，在初始化時，ARM處理器將每幀圖像行數(shù)發(fā)送給DSP處理器；
為了與微控制器配合，系統(tǒng)還包括工業(yè)數(shù)字攝像機連接MDM6接口(一種專用于數(shù)字攝像機的數(shù)據傳輸接口)，MDM6接口連接反序列化處理電路，該反序列化處理電路輸出像素時鐘信號、圖像數(shù)據信號、幀有效信號及行有效信號；幀有效信號和行有效信號用于實現(xiàn) ARM處理器、DSP處理器、單片機的同步。即單片機收到幀有效信號和行有效信號后，啟動10 位計數(shù)器及兩片雙端口 SRAM的工作，行有效信號無效后，單片機向RM處理器和DSP處理器發(fā)出行結束信號，幀有效信號無效后，單片機向RM處理器和DSP處理器發(fā)出幀結束信號；
圖像數(shù)據信號通過M位數(shù)據總線分別連接第一 SRAM與第二 SRAM，第一 SRAM與第二 SRAM分別(通過各自的數(shù)據與地址線)對應連接DSP處理器與RAM處理器；第一 SRAM與第二 SRAM均為11位雙端口 SRAM，它們均有32位數(shù)據總線，高8位接地，低M位連接上述 24位數(shù)據總線；
像素時鐘信號連接一個10位計數(shù)器的計數(shù)輸入端，該計數(shù)器的輸出端通過地址總線分別連接所述第一 SRAM與第二 SRAM，計數(shù)器的溢出觸發(fā)信號連接一個JK觸發(fā)器的時鐘輸入端，該JK觸發(fā)器的輸出端分別連接所述第一 SRAM與第二 SRAM的高位地址線，該JK觸發(fā)器工作在反轉模式。上述的系統(tǒng)即能夠實現(xiàn)異纖分揀，為了進一步的能夠根據圖像效果調整工業(yè)攝像機，所述MDM6接口還連接有LVDS/C0MS電平轉換電路，該LVDS/C0MS電平轉換電路通過 RS232總線連接所述ARM處理器的串行口 ；從上位機發(fā)出的攝像機參數(shù)調整命令通過所述 ARM處理器、LVDS/C0MS電平轉換電路、數(shù)據傳輸接口發(fā)送到工業(yè)數(shù)字攝像機。ARM處理器將圖像數(shù)據傳遞到上位機上顯示，操作者根據圖像顯示質量向ARM處理器發(fā)出攝像機參數(shù)調整命令；ARM處理器收到上位機命令后，通過攝像機串口發(fā)出參數(shù)調整命令改變攝像機參數(shù)；直到圖像質量滿足要求。上述計數(shù)器、觸發(fā)器等均由復雜可編程邏輯器件CPLD實現(xiàn)。來自工業(yè)攝像機的棉花圖像數(shù)據為LVDS信號，通過反序列化處理芯片轉換為 CMOS信號，包括M位圖像數(shù)據信號、行有效信號、幀有效信號和像素時鐘信號信號。10位計數(shù)器和兩片雙端口 SRAM的使能信號由51單片機發(fā)出。即當51單片機同時收到幀有效信號和行有效信號后，發(fā)出該使能信號。24位圖像數(shù)據信號連至兩片雙端口 SRAM的低M位數(shù)據信號，兩片雙端口 SRAM的高8位數(shù)據信號連接到地。像素時鐘作為10位計數(shù)器的輸入時鐘，計數(shù)器對該時鐘進行計數(shù)。10位計數(shù)器的輸出作為兩片雙端口 SRAM的低10位地址。JK觸發(fā)器接成反轉模式，也就是每來一個時鐘，輸出信號反轉；初始時，51單片機將JK觸發(fā)器清零。幀有效信號作為JK觸發(fā)器的時鐘輸入，JK觸發(fā)器的輸出作為兩片雙端口 SRAM的最高位地址。對于兩塊11位雙端口 SRAM，每塊SRAM的存儲區(qū)都劃分為大小相等的上半存儲器區(qū)和下半存儲區(qū)，所劃分的上半和下半存儲區(qū)可以存儲一行圖像數(shù)據。一旦ARM和DSP處理器收到幀有效信號和10位計數(shù)器的計數(shù)滿溢出信號后，就開始從雙端口 SRAM取第0行數(shù)據復制到各自的SDRAM，同時系統(tǒng)向SRAM寫入第1行數(shù)據；復制完1行后，JK觸發(fā)器使SRAM最高位地址線為1，一旦接收到10位計數(shù)器的計數(shù)滿溢出信號后，就開始從雙端口 SRAM讀取第1行數(shù)據，同時系統(tǒng)向SRAM寫入第2行數(shù)據。兩片SRAM的工作方式是一樣的，下面我以ARM處理器和SRAM2為例進行說明。系統(tǒng)將SRAM2分成上下兩個半區(qū)，假定每半區(qū)大小均為16KB，均可存儲一行圖像數(shù)據(本實施例使用的德國Basler公司L304kc工業(yè)攝像機1行數(shù)據就是16KB)。假定一幀圖像數(shù)據包括200行，那么第0行圖像數(shù)據寫入0地址開始的SRAM2上半區(qū)后，ARM處理器開始從0 地址讀取數(shù)據寫入其外擴的SDRAM2，同時系統(tǒng)向SRAM2下半區(qū)寫入第1行圖像數(shù)據；當?shù)? 行圖像數(shù)據寫入SRAM2的1KB地址開始的下半區(qū)后，ARM處理器開始從SRAM2的1KB地址讀取數(shù)據寫入其外擴的SDRAM2，同時系統(tǒng)向SRAM2的0地址開始的上半區(qū)寫入第2行圖像數(shù)據。通過這種方法，就可將一幀圖像數(shù)據存儲到ARM和DSP處理器外擴的存儲器中，從而系統(tǒng)就可以對一幀圖像數(shù)據進行相應的處理。也就是說系統(tǒng)兩片處理器都需要對一幀圖像數(shù)據進行處理。對于棉花圖像的偶數(shù)行數(shù)據，JK觸發(fā)器輸出為0，M位圖像數(shù)據被寫入SRAM，高8 位寫入0 ；對于棉花圖像的奇數(shù)行數(shù)據，JK觸發(fā)器輸出為1，24位圖像數(shù)據被寫入SRAM，高8 位寫入0 ；因而重復上一步驟即可將整幀圖像數(shù)據寫入ARM和DSP處理器外擴的SDRAM中。將一幀圖像數(shù)據寫入ARM的SDRAM后，ARM立即通過MAC和PHY芯片將圖像數(shù)據傳遞到上位機上顯示，操作者根據圖像顯示質量向ARM處理器發(fā)出攝像機參數(shù)調整命令；ARM 處理器收到上位機命令后，通過攝像機串口發(fā)出參數(shù)調整命令改變攝像機參數(shù)；然后重復上一步驟，直到圖像質量滿足要求；ARM處理器通過SPI總線和DSP處理器通信，告知DSP處理器每幀圖像的行數(shù)；當攝像機調整完畢，并且將一幀圖像數(shù)據寫入DSP外擴的SDRAM后， DSP立即執(zhí)行異纖識別算法，一旦檢測出異纖，立即將異纖位置告知51單片機，單片機根據棉花下降速度計算出異纖到達時間，并驅動執(zhí)行機構清除異纖；DSP處理器繼續(xù)接收整幀圖像數(shù)據，識別并清除異纖，直到所有棉花被檢測完畢。系統(tǒng)工作過程如下
來自工業(yè)現(xiàn)場傳來的序列化的圖像數(shù)據，經過反序列化處理將并行的M位圖像數(shù)據傳送給11位雙端口 SRAM。SRAM被分成了上半存儲區(qū)和下半存儲區(qū)。10位計數(shù)器對像素時鐘進行計數(shù)，其10位輸出作為SRAM的地址輸入AO A9，計數(shù)器滿溢出信號作為JK觸發(fā)器的時鐘輸入。由于JK觸發(fā)器工作與反轉模式，因而其輸出作為SRAM的高位地址線A10。 兩片雙端口 SRAM的右端口分別連接至ARM和DSP處理器，這兩個處理器以DMA方式不斷取出SRAM中的行圖像數(shù)據組成幀圖像數(shù)據，并暫存于其外圍的SDRAM中。在初始工作時，ARM處理器直接將幀圖像數(shù)據通過MAC和PHY芯片傳送至上位機， 通過工業(yè)攝像機的串口改變攝像機參數(shù)，完成初始調試，并通過SPI總線將每幀圖像的行數(shù)傳遞給DSP處理器；一旦調試完畢，則ARM將只監(jiān)視系統(tǒng)工作；DSP處理器主要用于執(zhí)行圖像識別算法，其對每幀圖像數(shù)據進行實時處理，并將異纖位置告知51單片機系統(tǒng)，單片機根據棉花下降速度計算出異纖到達時間，并驅動執(zhí)行機構清除異纖。SRAM上下半存儲區(qū)滿后，就會發(fā)出滿信號給ARM和DSP處理器。在本發(fā)明的實施例中，在一個幀同步周期中，需要將幀圖像數(shù)據傳送到ARM和DSP處理器。一旦接收到存儲區(qū)滿信號，這兩個系統(tǒng)將行圖像數(shù)據復制到各自的SDRAM中，并組成幀圖像數(shù)據。在本發(fā)明的實施例中，在SDRAM中的數(shù)據被覆蓋之前，DSP處理器已經將所有的數(shù)據進行處理，并發(fā)出控制命令；ARM處理器通過網絡將圖像數(shù)據傳遞給上位機。此外，ARM處理器并不需要傳輸每一幀數(shù)據，所以每當ARM傳輸完一幀數(shù)據后，就停止傳輸數(shù)據，直到收到上位機的再次傳輸信號后，才開始下一次數(shù)據傳輸。方法實施例
本發(fā)明的方法基于系統(tǒng)實施例，總的來說，首先在計數(shù)器與觸發(fā)器的控制下，將來自工業(yè)數(shù)字攝像機的圖像數(shù)據存入第一 SRAM與第二 SRAM，然后分別存入對應DSP處理器與RAM 處理器的第一 SDRAM與第二 SDRAM ；接著，ARM處理器處理第二 SDRAM中的圖像數(shù)據，并將處理后的圖像數(shù)據發(fā)送到上位機，DSP處理器根據第一 SDRAM中的圖像數(shù)據，執(zhí)行異纖識別算法，并將運算得到的異纖位置信號輸送到單片機；單片機根據收到的異纖位置信號，控制驅動裝置進行異纖清除功能。圖2是本發(fā)明的圖像數(shù)據的實時處理和高速網絡傳輸?shù)膶崿F(xiàn)流程。詳述如下 在步驟201中，初始化ARM和DSP處理器。主要是完成ARM和DSP系統(tǒng)的初始化，其中
包含以下變量的初始化雙端口 SRAM左端口的初始地址SRAMAddress=O, SDRAM暫存數(shù)據的地址 SDRAMAddress=initadd。在步驟202中，攝像機數(shù)據經過反序列化處理，得到M位圖像數(shù)據信號、幀有效信號、行有效信號和像素時鐘信號后，51單片機開始搜索幀有效信號的上升沿作為同步信號。在步驟203中，51單片機判斷是否已搜索到同步信號。如果未收到同步字符，則返回202步驟，51單片機繼續(xù)搜索同步信號；否則，進入步驟204。在步驟204中，將接收到的3個字節(jié)的點圖像數(shù)據同時傳送至兩片SRAM上半區(qū)的 ADDRESS 地址。初始時，兩個SRAM的ADDRESS地址都等于0 ；取SRAM數(shù)據總線中的M位，高8位置0，因而將包括M位點圖像數(shù)據的32位數(shù)據寫入0地址。當ADDRESS改變后，數(shù)據被寫入新的SRAM地址。在步驟205中，判斷一幀數(shù)據是否結束。51單片機需要判斷是否一幀數(shù)據的傳輸已經結束，如果沒有結束，則10位計數(shù)器繼續(xù)計數(shù)，否則停止計數(shù)，執(zhí)行步驟214。在步驟206中，判斷計數(shù)器是否結束計數(shù)。如果計數(shù)結束，那么執(zhí)行步驟208和步驟209;否則，執(zhí)行步驟207。在步驟207中，計數(shù)值加1，相當于改變地址變量SRAMAddress，即令 SRAMAddresS=SRAMAddress+4ο這一步用于改變存儲點圖像數(shù)據的SRAM地址。在步驟208中，ARM和DSP將SRAM地址為0開始的行圖像數(shù)據復制到各自的SDRAM
ο在步驟209中，將4個字節(jié)數(shù)據(含M位圖像數(shù)據)同時傳送至兩個SRAM下半區(qū)的SRAMAddress地址。初始時，兩個SRAM的ADDRESS地址都等于行數(shù)據點數(shù)；取SRAM數(shù)據總線中的24 位，其余位置0，因而將4個字節(jié)數(shù)據(含M位圖像數(shù)據)寫入SRAMAddress地址。當 SRAMAddress改變后，數(shù)據被寫入新的SRAM地址。
在步驟210中，判斷一幀數(shù)據是否結束。51單片機需要判斷是否一幀數(shù)據的傳輸已經結束，如果沒有結束，則10位計數(shù)器繼續(xù)計數(shù)，否則停止計數(shù)，執(zhí)行步驟214。在步驟211中，判斷計數(shù)器是否結束計數(shù)。如果計數(shù)結束，那么執(zhí)行步驟204和步驟213;否則，執(zhí)行步驟212。在步驟212中，計數(shù)值加1，相當于改變地址變量SRAMAddress，即令 SRAMAddresS=SRAMAddress+4ο這一步用于改變存儲點圖像數(shù)據的地址。在步驟213中，ARM和DSP將SRAM地址為行數(shù)據點數(shù)開始的行圖像數(shù)據復制到各自的SDRAM。在步驟214中，ARM和DSP判斷是調試攝像機還是異纖清除模式。如果ARM得到調試攝像機命令，則轉步驟215和步驟218，否則僅執(zhí)行步驟218。在步驟215中，ARM將數(shù)據上傳至上位機。上位機主要用來根據接收到的一幀圖像數(shù)據來調整設備運行參數(shù)和監(jiān)測設備運行狀況，因而不需要實時處理每一幀數(shù)據，其僅僅根據實際需要，通過抽幀方式傳輸幀圖像數(shù)據。在步驟216中，上位機處理數(shù)據，并顯示相應結果。上位機接到ARM系統(tǒng)的一幀圖像數(shù)據后，進行處理，并根據處理結果發(fā)出相應的控制命令。在步驟217中，根據數(shù)據處理結果，通過網絡發(fā)出攝像機參數(shù)調整命令。上位機接收完數(shù)據后，進行處理，如果不滿足系統(tǒng)要求，則通過網絡改變攝像機參數(shù)；如果滿足系統(tǒng)要求，則通過網絡告知ARM處理器進入異纖清除模式并執(zhí)行步驟202。在步驟218中，DSP對接收的一幀數(shù)據執(zhí)行異纖識別算法，如果發(fā)現(xiàn)異纖，則告知 51單片機位置。DSP利用幀間時間間隔完成異纖識別算法的計算，并及時將異纖位置告知51單片機。在步驟219中，51單片機驅動執(zhí)行裝置，清除異纖。51單片機根據異纖位置和棉花下落速度，發(fā)出命令，清除異纖。
權利要求
1.一種棉花異纖分揀機控制系統(tǒng)，其特征在于，包括用于控制驅動裝置進行異纖清除功能的單片機；用于執(zhí)行異纖識別算法的DSP處理器，所述DSP處理器輸出連接所述單片機，將運算得到的異纖位置信號輸送到單片機；用于與上位機通訊的ARM處理器，所述ARM處理器依次連接MAC模塊、PHY模塊與上位機；所述DSP處理器與ARM處理器均連接有各自的SDRAM ；ARM處理器與DSP處理器通訊連接，在初始化時，ARM處理器將每幀圖像行數(shù)發(fā)送給DSP處理器；用于連接工業(yè)數(shù)字攝像機的數(shù)據傳輸接口，該數(shù)據傳輸接口連接反序列化處理電路， 該反序列化處理電路輸出像素時鐘信號、圖像數(shù)據信號、幀有效信號及行有效信號；幀有效信號和行有效信號用于實現(xiàn)ARM處理器、DSP處理器、單片機的同步；圖像數(shù)據信號通過數(shù)據總線分別連接第一 SRAM與第二 SRAM，第一 SRAM與第二 SRAM分別對應連接DSP處理器與RAM處理器；像素時鐘信號連接一個計數(shù)器的計數(shù)輸入端，該計數(shù)器的輸出端通過地址總線分別連接所述第一 SRAM與第二 SRAM，計數(shù)器的溢出觸發(fā)信號連接一個觸發(fā)器的時鐘輸入端，該觸發(fā)器的輸出端分別連接所述第一 SRAM與第二 SRAM的高位地址線。
2.根據權利要求1所述的一種棉花異纖分揀機控制系統(tǒng)，其特征在于，所述計數(shù)器為 10位計數(shù)器。
3.根據權利要求2所述的一種棉花異纖分揀機控制系統(tǒng)，其特征在于，所述第一SRAM 與第二 SRAM均為11位雙端口 SRAM。
4.根據權利要求3所述的一種棉花異纖分揀機控制系統(tǒng)，其特征在于，圖像數(shù)據信號為M位圖像數(shù)據，通過M位數(shù)據總線分別連接第一 SRAM與第二 SRAM的低M位數(shù)據線， 所述第一 SRAM與第二 SRAM的高8位數(shù)據線接地。
5.根據權利要求4所述的一種棉花異纖分揀機控制系統(tǒng)，其特征在于，所述10位計數(shù)器輸出通過10位地址總線連接所述第一 SRAM與第二 SRAM。
6.根據權利要求5所述的一種棉花異纖分揀機控制系統(tǒng)，其特征在于，所述觸發(fā)器為 JK觸發(fā)器，工作在反轉模式。
7.根據權利要求1所述的一種棉花異纖分揀機控制系統(tǒng)，其特征在于，所述DSP處理器與ARM處理器通過SPI總線通訊連接。
8.根據權利要求1所述的一種棉花異纖分揀機控制系統(tǒng)，其特征在于，所述用于連接工業(yè)數(shù)字攝像機的數(shù)據傳輸接口還連接有LVDS/C0MS電平轉換電路，該LVDS/C0MS電平轉換電路連接所述ARM處理器的串行口 ；從上位機發(fā)出的攝像機參數(shù)調整命令通過所述ARM 處理器、LVDS/C0MS電平轉換電路、數(shù)據傳輸接口發(fā)送到工業(yè)數(shù)字攝像機。
9.根據權利要求1或8所述的一種棉花異纖分揀機控制系統(tǒng)，其特征在于，所述用于連接工業(yè)數(shù)字攝像機的數(shù)據傳輸接口為MDM6接口。
10.一種如權利要求1所述系統(tǒng)的棉花異纖分揀機控制方法，其特征在于，首先在計數(shù)器與觸發(fā)器的控制下，將來自工業(yè)數(shù)字攝像機的圖像數(shù)據存入第一 SRAM與第二 SRAM，然后分別存入對應DSP處理器與RAM處理器的第一 SDRAM與第二 SDRAM ；接著，ARM處理器處理第二 SDRAM中的圖像數(shù)據，并將處理后的圖像數(shù)據發(fā)送到上位機，DSP處理器根據第一 SDRAM中的圖像數(shù)據，執(zhí)行異纖識別算法，并將運算得到的異纖位置信號輸送到單片機；單片機根據收到的異纖位置信號，控制驅動裝置進行異纖清除功能。
全文摘要
本發(fā)明涉及一種棉花異纖分揀機控制系統(tǒng)及控制方法，控制系統(tǒng)包括控制驅動裝置進行異纖清除的單片機；執(zhí)行異纖識別算法的DSP處理器；與上位機通訊的ARM處理器。所述方法為ARM處理器將每幀圖像行數(shù)發(fā)送給DSP處理器，DSP處理器執(zhí)行異纖識別算法，將運算得到的異纖位置信號輸送到單片機，單片機進行異纖清除。本發(fā)明的系統(tǒng)及方法，能夠采集棉花圖像信號，傳送到上位機用以調整攝像機，保證圖像質量，并根據采集的圖像信號識別異纖并予以清除。多個微控制器相互分工配合，不僅解決了系統(tǒng)的實時性問題，而且運行穩(wěn)定可靠。
文檔編號G05B19/418GK102231069SQ20111009530
公開日2011年11月2日 申請日期2011年4月15日 優(yōu)先權日2011年4月15日
發(fā)明者張松燦, 張海濤, 張聚偉, 徐迎曦, 袁瀾 申請人:河南科技大學