專利名稱：Npn型晶體管基準電壓產(chǎn)生電路的制作方法
技術領域：
本發(fā)明專利所屬技術領域為NPN型晶體管參考電壓產(chǎn)生的方法，本發(fā)明還涉及到 NPN型晶體管參考電壓產(chǎn)生電路。
背景技術：
在傳統(tǒng)的互補型金屬氧化物半導體(CMOS)工藝中，一般采用帶隙電壓源結構來產(chǎn)生參考電壓，如圖一所示，這是因為在這種工藝中，有帶隙電壓源電路所需的全部器件，包括N型M0S、P型MOS、PNP晶體管和電阻，這種電路結構所產(chǎn)生的基準電壓(VOUT)可表示為:k*T/q*ln(n)*R2/Rl+Vbe，其中k為玻耳茲曼常數(shù)，T為溫度，q為電荷量，η為Q1、Q2的面積比，Vbe為PNP管的結壓降，通過調(diào)節(jié)電阻R2/R1比值和晶體管Q1、Q2的面積比n，可以調(diào)節(jié)基準電壓的輸出值和溫度特性，這種結構的電路具有良好的溫度特性和電源電壓抑制比，并且其輸出電壓與工藝的相關性較小。但是在某些特定工藝中只存在N型MOS或者NPN 型晶體管，例如用于射頻功率放大器芯片的GaAs HBT工藝和用于射頻開關的GaAs pHEMT 工藝中均只有N型有源器件和無源元件(包括電阻、電容和電感)，由于這些工藝中沒有P型器件，很難用傳統(tǒng)的帶隙電壓源結構來產(chǎn)生精確的參考電壓，目前的方案都是通過外部電路提供參考電壓，這不但增加了整個系統(tǒng)的成本，而且還增加了外圍電路的復雜性，不利于系統(tǒng)集成和小型化。

發(fā)明內(nèi)容
由于在沒有P型有源器件的工藝中很難實現(xiàn)如圖一所示的基準電壓產(chǎn)生電路，這些工藝中如果需要基準電壓，目前的做法都是由外部電路來產(chǎn)生這個電壓，這不但增加了整個系統(tǒng)的成本，而且還增加了外圍電路的復雜性，不利于系統(tǒng)集成和小型化。為了解決這個問題，本發(fā)明專利提供了一種可以集成于只有N型有源器件和無源元件工藝中的基準電壓參考電路，本電路只需要采用電源供電即可，共包含7個N型器件和6個電阻，如附圖二所示。所產(chǎn)生的基準電壓具有良好的電源抑制比特性，基準電壓受電源電壓變化的影響很小，如附圖三所示。另外，本電路結構的輸出電壓具有負溫度系數(shù)，基準電壓隨溫度升高而降低，如圖四所示，這種特性與N型器件結壓降的溫度特性一致，可以有效地補償N型器件結壓降變化，明顯改善電路的溫度特性。圖二為本發(fā)明專利的電路原型，主要通過運放反饋的形式來產(chǎn)生基準電壓，所采用的器件只有兩種，分別為NPN型晶體管和電阻，共包含7個 NPN型器件和6個電阻。電阻R1、晶體管Ql產(chǎn)生偏置電流；電阻R6、晶體管Q5、晶體管Q6 產(chǎn)生偏置電壓VQ ；電阻R2、電阻R3、電阻R4產(chǎn)生一個與電源電壓VCC相關的分壓；晶體管 Q2、晶體管Q3、晶體管Q4、和電阻R5組成一個運算放大器，運放的偏置電流由晶體管Q1、晶體管Q2組成的鏡像電流源提供，運放的兩輸入端分別接偏置電壓VQ以及電阻R3和電阻R4 的一端，比較的輸出結果來控制晶體管Q7的基極，晶體管Q7的電流會受到運放比較結果的影響，晶體管Q7電流的變化會影響電阻R2上的壓降，通過閉環(huán)環(huán)路控制，可以達到調(diào)整 VOUT的目的；晶體管Q7為一個下拉放大管，基極接運放的輸出端，集電極接V0UT，即電路的參考電壓輸出端，VOUT同時又連接到電阻R2、電阻R3。圖七為另外一種改善型的NPN三極管參考電壓產(chǎn)生電路，這個電路在圖二所示電路的基礎上增加了一個補償電容Cl，這個補償電容與晶體管Q7的BC結并聯(lián)，通過調(diào)節(jié)這個電容可以改變環(huán)路零極點的分布，改善環(huán)路的相位裕度，達到調(diào)整整個反饋回路穩(wěn)定性的目的。


圖1為傳統(tǒng)的基準帶隙電壓產(chǎn)生電路，這種電路只能應該于集成N型器件、P型器件、BE結二極管(由PNP、NPN或直接的二極管組成)和被動元件的工藝中。圖2為本發(fā)明專利的一種NPN三極管參考電壓產(chǎn)生電路結構。圖3為圖2電路的仿真結果，此圖為參考電壓隨電源變化的曲線，從此圖能看出電路具有高電源抑制特性。圖4為圖2電路的仿真結果，此圖為參考電壓隨溫度變化的曲線，從此圖可以看出基準電壓隨溫度升高而降低，這與所采用的N型器件的溫度特性是一致的。圖5為兩個串聯(lián)二極管電壓(圖一中的VQ點)隨溫度變化曲線，此圖與圖4的溫度曲線變化趨勢是一致的。圖6為輸出參考電壓和兩二極管串聯(lián)電壓(圖2中的VQ點)差值隨溫度變化曲線，從此圖可以看出輸出參考電壓和兩二極管串聯(lián)電壓差值具有良好的溫度特性。圖7為另一種改善型的NPN三極管參考電壓產(chǎn)生電路結構，相對于圖2，圖7中增加了一個補償電容Cl，可以提高電路的穩(wěn)定性。
具體實施例方式圖2為本發(fā)明專利的原型電路，共用7個NPN型晶體管和6個電阻組成，晶體管 Ql的基極集電極短接并且接電阻Rl的一端，發(fā)射極接地；電阻Rl —端接VCC，另外一端接晶體管Ql的基極集電極；晶體管Q2的基極接Ql的基極集電極與電阻Rl的一端，發(fā)射極接地，集電極接Q3、Q4的發(fā)射極；電阻R2兩端分別接VCC和VOUT ；電阻R3的一端接V0UT， 另一端接Q3的基極與R4的一端；電阻R4 —端接Q3的基極與R3的一端，另一端接地；Q3 的基極接R3、R4的一端，集電極接VCC，發(fā)射極接Q4的發(fā)射極與Q2的集電極；Q4的基極接 VQ,發(fā)射極接Q2的集電極與Q3的發(fā)射極，Q4的集電極接R5的一端與Q7的基極；R5 —端接 VCC,另外一端接Q4的集電極與Q7的基極；晶體管Q5的集電極基極短接并且接VQ，發(fā)射極接晶體管Q6的基極與集電極；晶體管Q6的集電極基極短接并且接Q5的發(fā)射極，發(fā)射極接地；電阻R6接在VCC和VQ之間；晶體管Q7的基極接R5的一端與Q4的集電極，集電極接 V0UT，發(fā)射極接地。圖7為另一種改善型的NPN三極管參考電壓產(chǎn)生電路結構，在圖2的基礎上增加了補充電容Cl，Cl 一端接V0UT，另一端接Q4的集電極、R5的一端與Q7的基極。
權利要求
1.本發(fā)明提供了一種可以集成于只有N型有源器件和無源元件工藝中的基準電壓參考電路，主要通過運放反饋的形式來產(chǎn)生基準電壓，所采用的器件只需NPN晶體管和無源元件，所產(chǎn)生的基準電壓具有良好的電源抑制比特性，輸出電壓具有負溫度系數(shù)，可以有效地補償N型器件結壓降變化，明顯改善電路的溫度特性，在未脫離本發(fā)明專利構思前提下對其所做的任何微小變化及等同替換，均應屬于本發(fā)明專利的保護范圍。
全文摘要
NPN型晶體管基準電壓產(chǎn)生電路，本發(fā)明所屬技術領域為NPN型晶體管參考電壓產(chǎn)生的方法及NPN型晶體管參考電壓產(chǎn)生電路。本發(fā)明提供了一種可以集成于只有N型有源器件和無源元件工藝中的基準電壓參考電路，如圖所示。主要通過運放反饋的形式來產(chǎn)生基準電壓，所產(chǎn)生的基準電壓具有良好的電源抑制比特性。本電路結構的輸出電壓具有負溫度系數(shù)，這種特性與N型器件結壓降的溫度特性一致，可以有效地補償N型器件結壓降變化，明顯改善電路的溫度特性。另外，通過調(diào)節(jié)補償電容可以改變環(huán)路零極點的分布，改善環(huán)路的相位裕度，提高回路的穩(wěn)定性。
文檔編號G05F3/20GK102289242SQ20111004356
公開日2011年12月21日 申請日期2011年2月23日 優(yōu)先權日2011年2月23日
發(fā)明者李仲秋 申請人:李仲秋