專利名稱：基于多機協(xié)同架構的快速記錄儀及自標定和多機協(xié)同方法
技術領域：
本發(fā)明涉及制造/流程工業(yè)領域中信號采樣處理和存儲的記錄儀技術范疇，尤其 涉及一種基于多機協(xié)同架構的快速記錄儀及自標定和多機協(xié)同方法。
背景技術：
在制造/流程工業(yè)領域，現(xiàn)場數(shù)據(jù)的采集、處理、記錄和分析是實施企業(yè)綜合自動化、 生產(chǎn)高品質產(chǎn)品的前提。目前，流程工業(yè)裝備的記錄儀主導硬件平臺仍沿襲MCU(ARM或51 微處理器)單芯片架構，其采樣周期指標定位“秒級”例如浙江中控公司AR3000、AR6000 系列記錄儀的采樣周期1S，采樣周期最小的記錄儀AR3100、AR4100則為0. 125S ；杭州盤古 自動化儀表公司的最高采樣頻率記錄儀VX7000R、VX8000R也只有5SPS。在視頻、雷達、通 信、地質勘探等領域，記錄儀使用的采樣頻率高達10KSPS至100MSPS，其硬件平臺采用定 制的時序邏輯部件+DSP架構，通常高采樣頻率的記錄儀對使用環(huán)境有一定的要求，且價格 相對昂貴、維修困難。綜觀制造/流程工業(yè)領域的機械轉動及震動參數(shù)測量、加工中心的 多軸檢測，電力行業(yè)的電壓、電流監(jiān)測，娛樂業(yè)的音頻處理等；用戶的需求是支持10SPS至 10KSPS采樣頻率，具備干擾環(huán)境下進行采樣、存儲的快速記錄儀。迄今為止缺乏面向這一細 分市場的記錄儀，應用高采樣頻率記錄儀替代快速記錄儀已成無奈的不二選擇，遺撼的是 效果往往差強人意。首先，工業(yè)現(xiàn)場很難滿足高采樣頻率記錄儀對環(huán)境的要求；其次，測試 時所用采樣頻率處在高采樣頻率記錄儀的頻率量程下限，測試誤差理論指出采樣頻率下 限附近的檢測精度很難保證；最后，鑒于高采樣頻率記錄儀價格昂貴、硬件架構又與制造/ 流程工業(yè)截然不同，存在維修保養(yǎng)困難、較高的總體擁有成本(TCO)；因此，亟待開發(fā)10SPS 至10KSPS采樣頻率的快速記錄儀。快速記錄儀必須立足目標用戶的使用習慣和目標用戶的運維能力，即原則上應繼 承制造/流程工業(yè)現(xiàn)行記錄儀的硬件架構；相對制造/流程工業(yè)記錄儀，快速記錄儀的采 樣頻率提升了 3個數(shù)量級，因此在原架構基礎上需作相應的調整。鑒于多通道記錄儀的元 器件參數(shù)存在分散性、參數(shù)分散性帶來的誤差以及不可避免的元器件溫/時漂誤差，事實 上記錄儀精度相當程度上取決于消除或減少上述誤差的技術的優(yōu)劣；而克服工業(yè)現(xiàn)場的干 擾影響是提高記錄儀精度的另一重要舉措。同步數(shù)據(jù)采集需檢測多個對象在同一時刻的狀 態(tài)，例如加工中心的多軸檢測控制要求各軸的檢測量在同一個時間點上，電力行業(yè)亦要求 監(jiān)測同一時間點上的多種電量參數(shù)，因此多通道記錄儀設計時必須關注同步問題。最后，及 時采納微電子行業(yè)的最新技術成果--充分發(fā)揮片上系統(tǒng)芯片SOC (System on Chip)集成 多功能的優(yōu)勢，挖掘微處理器空閑資源，有助于降低記錄儀復雜度和成本、提升可靠性，因 此在快速記錄儀的關鍵設計要件中將占有重要的一席。

發(fā)明內容
本發(fā)明的目的是克服現(xiàn)有技術的不足，提供一種基于多機協(xié)同架構的快速記錄 儀及自標定和多機協(xié)同方法?；诙鄼C協(xié)同架構的快速記錄儀包括第一信號調理模塊、第二信號調理模塊、第 三信號調理模塊、第四信號調理模塊、第一下位機MCU模塊、第二下位機MCU模塊、雙口 RAM模塊、基準電壓源模塊、模擬開關模塊、上位機MCU模塊、SDRAM模塊、光電隔離模塊、USB接 口、顯示模塊；第一信號調理模塊、第二信號調理模塊與第一下位機MCU模塊相連，第三信 號調理模塊、第四信號調理模塊與第二下位機MCU模塊相連，第一下位機MCU模塊、第二下 位機MCU模塊與雙口 RAM模塊、基準電壓源模塊、上位機MCU模塊相連，基準電壓源模塊與 模擬開關模塊、第一信號調理模塊、第二信號調理模塊、第三信號調理模塊、第四信號調理 模塊相連，模擬開關模塊、雙口 RAM模塊與上位機MCU模塊相連，上位機MCU模塊與SDRAM模 塊、光電隔離模塊、顯示模塊相連，光電隔離模塊與USB接口相連；上位機MCU模塊、下位機 MCU模塊、雙口 RAM模塊組成多機協(xié)同架構；雙口 RAM模塊將存儲空間分為8個8KX8bits 的子空間，為第一下位機MCU模塊的2個ADC和第二下位機MCU模塊的2個ADC各分配一個 采樣數(shù)據(jù)緩存區(qū)和采樣數(shù)據(jù)傳輸區(qū)，為每個ADC分配的采樣數(shù)據(jù)緩存區(qū)和采樣數(shù)據(jù)傳輸區(qū) 定時切換；上電初始化時，離線構建每個ADC的自標定多項式；記錄儀的第一路模擬輸入信 號經(jīng)第一調理模塊放大、濾波調理后至第一下位機MCU模塊的第一個ADC、經(jīng)第二調理模塊 放大、濾波調理后至第一下位機MCU模塊的第二個ADC、經(jīng)第三調理模塊放大、濾波調理后 至第二下位機MCU模塊的第一個ADC、經(jīng)第四調理模塊放大、濾波調理后至第一下位機MCU 模塊的第二個ADC，第一、二下位機MCU模塊接收來自上位機MCU模塊的第10計數(shù)/定時 器輸出的時鐘信號、并進行4個ADC同步采樣和數(shù)字濾波、數(shù)字濾波處理后的采樣數(shù)據(jù)寫入
雙口 RAM中與各ADC--對應的采樣數(shù)據(jù)緩存區(qū)，上位機逐一讀取雙口 RAM中4個采樣
數(shù)據(jù)傳輸區(qū)的數(shù)據(jù)、寫入SDRAM模塊、定時切換雙口 RAM的采樣數(shù)據(jù)緩存區(qū)和采樣數(shù)據(jù)傳輸 區(qū)，上位機根據(jù)上電初始化時離線構建的自標定多項式在線校正采樣數(shù)據(jù)、顯示采樣數(shù)據(jù)、 啟動USB接口上傳采樣數(shù)據(jù)或轉存U盤。 所述的基準電壓源模塊、模擬開關模塊、第一 / 二 /三/四個信號調理模塊、第一 / 二下位機MCU模塊和上位機MCU模塊的電路模擬電路電源Vcc與電容Cl的一端、電容 C2的一端、芯片ADR3433的Vin端相連，電容Cl的另一端與電容C2的另一端并聯(lián)后接地， 芯片ADR3433的GND端接地，芯片ADR3433的Vout端與電阻R8的一端、電容C3的一端、電 容C4的一端、芯片⑶4051的7 IN/OUT端、第一下位機MCU模塊的VREFO端、第一下位機 MCU模塊的VERFl端、第二下位機MCU模塊的VREFO端、第二下位機MCU模塊的VERFl端相 連，電容C3的另一端、電容C4的另一端并聯(lián)后接地，電阻R8的另一端與電阻R9的一端、芯 片⑶4051的6 IN/OUT端相連，電阻R9的另一端與電阻RlO的一端、芯片⑶4051的5 IN/ OUT端相連，電阻RlO的另一端與電阻Rll的一端、芯片⑶4051的4 IN/OUT端相連，電阻 Rll的另一端與電阻R12的一端、芯片⑶4051的3 IN/OUT端相連，電阻R12的另一端與電 阻Rl3的一端、芯片⑶4051的2 IN/0UT端相連，電阻Rl3的另一端與電阻R14的一端、芯片 ⑶4051的1 IN/0UT端相連，電阻R14的另一端與芯片⑶4051的0 IN/0UT端并聯(lián)后接地， 芯片⑶4051的0UT/IN端與第一信號調理模塊的IN+端、第二信號調理模塊的IN+端、第三 信號調理模塊的IN+端、第四信號調理模塊的IN+端相連，芯片⑶4051的INH端與上位機 MCU模塊的GPI0160端相連，芯片⑶4051的C端與上位機MCU模塊的GPI0161端相連；芯 片⑶4051的B端與上位機MCU模塊的GPI0162端相連；芯片⑶4051的A端與上位機MCU 模塊的GPI0163端相連，上位機MCU模塊的GPT_10_PWM_ EVT與第一信號調理模塊的CLK 端、第二信號調理模塊的CLK端、第三信號調理模塊的CLK端、第四信號調理模塊的CLK端、 第一下位機MCU的CNVSTR0端、第一下位機MCU的CNVSTR1端、第二下位機MCU的CNVSTR0
6端、第二下位機MCU的CNVSTR1端相連，第一信號調理模塊的IN-端與第一信號調理模塊的 GND端并聯(lián)后接地，第一信號調理模塊的OUT端與第一下位機MCU模塊的AINO端相連，第一 信號調理模塊的V+端與電容C6的一端、電容C7的一端、模擬電路電源Vcc相連，電容C7 的另一端接地，第一信號調理模塊的Rx端和第一信號調理模塊的V-端并聯(lián)后與模擬電路 電源Vss、電容C6的另一端、電容C5的一端相連，電容C5的另一端接地，第二信號調理模塊 的IN-端與第二信號調理模塊的GND端并聯(lián)后接地，第二信號調理模塊的OUT端與第一下 位機MCU模塊的Aim端相連，第二信號調理模塊的V+端與電容C9的一端、電容ClO的一 端、模擬電路電源Vcc相連，電容ClO的另一端接地，第二信號調理模塊的Rx端和第二信號 調理模塊的V-端并聯(lián)后與模擬電路電源Vss、電容C9的另一端、電容C8的一端相連，電容 C8的另一端接地，第三信號調理模塊的IN-端與第三信號調理模塊的GND端并聯(lián)后接地，第 三信號調理模塊的OUT端與第二下位機MCU模塊的AINO端相連，第三信號調理模塊的V+ 端與電容C12的一端、電容C13的一端、模擬電路電源Vcc相連，電容C13的另一端接地，第 三信號調理模塊的Rx端和第三信號調理模塊的V-端并聯(lián)后與模擬電路電源Vss、電容C12 的另一端、電容Cll的一端相連，電容Cll的另一端接地，第四信號調理模塊的IN-端與第 四信號調理模塊的GND端并聯(lián)后接地，第四信號調理模塊的OUT端與第二下位機MCU模塊 的Aim端相連，第四信號調理模塊的V+端與電容C15的一端、電容C16的一端、模擬電路 電源Vcc相連，電容C16的另一端接地，第四信號調理模塊的Rx端和第四信號調理模塊的 V-端并聯(lián)后與模擬電路電源Vss、電容C15的另一端、電容C14的一端相連，電容C14的另 一端接地。 自標定方法是由離線構建各采樣通道的自標定多項式、以及根據(jù)自標定多項式 在線校正兩部分組成記錄儀上電初始化時，離線構建ADC模塊通道失配的自標定多項式； 以及在線采樣時基于通道失配的自標定多項式，進行ADC模塊通道失配的自標定；基準電 壓經(jīng)7個電阻分壓得到8個基準電壓V1、V2、V3、V4、V5、V6、V7、V8，記錄儀上電初始化時，啟 動通道的失配自標定多項式更新；通過八選一模擬開關⑶4051切換，基準電壓按Vl到V8 的順序依次送至第一信號調理模塊，經(jīng)第一下位機MCU的AINO端模數(shù)轉換后依次得到的轉 換值Dl到D8。下位機MCU模塊根據(jù)8個基準電壓值Vl到V8和8個模數(shù)轉換值Dl到D8， 作η次多項式擬合
權利要求
1.一種基于多機協(xié)同架構的快速記錄儀，其特征在于記錄儀由第一信號調理模塊、 第二信號調理模塊、第三信號調理模塊、第四信號調理模塊、第一下位機MCU模塊、第二下 位機MCU模塊、雙口 RAM模塊、基準電壓源模塊、模擬開關模塊、上位機MCU模塊、SDRAM模 塊、光電隔離模塊、USB接口、顯示模塊組成；第一信號調理模塊、第二信號調理模塊與第一 下位機MCU模塊相連，第三信號調理模塊、第四信號調理模塊與第二下位機MCU模塊相連， 第一下位機MCU模塊、第二下位機MCU模塊與雙口 RAM模塊、基準電壓源模塊、上位機MCU模 塊相連，基準電壓源模塊與模擬開關模塊、第一信號調理模塊、第二信號調理模塊、第三信 號調理模塊、第四信號調理模塊相連，模擬開關模塊、雙口 RAM模塊與上位機MCU模塊相連， 上位機MCU模塊與SDRAM模塊、光電隔離模塊、顯示模塊相連，光電隔離模塊與USB接口相 連；上位機MCU模塊、下位機MCU模塊、雙口 RAM模塊組成多機協(xié)同架構；雙口 RAM模塊將存 儲空間分為8個8KX 8bits的子空間，為第一下位機MCU模塊的2個ADC和第二下位機MCU 模塊的2個ADC各分配一個采樣數(shù)據(jù)緩存區(qū)和采樣數(shù)據(jù)傳輸區(qū)，為每個ADC分配的采樣數(shù) 據(jù)緩存區(qū)和采樣數(shù)據(jù)傳輸區(qū)定時切換；上電初始化時，離線構建每個ADC的自標定多項式； 記錄儀的第一路模擬輸入信號經(jīng)第一調理模塊放大、濾波調理后至第一下位機MCU模塊的 第一個ADC、經(jīng)第二調理模塊放大、濾波調理后至第一下位機MCU模塊的第二個ADC、經(jīng)第 三調理模塊放大、濾波調理后至第二下位機MCU模塊的第一個ADC、經(jīng)第四調理模塊放大、 濾波調理后至第一下位機MCU模塊的第二個ADC，第一、二下位機MCU模塊接收來自上位機 MCU模塊的第10計數(shù)/定時器輸出的時鐘信號、并進行4個ADC同步采樣和數(shù)字濾波、數(shù)字 濾波處理后的采樣數(shù)據(jù)寫入雙口 RAM中與各ADC——對應的采樣數(shù)據(jù)緩存區(qū)，上位機逐一 讀取雙口 RAM中4個采樣數(shù)據(jù)傳輸區(qū)的數(shù)據(jù)、寫入SDRAM模塊、定時切換雙口 RAM的采樣數(shù) 據(jù)緩存區(qū)和采樣數(shù)據(jù)傳輸區(qū)，上位機根據(jù)上電初始化時離線構建的自標定多項式在線校正 采樣數(shù)據(jù)、顯示采樣數(shù)據(jù)、啟動USB接口上傳采樣數(shù)據(jù)或轉存U盤。
2.根據(jù)權利要求1所述的一種基于多機協(xié)同架構的快速記錄儀，其特征在于所述的基 準電壓源模塊、模擬開關模塊、第一 / 二 /三/四個信號調理模塊、第一 / 二下位機MCU模 塊和上位機MCU模塊的電路為模擬電路電源Vcc與電容Cl的一端、電容C2的一端、芯片 ADR3433的Vin端相連，電容Cl的另一端與電容C2的另一端并聯(lián)后接地，芯片ADR3433的 GND端接地，芯片ADR3433的Vout端與電阻R8的一端、電容C3的一端、電容C4的一端、芯 片⑶4051的7 IN/OUT端、第一下位機MCU模塊的VREFO端、第一下位機MCU模塊的VERFl 端、第二下位機MCU模塊的VREFO端、第二下位機MCU模塊的VERFl端相連，電容C3的另 一端、電容C4的另一端并聯(lián)后接地，電阻R8的另一端與電阻R9的一端、芯片⑶4051的6 IN/OUT端相連，電阻R9的另一端與電阻RlO的一端、芯片⑶4051的5 IN/OUT端相連，電 阻RlO的另一端與電阻Rll的一端、芯片⑶4051的4 IN/OUT端相連，電阻Rll的另一端與 電阻R12的一端、芯片⑶4051的3 IN/OUT端相連，電阻R12的另一端與電阻R13的一端、 芯片⑶4051的2 IN/0UT端相連，電阻R13的另一端與電阻R14的一端、芯片⑶4051的1 IN/0UT端相連，電阻R14的另一端與芯片⑶4051的0 IN/0UT端并聯(lián)后接地，芯片⑶4051 的0UT/IN端與第一信號調理模塊的IN+端、第二信號調理模塊的IN+端、第三信號調理模 塊的IN+端、第四信號調理模塊的IN+端相連，芯片⑶4051的INH端與上位機MCU模塊的 GPI0160端相連，芯片CD4051的C端與上位機MCU模塊的GPI0161端相連；芯片CD4051的B 端與上位機MCU模塊的GPI0162端相連；芯片⑶4051的A端與上位機MCU模塊的GPI0163端相連，上位機MCU模塊的GPT_10_PWM_ EVT與第一信號調理模塊的CLK端、第二信號調理 模塊的CLK端、第三信號調理模塊的CLK端、第四信號調理模塊的CLK端、第一下位機MCU的 CNVSTR0端、第一下位機MCU的CNVSTR1端、第二下位機MCU的CNVSTR0端、第二下位機MCU 的CNVSTR1端相連，第一信號調理模塊的IN-端與第一信號調理模塊的GND端并聯(lián)后接地， 第一信號調理模塊的OUT端與第一下位機MCU模塊的AINO端相連，第一信號調理模塊的 V+端與電容C6的一端、電容C7的一 端、模擬電路電源Vcc相連，電容C7的另一端接地，第 一信號調理模塊的Rx端和第一信號調理模塊的V-端并聯(lián)后與模擬電路電源Vss、電容C6 的另一端、電容C5的一端相連，電容C5的另一端接地，第二信號調理模塊的IN-端與第二 信號調理模塊的GND端并聯(lián)后接地，第二信號調理模塊的OUT端與第一下位機MCU模塊的 A im端相連，第二信號調理模塊的V+端與電容C9的一端、電容ClO的一端、模擬電路電源 Vcc相連，電容ClO的另一端接地，第二信號調理模塊的Rx端和第二信號調理模塊的V-端 并聯(lián)后與模擬電路電源Vss、電容C9的另一端、電容C8的一端相連，電容C8的另一端接地， 第三信號調理模塊的IN-端與第三信號調理模塊的GND端并聯(lián)后接地，第三信號調理模塊 的OUT端與第二下位機MCU模塊的AINO端相連，第三信號調理模塊的V+端與電容C12的 一端、電容C13的一端、模擬電路電源Vcc相連，電容C13的另一端接地，第三信號調理模塊 的Rx端和第三信號調理模塊的V-端并聯(lián)后與模擬電路電源Vss、電容C12的另一端、電容 Cll的一端相連，電容Cll的另一端接地，第四信號調理模塊的IN-端與第四信號調理模塊 的GND端并聯(lián)后接地，第四信號調理模塊的OUT端與第二下位機MCU模塊的Aim端相連， 第四信號調理模塊的V+端與電容C15的一端、電容C16的一端、模擬電路電源Vcc相連，電 容C16的另一端接地，第四信號調理模塊的Rx端和第四信號調理模塊的V-端并聯(lián)后與模 擬電路電源Vss、電容C15的另一端、電容C14的一端相連，電容C14的另一端接地。
3. 一種使用如權利要求1所述記錄儀的自標定方法，其特征在于快速記錄儀采樣數(shù) 據(jù)校正由離線構建各采樣通道的自標定多項式、以及根據(jù)自標定多項式在線校正兩部分組 成記錄儀上電初始化時，離線構建ADC模塊通道失配的自標定多項式；以及在線采樣時基 于通道失配的自標定多項式，進行ADC模塊通道失配的自標定；基準電壓經(jīng)7個電阻分壓得 到8個基準電壓VI、V2、V3、V4、V5、V6、V7、V8，記錄儀上電初始化時，啟動通道的失配自標 定多項式更新；通過八選一模擬開關⑶4051切換，基準電壓按Vl到V8的順序依次送至第 一信號調理模塊，經(jīng)第一下位機MCU的AINO端模數(shù)轉換后依次得到的轉換值Dl到D8 ；下位機MCU模塊根據(jù)8個基準電壓值Vl到V8和8個模數(shù)轉換值Dl到D8，作η次多項 式擬合Fr1 =a0 +CX1D1+ C2D12 +K +axD{LV2=a0 +S1D2 +S2D^ +K +SnLif(丄)V9 = a0 +(Z1D8 +O2Ds2 +K +axDzn通過擬合可得系數(shù)A構成的列向量A : A = (DrtDr)-1DrtVr(2)其中\(zhòng)為Vi構成的列向量，De為Di的0次至η次冪組成的矩陣；第一下位機MCU的AINO端通道失配自標定多項式的列向量A生成后，切換到第一下位 機MCU的Aim端進行通道間失配自標定；以此類推，逐一生成各ADC通道對應的失配自標 定多項式的列向量A ；記錄儀上電初始化結束后轉入在線采樣，設待測量電壓Vx，對應模數(shù)轉換值Dx，則通 過以下多項式求得待測電壓Vx
4. 一種使用如權利要求1記錄儀的多機協(xié)同方法，其特征在于快速記錄儀采用上下 位機MCU模塊的閑置資源，下位機MCU模塊的AD同步采樣時鐘信號及信號調理模塊的截止 頻率時鐘信號均來自上位機MCU模塊的第10計數(shù)/定時器輸出；現(xiàn)場信號經(jīng)LTC1569為核 心的信號調理模塊放大、濾波調理，調理后的信號由下位機MCU模塊的C8051F060芯片片內 集成的ADC以4倍于用戶給定的采樣頻率采樣，采樣數(shù)據(jù)送原始采樣數(shù)據(jù)暫存區(qū)，每4個原 始采樣數(shù)據(jù)由下位機按下式
全文摘要
本發(fā)明公開一種基于多機協(xié)同架構的快速記錄儀及其自標定和多機協(xié)同方法?？焖儆涗泝x由4個信號調理模塊、2個下位機MCU模塊、雙口RAM模塊、上位機MCU模塊、SDRAM模塊、基準電壓源模塊、USB接口和顯示模塊組成，雙下位機MCU模塊+雙口RAM模塊+上位機MCU模塊構成記錄儀的多機協(xié)同架構，每個下位機MCU片內集成2個ADC、雙下位機共4個ADC均由上位機閑置的計數(shù)/定時器提供AD同步采樣的時鐘信號；借助多機協(xié)同架構使采樣、緩存、傳輸、存儲、校正、顯示、上傳或轉存等按序串行操作轉化成同時進行的高效并行操作；根據(jù)離線生成的自標定多項式在線校正采樣數(shù)據(jù)、提高了記錄儀的精度；記錄儀輸入端采用模擬、數(shù)字雙重濾波技術，再結合輸出端的光電隔離USB通信，使快速記錄儀具有優(yōu)良的抗干擾性能。
文檔編號G05B19/418GK102074055SQ20111000028
公開日2011年5月25日 申請日期2011年1月4日 優(yōu)先權日2011年1月4日
發(fā)明者丁程, 仲玉芳, 吳明光, 徐曉忻, 揚江, 黃忠 申請人:丁程, 浙江大學