專利名稱：一種雙端控制驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及安全關(guān)鍵的自動(dòng)控制領(lǐng)域，特別是指一種用于二乘二取二安全關(guān)鍵控
制系統(tǒng)底層驅(qū)動(dòng)單元的一種雙端控制驅(qū)動(dòng)電路。
背景技術(shù)：
在鐵路運(yùn)輸過程中，鐵路控制系統(tǒng)完成相關(guān)信號(hào)設(shè)備的控制功能?？刂葡到y(tǒng)的控 制特點(diǎn)有實(shí)時(shí)性強(qiáng)，安全要求高，可靠性可維護(hù)性可用性要求高。 為安全起見，使用單CPU結(jié)構(gòu)的通用系統(tǒng)無法滿足這些要求。根據(jù)這些特點(diǎn)及現(xiàn) 有的系統(tǒng)結(jié)構(gòu)經(jīng)驗(yàn)，目前在鐵路信號(hào)控制系統(tǒng)中推薦采用二乘二取二系統(tǒng)，該系統(tǒng)的底層 驅(qū)動(dòng)單元由兩個(gè)獨(dú)立CPU協(xié)同工作，每個(gè)CPU獨(dú)立完成數(shù)據(jù)輸入、邏輯運(yùn)算、結(jié)果輸出功能， 僅當(dāng)兩個(gè)CPU的輸入和邏輯運(yùn)算結(jié)果完全相同，本系才能正常輸出，以此保證單系工作的 安全性。 二乘二取二系統(tǒng)的底層驅(qū)動(dòng)單元由兩個(gè)獨(dú)立的CPU控制，需要驅(qū)動(dòng)電路提供兩個(gè) 獨(dú)立的控制端口。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明在于提供一種雙端控制驅(qū)動(dòng)電路，以滿足二乘二取二系統(tǒng)對(duì)底 層驅(qū)動(dòng)電路的要求，描述如下 —種雙端控制驅(qū)動(dòng)電路，包括第一中央處理器、第二中央處理器、變壓器和整流 器，該雙端控制驅(qū)動(dòng)電路，還包括 驅(qū)動(dòng)電路用于接收所述第一中央處理器和所述第二中央處理器的驅(qū)動(dòng)信號(hào)，當(dāng) 第一中央處理器和所述第二中央處理器同時(shí)輸出有效驅(qū)動(dòng)信號(hào)時(shí)，輸出有效負(fù)載驅(qū)動(dòng)電壓 到后級(jí)電路。 優(yōu)選的，在上述雙端控制驅(qū)動(dòng)電路中，所述第一中央處理器和第二中央處理器中， 一個(gè)輸出動(dòng)態(tài)方波信號(hào)；另一個(gè)輸出靜態(tài)電平信號(hào)。 優(yōu)選的，在上述雙端控制驅(qū)動(dòng)電路中，當(dāng)?shù)谝恢醒胩幚砥鬏敵鰟?dòng)態(tài)方波信號(hào)時(shí)，所 述驅(qū)動(dòng)電路包括 光電隔離電路，用于傳輸?shù)谝恢醒胩幚砥骱偷诙醒胩幚砥鬏敵龅尿?qū)動(dòng)信號(hào)； 全橋式DC-DC變換器用于接收光電隔離電路處理后的信號(hào)，動(dòng)態(tài)方波信號(hào)和靜
態(tài)電平使能信號(hào)同時(shí)產(chǎn)生，全橋式DC-DC變換器輸出有效負(fù)載驅(qū)動(dòng)電壓。
優(yōu)選的，在上述雙端控制驅(qū)動(dòng)電路中，所述光電隔離電路包括 第一光電耦合器該第一光電耦合器輸入端與所述CPU1輸出端相連； 第二光電耦合器該第二光電耦合器輸入端與所述CPU2輸出端相連。
優(yōu)選的，在上述雙端控制驅(qū)動(dòng)電路中，所述全橋式DC-DC變換器包括第一反相
器、第二反相器、第三反相器、第四反相器、第一與門、第二與門、第三與門、第四與門、第一
開關(guān)管、第二開關(guān)管、第三開關(guān)管和第四開關(guān)管；
4
其中，從第一中央處理器輸出的動(dòng)態(tài)方波信號(hào)經(jīng)第一光電耦合器隔離后，輸入串 聯(lián)的第一反相器和第二反相器；第一反相器輸出的方波信號(hào)分別輸入到第二與門輸入端一 和第四反相器的輸入端，經(jīng)第四反相器反相后的信號(hào)輸入到第四與門輸入端一 ；第二反相 器輸出的方波信號(hào)分別輸入到第一與門的輸入端一和第三反相器的輸入端，經(jīng)第三反相器 反相后的信號(hào)輸入到第三與門的輸入端一； 從第二中央處理器輸出的電平信號(hào)經(jīng)第二光電耦合器隔離后，分別輸入到第一與 門的輸入端二、第二與門的輸入端二、第三與門的輸入端二和第四與門的輸入端二 ；
第一開關(guān)管的基極與第一與門的輸出端相連；第二開關(guān)管的基極與第三與門的輸 出端相連；第三開關(guān)管的基極與第二與門的輸出端相連；第四開關(guān)管的基極與所述第四與 門的輸出端相連；第一開關(guān)管的集電極與第三開關(guān)管集電極相連；第二開關(guān)管的發(fā)射極與 所述第四開關(guān)管的發(fā)射極相連； 第一開關(guān)管的發(fā)射極與第二開關(guān)管的集電極相連的那端與變壓器原邊輸入端相 連；第三開關(guān)管的發(fā)射極與所述第四開關(guān)管的集電極相連得那端與變壓器的原邊輸出端相 連。 優(yōu)選的，在上述雙端控制驅(qū)動(dòng)電路中，所述驅(qū)動(dòng)電路還包括回讀校驗(yàn)電路，用于將 第一中央處理器和第二中央處理器的回讀信號(hào)分別發(fā)送到CPU1和CPU2，如果輸出信號(hào)與 回讀信號(hào)一致，正常輸出；任意一個(gè)CPU發(fā)現(xiàn)回讀信號(hào)和輸出不一致時(shí)切斷輸出，確保電路 的安全性。 優(yōu)選的，在上述雙端控制驅(qū)動(dòng)電路中，所述回讀校驗(yàn)電路具體為
變壓器原邊輸入端的方波信號(hào)經(jīng)電阻連接到第三光電耦合器，經(jīng)第一中央處理器 的輸入端進(jìn)行回讀；回讀的電平信號(hào)判斷第一中央處理器和第二中央處理器的后級(jí)電路是 否能正常工作，如果發(fā)現(xiàn)故障，則第一中央處理器停止動(dòng)態(tài)信號(hào)的輸出； 經(jīng)第二光電耦合器后的信號(hào)輸入第四光電耦合器，輸入第二中央處理器的輸入端 進(jìn)行回讀；回讀的電平信號(hào)判斷第一中央處理器和第二中央處理器后級(jí)電路是否正常工 作，如果發(fā)現(xiàn)故障，則第二中央處理器停止靜態(tài)信號(hào)的輸出。 從上述技術(shù)方案可以看出，本發(fā)明增加了驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路接收所述第一中 央處理器和所述第二中央處理器的驅(qū)動(dòng)信號(hào)，當(dāng)?shù)谝恢醒胩幚砥骱退龅诙醒胩幚砥魍?時(shí)輸出有效驅(qū)動(dòng)信號(hào)時(shí)，輸出有效負(fù)載驅(qū)動(dòng)電壓到后級(jí)電路。保證了第一中央處理器和第 二中央處理器只有在同時(shí)輸出有效地信號(hào)時(shí)才能為后續(xù)負(fù)載提供驅(qū)動(dòng)電路。為了保證電路 的可靠性，該電路對(duì)輸入的動(dòng)態(tài)方波信號(hào)和靜態(tài)電平使能信號(hào)采取了回讀校驗(yàn)的措施，增 加了回讀校驗(yàn)電路。當(dāng)回讀信號(hào)與輸出信號(hào)存在差異時(shí)，第一中央處理器與第二中央處理 器停止信號(hào)輸出。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明實(shí)施例帶回讀的雙端控制驅(qū)動(dòng)電路圖。
具體實(shí)施例方式
下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；?本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。 為清楚說明本發(fā)明電路，下面給出實(shí)施例并結(jié)合附圖詳細(xì)說明。 如圖1所示，光電隔離動(dòng)靜態(tài)雙端控制驅(qū)動(dòng)電路由兩個(gè)獨(dú)立的CPU(中央處理器)
控制，其中一個(gè)CPU輸出幅值為5V的動(dòng)態(tài)方波信號(hào)，另一CPU輸出幅值為5V的高電平靜態(tài)
使能信號(hào)，只有動(dòng)態(tài)方波信號(hào)和靜態(tài)電平使能信號(hào)同時(shí)輸入后級(jí)電路，才能使后級(jí)電路工作。 雙端控制驅(qū)動(dòng)電路包括CPU1、CPU2、驅(qū)動(dòng)電路和后級(jí)電路，CPU1和CPU2發(fā)出驅(qū)動(dòng) 信號(hào)后，經(jīng)過驅(qū)動(dòng)電路判斷，如果CPU1和CPU2同時(shí)輸出有效信號(hào)，驅(qū)動(dòng)電路就會(huì)輸出驅(qū)動(dòng) 電壓給后級(jí)電路，后級(jí)電路經(jīng)過變壓器變壓和整流器整流，給負(fù)載提供直流電壓。
其中，驅(qū)動(dòng)電路包括光電隔離電路和全橋DC-DC變換器。以下對(duì)光電隔離電路和 全橋DC-DC變換器，進(jìn)行詳細(xì)介紹。 在本發(fā)明實(shí)施例中光電隔離電路包括光電耦合器U2和U3、電阻R3和R4。全橋DC-DC變換器包括反相器U5A、U5B、U6A和U6B，與門U7A、U7B、U7C和U7D，開
關(guān)管Q1、Q2、Q3和Q4。 從CPU1輸出的動(dòng)態(tài)方波信號(hào)經(jīng)光電耦合器U2隔離后，先后輸入兩個(gè)串聯(lián)的反相 器U5A和U5B。 U5A輸出的方波信號(hào)和U5B輸出的方波信號(hào)幅值相同相位相反。U5A輸出 的方波信號(hào)分別輸入到U7B和U6B的輸入端，經(jīng)U6B反相后的信號(hào)輸入到U7D輸入端；U5B 輸出的方波信號(hào)分別輸入到U7A和U6A的輸入端，經(jīng)U6A反相后的信號(hào)輸入到U7C的輸入 端。此種電路結(jié)構(gòu)保證了輸入到U7A和U7D與門的動(dòng)態(tài)方波的瞬時(shí)狀態(tài)是高電平時(shí)，輸入 到U7B和U7C與門的動(dòng)態(tài)方波的瞬時(shí)狀態(tài)是低電平；反之，輸入到U7B和U7C與門的動(dòng)態(tài)方 波的瞬時(shí)狀態(tài)是高電平時(shí)，輸入到U7A和U7D與門的動(dòng)態(tài)方波的瞬時(shí)狀態(tài)是低電平。
從CPU2輸出的電平信號(hào)經(jīng)光電耦合器U3隔離后，分別輸入到與門U7A、 U7B、 U7C 和U7D的輸入端。 由于輸入到U7A和U7D與門的動(dòng)態(tài)方波信號(hào)與輸入到U7B和U7C與門的動(dòng)態(tài)方波 信號(hào)反相，因此動(dòng)態(tài)方波信號(hào)與靜態(tài)電平信號(hào)分別經(jīng)U7A、U7B、U7C和U7D相與后的輸出，保 證了開關(guān)管Ql和Q4同時(shí)導(dǎo)通的同時(shí)，Q2和Q3處于截止?fàn)顟B(tài)。反之，Q2和Q3同時(shí)導(dǎo)通的 同時(shí)，Q1和Q4處于截止?fàn)顟B(tài)。 Q1、Q2、Q3和Q4導(dǎo)通和截止的頻率與動(dòng)態(tài)方波的頻率相同，從而由Q1、Q2、Q3和Q4
組成的橋式電路輸出幅值接近VCC—F，周期與輸入動(dòng)態(tài)方波相同的方波信號(hào)，然后經(jīng)由后級(jí) 的變壓器變壓，整流橋整流及濾波后，給負(fù)載提供直流電壓。 為了保證電路的可靠性，該電路對(duì)輸入的動(dòng)態(tài)方波信號(hào)和靜態(tài)電平使能信號(hào)采取 了回讀校驗(yàn)的措施，增加了回讀校驗(yàn)電路。變壓器原邊的方波信號(hào)經(jīng)R2連接到光電耦合器 U1，然后經(jīng)CPU1的2端口回讀。CPU1通過對(duì)比從端口 l輸出的電平信號(hào)和從2端口回讀的 電平信號(hào)判斷CPU后級(jí)電路是否能正常工作，如果發(fā)現(xiàn)故障，則CPU1停止動(dòng)態(tài)信號(hào)的輸出； CPU2的l端口輸出信號(hào)經(jīng)光電耦合器U3輸出后，輸入光電耦合器U4，然后經(jīng)CPU2的端口2回讀，CPU2通過對(duì)比從端口 1輸出的電平信號(hào)和從端口 2回讀的電平信號(hào)判斷CPU后級(jí) 電路是否正常工作，如果發(fā)現(xiàn)故障，則CPU2停止靜態(tài)信號(hào)的輸出。 該電路應(yīng)用于二乘二取二系統(tǒng)底層驅(qū)動(dòng)單元，驅(qū)動(dòng)的目標(biāo)設(shè)備是JWXC-1700繼電 器。二乘二取二系統(tǒng)底層驅(qū)動(dòng)單元由兩個(gè)完全獨(dú)立的CPU控制，兩個(gè)互相通信的CPU協(xié)同 完成控制功能。 圖中的光電耦合器為TLP281，反相器為DM74LS04，虛線框內(nèi)的電路可以采用分立 元器件搭接，本實(shí)例電路采用了 L298N芯片，L298N芯片集成了圖中虛框線的電路。
CPU1通過端口 l輸出頻率為lKHz，幅值為5伏的方波信號(hào)，通過光電耦合器U9，經(jīng) 兩次反相器反相，反相器U5A的輸出方波輸入到L298N內(nèi)部的U6B和U7B的輸入端，反相器 U5B的輸出方波輸入到L298N內(nèi)部的U7A和U6A。 CPU2通過端口 1輸出幅值為5V的電平信號(hào)，通過光電耦合器U3輸入到L298N的 四個(gè)與門，與動(dòng)態(tài)方波信號(hào)相與后分別控制Ql和Q4，以及Q2和Q3的導(dǎo)通與關(guān)閉，從而輸出 幅值約24V，周期與輸入動(dòng)態(tài)方波相同的方波，并經(jīng)后級(jí)的變壓器變壓，整流橋整流濾波，給 負(fù)載RL提供了約24V的直流驅(qū)動(dòng)電壓。 為了保證電路的安全性，CPU1、CPU2分別對(duì)本身輸出的信號(hào)進(jìn)行回讀校驗(yàn)，當(dāng)輸出 與回讀信號(hào)不一致時(shí)，CPU切斷該路輸出，從而切斷整個(gè)驅(qū)動(dòng)電路的輸出。如圖2所示，變 壓器原邊的動(dòng)態(tài)方波信號(hào)經(jīng)光電耦合器Ul輸入至CPU1的端口 2供回讀校驗(yàn)，CPU2輸出的 靜態(tài)電平信號(hào)經(jīng)光電耦合器U4輸入到CPU2的2端口供回讀校驗(yàn)。 本發(fā)明實(shí)施例中增加了驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路接收所述第一中央處理器和所述第 二中央處理器的驅(qū)動(dòng)信號(hào)，當(dāng)?shù)谝恢醒胩幚砥骱退龅诙醒胩幚砥魍瑫r(shí)輸出有效驅(qū)動(dòng)信 號(hào)時(shí)，輸出有效負(fù)載驅(qū)動(dòng)電壓到后級(jí)電路。保證了第一中央處理器和第二中央處理器只有 在同時(shí)輸出有效地信號(hào)時(shí)才能為后續(xù)負(fù)載提供驅(qū)動(dòng)電路。為了保證電路的可靠性，該電 路對(duì)輸入的動(dòng)態(tài)方波信號(hào)和靜態(tài)電平使能信號(hào)采取了回讀校驗(yàn)的措施，增加了回讀校驗(yàn)電 路。當(dāng)回讀信號(hào)與輸出信號(hào)存在差異時(shí)，第一中央處理器與第二中央處理器停止信號(hào)輸出。
對(duì)于本發(fā)明實(shí)施例中所闡述的方法，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何 修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。對(duì)所公開的實(shí)施例的上述說 明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的 專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神 或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施 例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
權(quán)利要求
一種雙端控制驅(qū)動(dòng)電路，包括第一中央處理器、第二中央處理器、變壓器和整流器，其特征在于，還包括驅(qū)動(dòng)電路用于接收所述第一中央處理器和所述第二中央處理器的驅(qū)動(dòng)信號(hào)，當(dāng)?shù)谝恢醒胩幚砥骱退龅诙醒胩幚砥魍瑫r(shí)輸出有效驅(qū)動(dòng)信號(hào)時(shí)，輸出有效負(fù)載驅(qū)動(dòng)電壓到后級(jí)電路。
2. 根據(jù)權(quán)利要求1所述的雙端控制驅(qū)動(dòng)電路，其特征在于，所述第一中央處理器和第二中央處理器中，一個(gè)輸出動(dòng)態(tài)方波信號(hào)；另一個(gè)輸出靜態(tài)電平信號(hào)。
3. 根據(jù)權(quán)利要求2所述的雙端控制驅(qū)動(dòng)電路，其特征在于，當(dāng)?shù)谝恢醒胩幚砥鬏敵鰟?dòng)態(tài)方波信號(hào)時(shí)，所述驅(qū)動(dòng)電路包括光電隔離電路，用于傳輸?shù)谝恢醒胩幚砥骱偷诙醒胩幚砥鬏敵龅尿?qū)動(dòng)信號(hào)；全橋式DC-DC變換器用于接收光電隔離電路處理后的信號(hào)，動(dòng)態(tài)方波信號(hào)和靜態(tài)電平使能信號(hào)同時(shí)產(chǎn)生，全橋式DC-DC變換器輸出有效負(fù)載驅(qū)動(dòng)電壓。
4. 根據(jù)權(quán)利要求3所述的雙端控制驅(qū)動(dòng)電路，其特征在于，所述光電隔離電路包括第一光電耦合器該第一光電耦合器輸入端與所述CPU1輸出端相連；第二光電耦合器該第二光電耦合器輸入端與所述CPU2輸出端相連。
5. 根據(jù)權(quán)利要求4所述的雙端控制驅(qū)動(dòng)電路，其特征在于，所述全橋式DC-DC變換器包括第一反相器、第二反相器、第三反相器、第四反相器、第一與門、第二與門、第三與門、第四與門、第一開關(guān)管、第二開關(guān)管、第三開關(guān)管和第四開關(guān)管；其中，從第一中央處理器輸出的動(dòng)態(tài)方波信號(hào)經(jīng)第一光電耦合器隔離后，輸入串聯(lián)的第一反相器和第二反相器；第一反相器輸出的方波信號(hào)分別輸入到第二與門輸入端一和第四反相器的輸入端，經(jīng)第四反相器反相后的信號(hào)輸入到第四與門輸入端一；第二反相器輸出的方波信號(hào)分別輸入到第一與門的輸入端一和第三反相器的輸入端，經(jīng)第三反相器反相后的信號(hào)輸入到第三與門的輸入端一；從第二中央處理器輸出的電平信號(hào)經(jīng)第二光電耦合器隔離后，分別輸入到第一與門的輸入端二、第二與門的輸入端二、第三與門的輸入端二和第四與門的輸入端二 ；第一開關(guān)管的基極與第一與門的輸出端相連；第二開關(guān)管的基極與第三與門的輸出端相連；第三開關(guān)管的基極與第二與門的輸出端相連；第四開關(guān)管的基極與所述第四與門的輸出端相連；第一開關(guān)管的集電極與第三開關(guān)管集電極相連；第二開關(guān)管的發(fā)射極與所述第四開關(guān)管的發(fā)射極相連；第一開關(guān)管的發(fā)射極與第二開關(guān)管的集電極相連的那端與變壓器原邊輸入端相連；第三開關(guān)管的發(fā)射極與所述第四開關(guān)管的集電極相連得那端與變壓器的原邊輸出端相連。
6. 根據(jù)權(quán)利要求5所述的雙端控制驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)電路還包括回讀校驗(yàn)電路，用于將第一中央處理器和第二中央處理器的回讀信號(hào)分別發(fā)送到CPU1和CPU2，如果輸出信號(hào)與回讀信號(hào)一致，正常輸出；任意一個(gè)CPU發(fā)現(xiàn)回讀信號(hào)和輸出不一致時(shí)切斷輸出，確保電路的安全性。
7. 根據(jù)權(quán)利要求6所述的雙端控制驅(qū)動(dòng)電路，其特征在于，所述回讀校驗(yàn)電路具體為變壓器原邊輸入端的方波信號(hào)經(jīng)電阻連接到第三光電耦合器，經(jīng)第一中央處理器的輸入端進(jìn)行回讀；回讀的電平信號(hào)判斷第一中央處理器和第二中央處理器的后級(jí)電路是否能正常工作，如果發(fā)現(xiàn)故障，則第一中央處理器停止動(dòng)態(tài)信號(hào)的輸出；經(jīng)第二光電耦合器后的信號(hào)輸入第四光電耦合器，輸入第二中央處理器的輸入端進(jìn)行回讀；回讀的電平信號(hào)判斷第一中央處理器和第二中央處理器后級(jí)電路是否正常工作，如果發(fā)現(xiàn)故障，則第二中央處理器停止靜態(tài)信號(hào)的輸出。
全文摘要
本發(fā)明公開了一種雙端控制驅(qū)動(dòng)電路，包括第一中央處理器、第二中央處理器、變壓器和整流器，還包括驅(qū)動(dòng)電路用于接收所述第一中央處理器和所述第二中央處理器的驅(qū)動(dòng)信號(hào)，當(dāng)?shù)谝恢醒胩幚砥骱退龅诙醒胩幚砥魍瑫r(shí)輸出有效驅(qū)動(dòng)信號(hào)時(shí)，輸出有效負(fù)載驅(qū)動(dòng)電壓到后級(jí)電路。從上述技術(shù)方案可以看出，本發(fā)明增加了驅(qū)動(dòng)電路，該驅(qū)動(dòng)電路接收所述第一中央處理器和所述第二中央處理器的驅(qū)動(dòng)信號(hào)，當(dāng)?shù)谝恢醒胩幚砥骱退龅诙醒胩幚砥魍瑫r(shí)輸出有效驅(qū)動(dòng)信號(hào)時(shí)，輸出有效負(fù)載驅(qū)動(dòng)電壓到后級(jí)電路。保證了第一中央處理器和第二中央處理器只有在同時(shí)輸出有效地信號(hào)時(shí)才能為后續(xù)負(fù)載提供驅(qū)動(dòng)電路。
文檔編號(hào)G05B19/04GK101694574SQ20091023600
公開日2010年4月14日 申請(qǐng)日期2009年10月15日 優(yōu)先權(quán)日2009年10月15日
發(fā)明者于長(zhǎng)洪, 任軍, 劉曉冬, 姚元鵬, 崔新民, 張樂平, 張夫松, 李民, 賈凌武, 邱兆陽(yáng), 鄭建, 陳新冬 申請(qǐng)人:北京全路通信信號(hào)研究設(shè)計(jì)院;