芯片測試方法和裝置制造方法
【專利摘要】本發(fā)明提供一種芯片測試方法和裝置，涉及芯片測試領(lǐng)域，其中方法包括：對(duì)芯片進(jìn)行第一晶圓級(jí)測試；若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊第一指定位置寫入第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息；讀取所述第一標(biāo)識(shí)信息，進(jìn)行第二晶圓級(jí)測試，若所述第二晶圓級(jí)測試通過，則在所述芯片的閃存模塊第二指定位置寫入第二標(biāo)識(shí)信息；讀取所述第二標(biāo)識(shí)信息，進(jìn)行成品級(jí)測試，若所述成品級(jí)測試通過，則在所述芯片的閃存模塊第三指定位置寫入成品級(jí)測試通過的第三標(biāo)識(shí)信息；讀取所述第三標(biāo)識(shí)信息，進(jìn)行出庫測試。本發(fā)明方案解決了現(xiàn)有技術(shù)中對(duì)帶閃存模塊的芯片的測試過程中易出現(xiàn)遺漏某道測試而導(dǎo)致芯片質(zhì)量不高，造成資源浪費(fèi)的問題。
【專利說明】芯片測試方法和裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片測試技術(shù)，尤其涉及一種芯片測試方法和裝置。

【背景技術(shù)】
[0002]閃存(Flash Memory簡稱Flash)電路模塊，以其較大的存儲(chǔ)空間和相對(duì)較低的成本等優(yōu)勢，目前已廣泛應(yīng)用于MCU、SOC芯片。
[0003]目前，帶閃存模塊的芯片的生產(chǎn)過程中，需要對(duì)芯片進(jìn)行多道測試，包括芯片封裝前進(jìn)行的晶圓級(jí)測試及封裝后的測試，測試通過的芯片作為成品準(zhǔn)備出庫。為提高芯片的質(zhì)量，在成品出入庫時(shí)，對(duì)芯片進(jìn)行檢驗(yàn)或抽檢，判斷芯片是否合格。
[0004]由于帶閃存模塊的芯片在生產(chǎn)過程中測試流程比較復(fù)雜，容易出現(xiàn)漏檢等情況而把不良芯片帶到后續(xù)生產(chǎn)或測試流程中，造成資源的浪費(fèi)，且芯片在成品出入庫測試時(shí)，通常只是通過對(duì)芯片進(jìn)行成品級(jí)測試來判斷芯片是否合格，測試項(xiàng)數(shù)目較低，不易檢出不良芯片，從而不能準(zhǔn)確檢驗(yàn)芯片是否真正合格，難以保證芯片的質(zhì)量，尤其是對(duì)于批量生產(chǎn)測試的芯片，通常采用抽檢方式來檢驗(yàn)使得該批次的芯片質(zhì)量更難以保障。


【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種芯片測試方法和裝置，以解決現(xiàn)有技術(shù)中對(duì)帶閃存模塊的芯片的測試不能保證芯片質(zhì)量、造成資源浪費(fèi)的問題。
[0006]本發(fā)明提供的一種芯片測試方法，包括:
[0007]對(duì)芯片進(jìn)行第一晶圓級(jí)測試；
[0008]若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊第一指定位置寫入第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息；
[0009]讀取所述第一標(biāo)識(shí)信息，進(jìn)行第二晶圓級(jí)測試，若所述第二晶圓級(jí)測試通過，則在所述芯片的閃存模塊第二指定位置寫入第二晶圓級(jí)測試通過的第二標(biāo)識(shí)信息；
[0010]讀取所述第二標(biāo)識(shí)信息，進(jìn)行成品級(jí)測試，若所述成品級(jí)測試通過，則在所述芯片的閃存模塊第三指定位置寫入成品級(jí)測試通過的第三標(biāo)識(shí)信息；
[0011]讀取所述第三標(biāo)識(shí)信息，進(jìn)行出庫測試；
[0012]其中，所述第一晶圓級(jí)測試包括閃存模塊測試；
[0013]所述閃存模塊測試，包括:
[0014]通過設(shè)置在所述芯片上的接口電路向所述閃存模塊發(fā)送測試指令，以使所述接口電路根據(jù)所述測試指令對(duì)所述閃存模塊進(jìn)行測試，其中，所述測試指令包括寫數(shù)據(jù)測試命令、讀數(shù)據(jù)測試命令以及擦除測試命令中的至少一個(gè)指令。
[0015]本發(fā)明提供的一種芯片測試裝置，包括:
[0016]第一測試模塊，用于對(duì)芯片進(jìn)行第一晶圓級(jí)測試；
[0017]標(biāo)記模塊，用于若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊第一指定位置寫入第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息；
[0018]第二測試模塊，用于讀取所述第一標(biāo)識(shí)信息，對(duì)所述芯片進(jìn)行第二晶圓級(jí)測試；
[0019]所述標(biāo)記模塊還用于若所述第二晶圓級(jí)測試通過，則在所述芯片的閃存模塊第二指定位置寫入第二晶圓級(jí)測試通過的第二標(biāo)識(shí)信息；
[0020]第三測試模塊，用于讀取所述第二標(biāo)識(shí)信息，進(jìn)行所述成品級(jí)測試；
[0021]所述標(biāo)記模塊還用于若所述成品級(jí)測試通過，則在所述芯片的閃存模塊第三指定位置寫入成品級(jí)測試通過的第三標(biāo)識(shí)信息；
[0022]第四測試模塊，用于讀取所述第三標(biāo)識(shí)信息，進(jìn)行出庫測試；
[0023]其中，所述第一測試模塊具體用于:
[0024]通過設(shè)置在所述芯片上的接口電路向所述閃存模塊發(fā)送測試指令，以使所述接口電路根據(jù)所述測試指令對(duì)所述閃存模塊進(jìn)行測試，其中，所述測試指令包括寫數(shù)據(jù)測試命令、讀數(shù)據(jù)測試命令以及擦除測試命令中的至少一個(gè)指令。
[0025]本發(fā)明的方案中，在第一晶圓級(jí)測試、第二晶圓級(jí)測試及成品級(jí)測試通過之后在芯片閃存模塊的指定位置做相應(yīng)的通過標(biāo)識(shí)信息，使得在進(jìn)行在后的測試之前，通過在芯片閃存模塊的指定位置讀取在前的測試的測試通過標(biāo)識(shí)信息，可以確定在前的測試通過，從而保證了芯片測試的測試項(xiàng)數(shù)，保證了芯片質(zhì)量，同時(shí)后續(xù)測試中也可以及時(shí)檢測出未進(jìn)行該測試之前需要進(jìn)行的測試或者之前進(jìn)行的測試未通過的芯片，使得未進(jìn)行或未通過之前測試的芯片得到及時(shí)的處理，避免了不良芯片直接進(jìn)入后續(xù)生產(chǎn)流程中而造成資源浪費(fèi)，節(jié)約了成本。

【專利附圖】

【附圖說明】
[0026]圖1為本發(fā)明芯片測試方法實(shí)施例一的流程圖；
[0027]圖2為本發(fā)明芯片測試方法實(shí)施例二中接口電路的時(shí)序圖；
[0028]圖3為本發(fā)明芯片測試裝置實(shí)施例一的結(jié)構(gòu)示意圖；
[0029]圖4為本發(fā)明芯片測試裝置實(shí)施例二的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0030]圖1為本發(fā)明芯片測試方法實(shí)施例一的流程圖，參見圖1，本實(shí)施例的方法可以由測試儀執(zhí)行，具體包括:
[0031]步驟101:對(duì)芯片進(jìn)行第一晶圓級(jí)測試；
[0032]晶圓級(jí)測試為在芯片封裝前所做的測試，測試儀可以通過探針與芯片上的管腳接觸而實(shí)現(xiàn)芯片的電性接觸式測試。
[0033]步驟102:若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊第一指定位置寫入第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息；
[0034]本實(shí)施例中，若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊的第一指定位置寫入指示第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息，以便進(jìn)行后續(xù)測試之前讀取確定第一晶圓級(jí)測試通過。第一晶圓級(jí)測試不通過時(shí)，根據(jù)測試結(jié)果提示對(duì)芯片進(jìn)行返修或者其他操作。
[0035]其中，所述第一晶圓級(jí)測試包括閃存模塊測試；
[0036]所述閃存模塊測試，包括:
[0037]通過設(shè)置在所述芯片上的接口電路向所述閃存模塊發(fā)送測試指令，以使所述接口電路根據(jù)所述測試指令對(duì)所述閃存模塊進(jìn)行測試，其中，所述測試指令包括寫數(shù)據(jù)測試命令、讀數(shù)據(jù)測試命令以及擦除測試命令中的至少一個(gè)指令。
[0038]步驟103:讀取所述第一標(biāo)識(shí)信息，進(jìn)行第二晶圓級(jí)測試，若所述第二晶圓級(jí)測試通過，則在所述芯片的閃存模塊第二指定位置寫入第二晶圓級(jí)測試通過的第二標(biāo)識(shí)信息；
[0039]本實(shí)施例中，在進(jìn)行第二晶圓級(jí)測試之前，通過讀取到第一標(biāo)識(shí)信息確定第一晶圓級(jí)測試通過，從而實(shí)現(xiàn)了盡早發(fā)現(xiàn)漏測或未通過第一晶圓級(jí)測試的芯片。優(yōu)選地，在本實(shí)施例中，若測試儀未讀取到所述第一標(biāo)識(shí)信息，則提示用戶第一晶圓級(jí)測試未進(jìn)行或未通過，繼續(xù)或停止所述第二晶圓級(jí)測試。
[0040]另外，若所述第二晶圓級(jí)測試未通過，測試儀可以根據(jù)測試結(jié)果提示用戶對(duì)所述芯片進(jìn)行返修或做其他處理。
[0041]步驟104:讀取所述第二標(biāo)識(shí)信息，進(jìn)行成品級(jí)測試，若所述成品級(jí)測試通過，則在所述芯片的閃存模塊第三指定位置寫入成品級(jí)測試通過的第三標(biāo)識(shí)信息；
[0042]本實(shí)施例中，測試儀對(duì)芯片進(jìn)行成品級(jí)測試前，讀取閃存模塊的第二指定位置的數(shù)據(jù)，若讀取到所述第二標(biāo)識(shí)信息，則確定第二晶圓級(jí)測試通過，繼續(xù)進(jìn)行所述成品級(jí)測試。
[0043]優(yōu)選地，本實(shí)施中，所述測試儀在進(jìn)行所述成品級(jí)測試前，若讀取不到所述第二標(biāo)識(shí)信息，則測試儀提示用戶第二晶圓級(jí)測試未進(jìn)行或未通過，停止或繼續(xù)進(jìn)行所述成品級(jí)測試。
[0044]步驟105:讀取所述第三標(biāo)識(shí)信息，進(jìn)行出庫測試；
[0045]當(dāng)測試儀需要對(duì)芯片進(jìn)行出庫測試時(shí)，在進(jìn)行出庫測試前通過讀取芯片閃存模塊的第三指定位置的第三標(biāo)識(shí)信息以確定該芯片已通過所述成品級(jí)測試。若讀取不到所述第三標(biāo)識(shí)，則測試儀提示用戶該芯片未通過成品級(jí)測試，繼續(xù)或停止進(jìn)行所述出庫測試。
[0046]本實(shí)施例中，在第一晶圓級(jí)測試、第二晶圓級(jí)測試及成品級(jí)測試通過之后在芯片閃存模塊的指定位置做相應(yīng)的通過標(biāo)識(shí)信息，使得在進(jìn)行在后的測試之前，通過在芯片閃存模塊的指定位置讀取在前的測試的測試通過標(biāo)識(shí)信息，可以確定在前的測試通過，從而保證了芯片測試的測試項(xiàng)數(shù)，保證了芯片質(zhì)量，同時(shí)后續(xù)測試中也可以及時(shí)檢測出未進(jìn)行該測試之前需要進(jìn)行的測試或者之前進(jìn)行的測試未通過的芯片，使得未進(jìn)行或未通過之前測試的芯片得到及時(shí)的處理，避免了不良芯片直接進(jìn)入后續(xù)生產(chǎn)流程中而造成資源浪費(fèi)，節(jié)約了成本。
[0047]本發(fā)明芯片測試方法實(shí)施例二提供一種芯片測試方法，在圖1所示的方法的基礎(chǔ)上，進(jìn)一步地，本實(shí)施例中的所述第一晶圓級(jí)測試包括:測試儀通過探針與所述芯片上的管腳接觸而進(jìn)行的電性接觸式測試、閃存模塊測試等，所述閃存模塊測試具體包括:通過設(shè)置在所述芯片上的接口電路向所述閃存模塊發(fā)送測試指令，以使所述接口電路根據(jù)所述測試指令對(duì)所述閃存模塊進(jìn)行測試，其中，所述測試指令包括寫數(shù)據(jù)測試命令、讀數(shù)據(jù)測試命令以及擦除測試命令中的至少一個(gè)指令。
[0048]所述接口電路采用擴(kuò)展的串行通信協(xié)議，具有SCK時(shí)鐘信號(hào)線、SDA數(shù)據(jù)輸入輸出信號(hào)線，該接口電路傳輸?shù)臄?shù)據(jù)中，每幀數(shù)據(jù)包括一個(gè)起始位和一個(gè)停止位，起始位和停止位中間為數(shù)據(jù)位，SCK為高電平時(shí)SDA的下降沿為起始位，SCK為高電平時(shí)，SDA的上升沿為停止位，接口電路在SCK的上升沿采集測試指令的數(shù)據(jù)。所述測試指令中的各指令均包含起始位、命令頭及停止位，其中命令頭指示測試命令的類型，指示測試命令類型為讀/寫數(shù)據(jù)測試命令或者是擦除測試命令，命令頭和停止位之間還設(shè)有數(shù)據(jù)域，指示讀/寫/擦除數(shù)據(jù)的位置信息。
[0049]接口電路通過所述SCK時(shí)鐘信號(hào)線和SDA數(shù)據(jù)輸入輸出信號(hào)線接收測試指令的時(shí)序圖參見圖2，其中Thds為起始位SCK保持時(shí)間，Tck為串行數(shù)據(jù)時(shí)鐘周期，Tstud為串行數(shù)據(jù)建立時(shí)間，Thdd為串行數(shù)據(jù)保持時(shí)間，Tstup為停止位SCK建立時(shí)間。
[0050]優(yōu)選地，在本實(shí)施例中，所述接口電路還具有MRST復(fù)位信號(hào)線，為保證芯片安全，所述接口電路在所述芯片上電復(fù)位后為鎖定模式，相應(yīng)地，本實(shí)施例的方法中在步驟101之前還包括:向所述接口電路發(fā)送解鎖命令，以使所述接口電路根據(jù)所述解鎖命令進(jìn)行解鎖，具體為=MRST信號(hào)拉低，通過接口電路的SCK時(shí)鐘信號(hào)線及SDA數(shù)據(jù)輸入輸出信號(hào)線輸入解鎖命令。所述解鎖命令包含起始位、解鎖命令特定字符串及停止位。
[0051]本實(shí)施例中，通過接口電路對(duì)閃存模塊進(jìn)行測試，提高了芯片測試的測試項(xiàng)的項(xiàng)數(shù)。
[0052]為了進(jìn)一步保證芯片的安全性，所述接口電路在解鎖之后還可以選擇將所述接口電路設(shè)置為測試模式或正常模式，只有在測試模式下才允許進(jìn)行各級(jí)測試，則相應(yīng)地，所述接口電路解鎖之后還包括:向所述接口電路發(fā)送測試模式設(shè)置命令，以使所述接口電路根據(jù)測試模式設(shè)置命令將工作模式設(shè)置為測試模式。
[0053]優(yōu)選地，本實(shí)施例中，在測試過程中芯片斷電后重新上電復(fù)位時(shí),所述接口電路也為鎖定模式，在繼續(xù)后續(xù)測試之前還包括:向所述接口電路發(fā)送解鎖命令，以使所述接口電路根據(jù)所述解鎖命令進(jìn)行解鎖、向所述接口電路發(fā)送測試模式設(shè)置命令，以使所述接口電路根據(jù)測試模式設(shè)置命令將工作模式設(shè)置為測試模式。本實(shí)施例步驟102中的第一晶圓級(jí)測試通過是指第一晶圓級(jí)測試中包括的各項(xiàng)測試如電性接觸式測試和閃存模塊測試等均通過，若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊的第一指定位置寫入指示第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息，以在后續(xù)所需進(jìn)行的第二晶圓級(jí)測試、成品級(jí)測試以及出庫測試中的至少一個(gè)測試之前根據(jù)所述第一晶圓級(jí)測試通過的標(biāo)識(shí)信息確定所述第一晶圓級(jí)測試通過，以提高后續(xù)測試的覆蓋率。
[0054]若所述第二晶圓級(jí)測試通過，則在所述閃存模塊的第二指定位置中寫入第二晶圓級(jí)測試通過的第二標(biāo)識(shí)信息，以在后續(xù)所需進(jìn)行的成品級(jí)測試和/或出庫測試過程中通過讀取所述第二標(biāo)識(shí)信息確定所述第二晶圓級(jí)測試通過，進(jìn)而提高第二晶圓級(jí)測試之后的測試的覆蓋率。
[0055]所述第二晶圓級(jí)測試包括閃存模塊可靠性測試、第一芯片自測試及通過探針接觸芯片管腳而進(jìn)行的常規(guī)電性接觸式測試；
[0056]所述可靠性測試包括:對(duì)所述閃存模塊進(jìn)行寫數(shù)據(jù)操作之后，對(duì)所述芯片進(jìn)行高溫烘烤，并在烘烤之后檢測寫入的數(shù)據(jù)是否丟失，若未丟失則可靠性測試通過。
[0057]所述第一芯片自測試，包括:通過設(shè)置在所述芯片上的接口電路向所述芯片的內(nèi)核處理單元發(fā)送自測試指令，以使所述內(nèi)核處理單元運(yùn)行存儲(chǔ)在所述閃存模塊中的第一測試代碼進(jìn)行第一芯片自測試。所述內(nèi)核處理單元將運(yùn)行結(jié)果信號(hào)通過所述接口電路返回給測試儀。
[0058]在本實(shí)施例中，所述自測試指令具體可以為:將所述MRST信號(hào)拉低或拉高。所述閃存模塊中的存儲(chǔ)的第一測試代碼可以在所述第二晶圓級(jí)測試中(例如寫數(shù)據(jù)測試中)或者在第二圓晶級(jí)測試之前，通過接口電路燒寫到所述閃存模塊中的。所述第一芯片自測試?yán)昧诵酒陨淼拈W存模塊存儲(chǔ)測試代碼、內(nèi)核處理單元對(duì)測試代碼進(jìn)行譯碼并運(yùn)行，相對(duì)于現(xiàn)有方案中通過在芯片上設(shè)置額外的電路模塊(如掃描鏈電路模塊)來實(shí)現(xiàn)芯片自測試,節(jié)約了成本。
[0059]進(jìn)一步地，所述進(jìn)行成品級(jí)測試之前，本實(shí)施例的方法還包括:對(duì)芯片進(jìn)行封裝。所述成品級(jí)測試包括芯片封裝后的電性接觸測試、第二芯片自測試及其他功能性測試，所述第二芯片自測試包括:通過設(shè)置在所述芯片上的接口電路向所述芯片的內(nèi)核處理單元發(fā)送自測試指令，以使所述內(nèi)核處理單元運(yùn)行存儲(chǔ)在所述閃存模塊中的第二自測試代碼進(jìn)行第二芯片自測試。所述第二自測試代碼與所述第一自測試的測試代碼可以為不同或者相同的測試代碼，特別地，在第二自測試代碼與第一自測試代碼不同時(shí)，所述第二自測試代碼可以是在所述成品級(jí)測試之前(例如在第二晶圓級(jí)測試中)，通過所述接口電路燒寫到所述閃存模塊中的。
[0060]所述成品級(jí)測試還包括:根據(jù)閃存模塊存儲(chǔ)的第一晶圓級(jí)測試通過標(biāo)識(shí)信息和/或第二晶圓級(jí)測試通過標(biāo)識(shí)信息確定所述第一晶圓級(jí)測試和/或第二晶圓級(jí)測試通過，從而提高了成品級(jí)測試的測試項(xiàng)數(shù)目，進(jìn)一步保證了芯片質(zhì)量。
[0061]特別地，在進(jìn)行第一晶圓級(jí)測試與第二晶圓級(jí)測試之間、第二晶圓級(jí)測試和成品級(jí)測試之間所述芯片需要斷電時(shí)，則在芯片重新上電之后、進(jìn)行第二晶圓級(jí)和/或成品級(jí)測試之前，本實(shí)施例的方法還包括:向所述接口電路發(fā)送解鎖命令，以使所述接口電路根據(jù)所述解鎖命令進(jìn)行解鎖。
[0062]若所述成品級(jí)測試通過，則在所述閃存模塊的第三指定位置寫入成品級(jí)測試通過的第三標(biāo)識(shí)信息，以在后續(xù)所需進(jìn)行的出庫測試過程中根據(jù)所述成品級(jí)測試通過的第三標(biāo)識(shí)信息確定所述成品級(jí)測試通過。
[0063]本實(shí)施例中，進(jìn)行第一晶圓級(jí)測試、第二晶圓級(jí)測試或成品級(jí)測試未通過時(shí)，測試儀顯示測試結(jié)果，提示用戶對(duì)芯片進(jìn)行返修或者其他處理。
[0064]本實(shí)施例中，對(duì)芯片進(jìn)行的測試中，當(dāng)前測試根據(jù)閃存模塊存儲(chǔ)的測試通過標(biāo)識(shí)信息確定當(dāng)前測試之前的測試通過，從而保證了當(dāng)前測試的覆蓋率，并且能盡早排查出當(dāng)前測試之前的測試未測試或者未通過的芯片，避免了將不良芯片帶入下一步檢測或生產(chǎn)過程中而造成的資源浪費(fèi)、芯片質(zhì)量差的問題。
[0065]另外，本實(shí)施例中的出庫測試可以直接根據(jù)閃存模塊中存儲(chǔ)的第一晶圓級(jí)測試通過標(biāo)識(shí)信息、第二晶圓級(jí)測試通過標(biāo)識(shí)信息及成品級(jí)測試通過標(biāo)識(shí)信息來確定芯片質(zhì)量合格，與現(xiàn)有技術(shù)中只通過成品級(jí)測試來實(shí)現(xiàn)的出庫檢測相比，測試覆蓋率高，更能夠保證芯片的質(zhì)量，且不必重新進(jìn)行測試，節(jié)約了時(shí)間，提高了出庫測試的效率。
[0066]圖3為本發(fā)明芯片測試裝置實(shí)施例一的結(jié)構(gòu)示意圖，參見圖3，本實(shí)施例的裝置包括:
[0067]第一測試模塊41，用于對(duì)芯片進(jìn)行第一晶圓級(jí)測試；
[0068]標(biāo)記模塊42，用于若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊第一指定位置寫入第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息；
[0069]第二測試模塊43，用于讀取所述第一標(biāo)識(shí)信息，對(duì)所述芯片進(jìn)行第二晶圓級(jí)測試；
[0070]所述標(biāo)記模塊42還用于若所述第二晶圓級(jí)測試通過，則在所述芯片的閃存模塊第二指定位置寫入第二晶圓級(jí)測試通過的第二標(biāo)識(shí)信息；
[0071]第三測試模塊44，用于讀取所述第二標(biāo)識(shí)信息，進(jìn)行所述成品級(jí)測試；
[0072]所述標(biāo)記模塊42還用于若所述成品級(jí)測試通過，則在所述芯片的閃存模塊第三指定位置寫入成品級(jí)測試通過的第三標(biāo)識(shí)信息；
[0073]第四測試模塊45，用于讀取所述第三標(biāo)識(shí)信息，進(jìn)行出庫測試；
[0074]其中，所述第一測試模塊41具體用于:
[0075]通過設(shè)置在所述芯片上的接口電路向所述閃存模塊發(fā)送測試指令，以使所述接口電路根據(jù)所述測試指令對(duì)所述閃存模塊進(jìn)行測試，其中，所述測試指令包括寫數(shù)據(jù)測試命令、讀數(shù)據(jù)測試命令以及擦除測試命令中的至少一個(gè)指令。
[0076]本實(shí)施例的裝置可以部署在測試芯片的測試儀上，本實(shí)施例的裝置可以用于執(zhí)行圖1所示方法實(shí)施例的技術(shù)方案，其實(shí)現(xiàn)原理和技術(shù)效果類似，此處不再贅述。
[0077]圖4為本發(fā)明芯片測試裝置實(shí)施例二的結(jié)構(gòu)示意圖，參見圖4，本實(shí)施例的裝置在圖3所示裝置結(jié)構(gòu)的基礎(chǔ)上，還包括:
[0078]解鎖模塊46，用于向所述接口電路發(fā)送解鎖命令，以使所述接口電路根據(jù)所述解鎖命令進(jìn)行解鎖。
[0079]模式選擇模塊47，用于向所述接口電路發(fā)送測試模式設(shè)置命令，以使所述接口電路根據(jù)測試模式設(shè)置命令將工作模式設(shè)置為測試模式。
[0080]進(jìn)一步地，所述第二測試模塊43具體用于:
[0081]通過設(shè)置在所述芯片上的接口電路向所述芯片的內(nèi)核處理單元發(fā)送自測試指令，以使所述內(nèi)核處理單元運(yùn)行存儲(chǔ)在所述閃存模塊中的第一自測試代碼進(jìn)行第一芯片自測試。
[0082]所述第三測試模塊44具體用于:
[0083]通過設(shè)置在所述芯片上的接口電路向所述芯片的內(nèi)核處理單元發(fā)送自測試指令，以使所述內(nèi)核處理單元運(yùn)行存儲(chǔ)在所述閃存模塊中的第二自測試代碼進(jìn)行第二芯片自測試。
[0084]本實(shí)施例的裝置可以部署在測試芯片的測試儀上，可以用于執(zhí)行本發(fā)明芯片測試方法實(shí)施例二的技術(shù)方案，其實(shí)現(xiàn)原理和技術(shù)效果與本發(fā)明芯片測試方法實(shí)施例二類似，此處不再贅述。
[0085]最后應(yīng)說明的是:以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種芯片測試方法，其特征在于，包括: 對(duì)芯片進(jìn)行第一晶圓級(jí)測試； 若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊第一指定位置寫入第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息； 讀取所述第一標(biāo)識(shí)信息，進(jìn)行第二晶圓級(jí)測試，若所述第二晶圓級(jí)測試通過，則在所述芯片的閃存模塊第二指定位置寫入第二晶圓級(jí)測試通過的第二標(biāo)識(shí)信息； 讀取所述第二標(biāo)識(shí)信息，進(jìn)行成品級(jí)測試，若所述成品級(jí)測試通過，則在所述芯片的閃存模塊第三指定位置寫入成品級(jí)測試通過的第三標(biāo)識(shí)信息； 讀取所述第三標(biāo)識(shí)信息，進(jìn)行出庫測試； 其中，所述第一晶圓級(jí)測試包括閃存模塊測試； 所述閃存模塊測試，包括: 通過設(shè)置在所述芯片上的接口電路向所述閃存模塊發(fā)送測試指令，以使所述接口電路根據(jù)所述測試指令對(duì)所述閃存模塊進(jìn)行測試，其中，所述測試指令包括寫數(shù)據(jù)測試命令、讀數(shù)據(jù)測試命令以及擦除測試命令中的至少一個(gè)指令。
2.如權(quán)利要求1所述的方法，其特征在于，所述第二晶圓級(jí)測試包括第一芯片自測試； 所述第一芯片自測試，包括: 通過設(shè)置在所述芯片上的接口電路向所述芯片的內(nèi)核處理單元發(fā)送自測試指令，以使所述內(nèi)核處理單元運(yùn)行存儲(chǔ)在所述閃存模塊中的第一自測試代碼進(jìn)行第一芯片自測試。
3.如權(quán)利要求1所述的方法，其特征在于，所述成品級(jí)測試包括第二芯片自測試； 所述第二芯片自測試，包括: 通過設(shè)置在所述芯片上的接口電路向所述芯片的內(nèi)核處理單元發(fā)送自測試指令，以使所述內(nèi)核處理單元運(yùn)行存儲(chǔ)在所述閃存模塊中的第二自測試代碼進(jìn)行第二芯片自測試。
4.如權(quán)利要求1-3中任一項(xiàng)所述的方法，其特征在于，所述進(jìn)行第一晶圓級(jí)測試、所述進(jìn)行第二晶圓級(jí)測試及所述進(jìn)行成品級(jí)測試中的任一項(xiàng)之前，還包括: 向所述接口電路發(fā)送解鎖命令，以使所述接口電路根據(jù)所述解鎖命令進(jìn)行解鎖。
5.如權(quán)利要求4所述的方法，其特征在于，所述向所述接口電路發(fā)送解鎖命令之后，還包括: 向所述接口電路發(fā)送測試模式設(shè)置命令，以使所述接口電路根據(jù)測試模式設(shè)置命令將工作模式設(shè)置為測試模式。
6.一種芯片測試裝置，其特征在于，包括: 第一測試模塊，用于對(duì)芯片進(jìn)行第一晶圓級(jí)測試； 標(biāo)記模塊，用于若所述第一晶圓級(jí)測試通過，則在所述芯片的閃存模塊第一指定位置寫入第一晶圓級(jí)測試通過的第一標(biāo)識(shí)信息； 第二測試模塊，用于讀取所述第一標(biāo)識(shí)信息，對(duì)所述芯片進(jìn)行第二晶圓級(jí)測試； 所述標(biāo)記模塊還用于若所述第二晶圓級(jí)測試通過，則在所述芯片的閃存模塊第二指定位置寫入第二晶圓級(jí)測試通過的第二標(biāo)識(shí)信息； 第三測試模塊，用于讀取所述第二標(biāo)識(shí)信息，進(jìn)行所述成品級(jí)測試； 所述標(biāo)記模塊還用于若所述成品級(jí)測試通過，則在所述芯片的閃存模塊第三指定位置寫入成品級(jí)測試通過的第三標(biāo)識(shí)信息； 第四測試模塊，用于讀取所述第三標(biāo)識(shí)信息，進(jìn)行出庫測試； 其中，所述第一測試模塊具體用于: 通過設(shè)置在所述芯片上的接口電路向所述閃存模塊發(fā)送測試指令，以使所述接口電路根據(jù)所述測試指令對(duì)所述閃存模塊進(jìn)行測試，其中，所述測試指令包括寫數(shù)據(jù)測試命令、讀數(shù)據(jù)測試命令以及擦除測試命令中的至少一個(gè)指令。
7.如權(quán)利要求6所述的裝置，其特征在于，所述第二測試模塊具體用于: 通過設(shè)置在所述芯片上的接口電路向所述芯片的內(nèi)核處理單元發(fā)送自測試指令，以使所述內(nèi)核處理單元運(yùn)行存儲(chǔ)在所述閃存模塊中的第一自測試代碼進(jìn)行第一芯片自測試。
8.如權(quán)利要求6所述的裝置，其特征在于，所述第三測試模塊具體用于: 通過設(shè)置在所述芯片上的接口電路向所述芯片的內(nèi)核處理單元發(fā)送自測試指令，以使所述內(nèi)核處理單元運(yùn)行存儲(chǔ)在所述閃存模塊中的第二自測試代碼進(jìn)行第二芯片自測試。
9.如權(quán)利要求6-8中任一項(xiàng)所述的裝置，其特征在于，還包括: 解鎖模塊，用于在所述進(jìn)行第一晶圓級(jí)測試、所述進(jìn)行第二晶圓級(jí)測試及所述進(jìn)行成品級(jí)測試中的任一項(xiàng)之前，向所述接口電路發(fā)送解鎖命令，以使所述接口電路根據(jù)所述解鎖命令進(jìn)行解鎖。
10.如權(quán)利要求9所述的裝置，其特征在于，所述裝置還包括: 模式選擇模塊，用于在所述解鎖模塊向所述接口電路發(fā)送解鎖命令之后，向所述接口電路發(fā)送測試模式設(shè)置命令，以使所述接口電路根據(jù)測試模式設(shè)置命令將工作模式設(shè)置為測試模式。
【文檔編號(hào)】G01R31/28GK104237766SQ201310254112
【公開日】2014年12月24日 申請(qǐng)日期:2013年6月24日 優(yōu)先權(quán)日:2013年6月24日
【發(fā)明者】周彥杰, 王亦農(nóng), 潘松, 史衛(wèi)東 申請(qǐng)人:上海海爾集成電路有限公司