專利名稱：基于雙arm單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及慣性導(dǎo)航計(jì)算機(jī)系統(tǒng)，尤其是一種用于平臺(tái)式慣性導(dǎo)航系統(tǒng)的基于雙 ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)。
背景技術(shù)：
現(xiàn)有的平臺(tái)式導(dǎo)航系統(tǒng)主要使用PC104計(jì)算機(jī)和單片機(jī)組成的上-下位機(jī)形式實(shí)現(xiàn)。單片機(jī)完成數(shù)據(jù)采集任務(wù)，并通過串口、并口或PC104總線等方式將數(shù)據(jù)發(fā)送給PC104， PC104根據(jù)導(dǎo)航誤差補(bǔ)償模型，根據(jù)下位機(jī)采集的數(shù)據(jù)計(jì)算補(bǔ)償量，通過D/A實(shí)現(xiàn)補(bǔ)償。
基于PC104計(jì)算機(jī)的平臺(tái)式導(dǎo)航系統(tǒng)，其體積大,功耗大,成本較高,環(huán)境適應(yīng)性特別是低溫性能較差，難于滿足陸用車輛苛刻的要求；基于DSP的系統(tǒng)對(duì)電源要求高，易損壞，開發(fā)及生產(chǎn)成本較高；其它單片機(jī)例如8051、AVR等構(gòu)成的系統(tǒng)運(yùn)算能力不足，不能很好的實(shí)現(xiàn)多傳感器的數(shù)據(jù)采集和導(dǎo)航解算雙重任務(wù)，外設(shè)少，不便于使用嵌入式實(shí)時(shí)操作系統(tǒng)，難以滿足實(shí)時(shí)性要求。發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)存在的上述不足，本發(fā)明提供一種體積小、成本低、環(huán)境適應(yīng)性好， 運(yùn)算能力強(qiáng)且實(shí)時(shí)性好的基于雙ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案如下基于雙ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)，其特征在于，包括AD采集板和計(jì)算機(jī)底板，所述AD采集板和計(jì)算機(jī)底板分別安裝有第一 ARM處理器和第二 ARM處理器；所述AD采集板上還設(shè)置有三路6通道A/D轉(zhuǎn)換器、三組調(diào)理電路、旋轉(zhuǎn)變壓器激磁輸入模塊和過零比較器，其中第一組調(diào)理電路的輸出端通過第一 6通道A/D轉(zhuǎn)換器與所述第一 ARM處理器連接，第二組調(diào)理電路的輸出端通過第二 6通道A/D轉(zhuǎn)換器與所述第一 ARM 處理器連接，第三組調(diào)理電路的輸出端通過第三6通道A/D轉(zhuǎn)換器與所述第一 ARM處理器連接，所述旋轉(zhuǎn)變壓器激磁輸入模塊的輸出端與所述過零比較器的輸入端連接，該過零比較器的輸出端與所述第一 ARM處理器的輸入端連接；所述計(jì)算機(jī)底板上包括導(dǎo)航控制模塊、D/A補(bǔ)償模塊、通訊模塊和端口控制模塊，所述導(dǎo)航控制模塊由第二 ARM處理器及其外圍電路組成，該第二 ARM處理器與所述第一 ARM處理器通過RS232串口通信，所述第二 ARM處理器還分別與所述D/A補(bǔ)償模塊、通訊模塊和端口控制模塊連接。
所述第一組調(diào)理電路包括第一路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第一路加計(jì)信號(hào)調(diào)理電路和第一路陀螺信號(hào)調(diào)理電路；所述第二組調(diào)理電路包括第二路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第二路加計(jì)信號(hào)調(diào)理電路和第二路陀螺信號(hào)調(diào)理電路；所述第三組調(diào)理電路包括第三路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第三路加計(jì)信號(hào)調(diào)理電路和第三路陀螺信號(hào)調(diào)理電路。所述D/A補(bǔ)償模塊包括4通道D/A轉(zhuǎn)換器、方位誤差補(bǔ)償模塊、橫滾誤差補(bǔ)償模塊和俯仰誤差補(bǔ)償模塊，所述4通道D/A轉(zhuǎn)換器與所述第二 ARM處理器的SPI接口連接，該4通道D/A轉(zhuǎn)換器的輸出端分別與所述方位誤差補(bǔ)償模塊、橫滾誤差補(bǔ)償模塊和俯仰誤差補(bǔ)償模塊的輸入端連接；
所述通訊模塊包括通訊接口電路，所述第二 ARM處理器通過該通訊接口電路與上位機(jī)、調(diào)試機(jī)雙向通信；
所述端口控制模塊設(shè)置有端口緩沖電路、水平陀螺回路控制模塊、方位陀螺回路控制模塊和端口檢測(cè)電路，所述端口緩沖電路與所述第二 ARM處理器雙向連接，所述端口緩沖電路的輸出端分別與所述水平陀螺回路控制模塊和方位陀螺回路控制模塊的輸入端連接，所述端口檢測(cè)電路的輸出端與所述端口緩沖電路的輸入端連接。本發(fā)明的積極效果是
基于雙ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)中的導(dǎo)航控制模塊和數(shù)據(jù)采集模塊都采用ARM單片機(jī)，選用工業(yè)級(jí)的ARM芯片，能夠在_40°C +85°C環(huán)境下工作；ARM單片機(jī)內(nèi)部集成的功能豐富，所需的外圍電路簡單，使得以此構(gòu)成的導(dǎo)航計(jì)算機(jī)電路簡單，體積小且成本低，可靠性高，適應(yīng)惡劣環(huán)境的能力大大增強(qiáng)，同時(shí)僅需要更改軟件即可適應(yīng)單軸、雙軸或三軸平臺(tái)式慣性導(dǎo)航設(shè)備，具有良好的通用性。ARM單片機(jī)具有50MHz的運(yùn)行頻率，內(nèi)部集成SRAM存儲(chǔ)器，集成了 RS232串口、CAN通訊接口及GPIO端口，使得外圍電路設(shè)計(jì)大大簡化，從而降低了成本，減小了體積。ARM單片機(jī)還具有低功耗的特點(diǎn)，節(jié)約能源。AD采集板和計(jì)算機(jī)底板分開，在提高了數(shù)據(jù)處理速度的同時(shí)，更方便發(fā)現(xiàn)問題，方便更換維修。


圖I為本發(fā)明的原理框 圖2數(shù)據(jù)采集模塊的外圍電路 圖3導(dǎo)航控制模塊的外圍電路圖。
具體實(shí)施例方式下面結(jié)合具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。如圖I所示，基于雙ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)，包括分開安裝的AD采集板和計(jì)算機(jī)底板，所述AD采集板和計(jì)算機(jī)底板分別安裝有第一 ARM處理器和第二 ARM處理器。ARM單片機(jī)選用工業(yè)級(jí)的ARM處理器，能夠在-40°C +85°C環(huán)境下工作；ARM單片機(jī)內(nèi)部集成的功能豐富，所需的外圍電路簡單，使得以此構(gòu)成的導(dǎo)航計(jì)算機(jī)電路簡單，體積小且成本低，可靠性高，適應(yīng)惡劣環(huán)境的能力大大增強(qiáng)，同時(shí)僅需要更改軟件即可適應(yīng)單軸、雙軸或三軸平臺(tái)式慣性導(dǎo)航設(shè)備，具有良好的通用性。該ARM單片機(jī)具有50MHz的運(yùn)行頻率，內(nèi)部集成SRAM存儲(chǔ)器，集成了 RS232串口、CAN通訊接口及GPIO端口，使得外圍電路設(shè)計(jì)大大簡化，從而降低了成本，減小了體積。ARM單片機(jī)還具有低功耗的特點(diǎn)，節(jié)約能源。
如圖I所示，計(jì)算機(jī)底板包括導(dǎo)航控制模塊、D/A補(bǔ)償模塊、通訊模塊和端口控制模塊，導(dǎo)航控制模塊由第二 ARM處理器及其外圍電路組成，圖3所示。該第二 ARM處理器與所述第一 ARM處理器通過RS232串口通信，所述第二 ARM處理器還分別與所述D/A補(bǔ)償模塊、通訊模塊和端口控制模塊連接。如圖2所示，所述AD采集板上還安裝有三路6通道A/D轉(zhuǎn)換器、三組調(diào)理電路、旋轉(zhuǎn)變壓器激磁輸入模塊和過零比較器；
所述三路6通道A/D轉(zhuǎn)換器、三組調(diào)理電路、旋轉(zhuǎn)變壓器激磁輸入模塊和過零比較器和第一 ARM單片機(jī)共同構(gòu)成數(shù)據(jù)采集模塊。三組調(diào)理電路中第一組調(diào)理電路的第一路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第一路加計(jì)信號(hào)調(diào)理電路和第一路陀螺信號(hào)調(diào)理電路通過第一 6通道A/D轉(zhuǎn)換器與所述第一 ARM處理器連接，第二組調(diào)理電路的第二路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第二路加計(jì)信號(hào)調(diào)理電路和第二路陀螺信號(hào)調(diào)理電路通過第二 6通道A/D轉(zhuǎn)換器與所述第一 ARM處理器連接，第三組調(diào)理電路的第三路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第三路加計(jì)信號(hào)調(diào)理電路和第三路陀螺信號(hào)調(diào)理電路通過第三6通道A/D轉(zhuǎn)換器與所述第一 ARM處理器連接，所述旋轉(zhuǎn)變壓器激磁輸入模塊的輸出端與所述過零比較器的輸入端連接，該過零比較器的輸出端與所述第一 ARM處理器的輸入端連接。單軸、雙軸及三軸平臺(tái)式慣導(dǎo)設(shè)備具有I 3只雙通道旋轉(zhuǎn)變壓器，2 3只加速度計(jì)，每只旋轉(zhuǎn)變壓器占用4路A/D通道；每只加計(jì)占用I路A/D通道，因此使用三只6通道A/D轉(zhuǎn)換器，剩余A/D通道完成陀螺信號(hào)采集。所述數(shù)據(jù)采集模塊以第一 ARM處理器為核心,第一 ARM處理器為一片型號(hào)為LM3S8962的處理器,使用3片獨(dú)立6通道A/D轉(zhuǎn)換器(型號(hào)為AD7656)實(shí)現(xiàn)A/D轉(zhuǎn)換。第一 ARM處理器通過GPIO端口(通用輸入/輸出接口)連接6通道A/D轉(zhuǎn)換器的數(shù)據(jù)線、控制線。旋轉(zhuǎn)變壓器激磁信號(hào)通過過零比較器整形為方波信號(hào)后觸發(fā)所述數(shù)據(jù)采集模塊的第一 ARM單片機(jī)GPIO端口中斷，實(shí)現(xiàn)一次數(shù)據(jù)采集。所述數(shù)據(jù)采集模塊通過第一ARM單片機(jī)數(shù)據(jù)接口和所述導(dǎo)航控制模塊通訊，發(fā)送采集的旋轉(zhuǎn)變壓器角度信號(hào)、加計(jì)信號(hào)及陀螺信號(hào)。由于平臺(tái)式慣導(dǎo)設(shè)備對(duì)采集的數(shù)據(jù)實(shí)時(shí)性需求是不一樣的，因此數(shù)據(jù)采集模塊使用兩種數(shù)據(jù)幀發(fā)送數(shù)據(jù)，旋轉(zhuǎn)變壓器信號(hào)及加計(jì)信號(hào)發(fā)送頻率為400Hz，陀螺信號(hào)發(fā)送頻率為10Hz，這樣可以減少數(shù)據(jù)幀長度，降低一次數(shù)據(jù)發(fā)送的時(shí)間和所述導(dǎo)航控制模塊接收時(shí)間，提高設(shè)備實(shí)時(shí)性。第二 ARM處理器同樣為一片型號(hào)為LM3S8962的處理器，以型號(hào)為CAT1024的存儲(chǔ)芯片作為EEPROM存儲(chǔ)器，用于儲(chǔ)存導(dǎo)航參數(shù)，使用LM3S8962的I2C接口實(shí)現(xiàn)EEPROM存取，使用6MHz晶振作為主時(shí)鐘，通過PLL倍頻器使處理器運(yùn)行于50MHz，使用25MHz晶振作為以太網(wǎng)時(shí)鐘；型號(hào)為LM3S8962的ARM處理器集成128Kb的Flash、64Kb的RAM,片內(nèi)集成
I個(gè)SPI接口、I路I2C接口、2個(gè)UART接口(通用異步接收/發(fā)送接口，包括UARTO接口和UARTl 接口)、I 路 CAN 接口，42 個(gè) GPIO 端 口。第二 ARM處理器的UARTO接口與數(shù)據(jù)采集模塊的第一 ARM單片機(jī)通信，完成模擬信號(hào)采集；第二 ARM處理器的UARTl接口用于與調(diào)試計(jì)算機(jī)(調(diào)試機(jī))通信；第二 ARM處理器的SPI接口用于通過4通道D/A轉(zhuǎn)換器實(shí)現(xiàn)方位誤差補(bǔ)償、橫滾誤差補(bǔ)償和俯仰誤差補(bǔ)償，從而實(shí)現(xiàn)慣導(dǎo)設(shè)備的速緯誤差補(bǔ)償。第二 ARM處理器的I2C總線控制一片EEPROM存儲(chǔ)器，用于保存慣導(dǎo)系統(tǒng)陀螺漂移、加速度計(jì)系數(shù)等參數(shù)；第二 ARM處理器還分別連接有I路OSC時(shí)鐘電路(震蕩時(shí)鐘電路)和I路復(fù)位電路。D/A補(bǔ)償模塊包括4通道D/A轉(zhuǎn)換器、方位誤差補(bǔ)償模塊、橫滾誤差補(bǔ)償模塊和俯仰誤差補(bǔ)償模塊，所述4通道D/A轉(zhuǎn)換器與所述導(dǎo)航控制模塊的第二 ARM處理器的SPI接口連接，該4通道D/A轉(zhuǎn)換器的輸出端分別與所述方位誤差補(bǔ)償模塊、橫滾誤差補(bǔ)償模塊和俯仰誤差補(bǔ)償模塊連接；導(dǎo)航控制模塊的第二 ARM處理器通過SPI接口控制4通道D/A轉(zhuǎn)換器(型號(hào)為AD5764)實(shí)現(xiàn)數(shù)字模擬轉(zhuǎn)換，通過運(yùn)算放大器(型號(hào)為0PA544)和精密電阻實(shí)現(xiàn)電壓-電流轉(zhuǎn)換；D/A補(bǔ)償模塊具有最多4路D/A輸出，可以實(shí)際系統(tǒng)需要實(shí)現(xiàn)剪裁，從而保證了整個(gè)導(dǎo)航計(jì)算機(jī)能夠通用于單軸、雙軸及三軸平臺(tái)式慣導(dǎo)設(shè)備。通訊模塊包括通訊接口電路，所述第二 ARM處理器通過該通訊接口電路與上位機(jī)、調(diào)試機(jī)雙向通信；通訊模塊使用MAX3232芯片實(shí)現(xiàn)RS232串行接口電平轉(zhuǎn)換，使用MAX485芯片實(shí)現(xiàn)RS422串行接口電平轉(zhuǎn)換，使CAN總線收發(fā)芯片(型號(hào)為TJA1050)及外圍阻容器件實(shí)現(xiàn)CAN接口驅(qū)動(dòng)，使用外圍阻容器件實(shí)現(xiàn)以太網(wǎng)接口驅(qū)動(dòng)，所述導(dǎo)航控制模塊的第二 ARM處理器的片上UARTl接口、CAN接口和網(wǎng)絡(luò)接口外加擴(kuò)展外圍電路作為調(diào)試和對(duì)外通訊接口，實(shí)現(xiàn)和調(diào)試機(jī)、上位機(jī)通訊，所述通訊模塊提供了 RS232/RS422/CAN及以太網(wǎng)接口，可以根據(jù)需要實(shí)現(xiàn)剪裁。端口控制模塊設(shè)置有端口緩沖電路、水平陀螺回路控制模塊、方位陀螺回路控制模塊和端口檢測(cè)電路，端口緩沖電路與導(dǎo)航控制模塊雙向連接，端口緩沖電路的輸出端分別與所述水平陀螺回路控制模塊和方位陀螺回路控制模塊的輸入端連接，所述端口檢測(cè)電路的輸出端與所述端口緩沖電路的輸入端連接。端口控制模塊以總線緩沖器(型號(hào)74LVC245)作為緩沖芯片，所述導(dǎo)航控制模塊的LM3S8962處理器的PE端口、PF端口以及PB端口、Pc端口和ro端口控制平臺(tái)式慣導(dǎo)系統(tǒng)的陀螺啟停、力反饋回路開關(guān)、穩(wěn)定回路開關(guān)及所述D/A補(bǔ)償模塊中電壓-電流轉(zhuǎn)換的精粗切換、力矩器切換，其中PE接口控制水平陀螺伺服回路，PF接口控制方位陀螺伺服回路，PB接口、PC接口和H)接口分別控制方位、俯仰、橫滾力矩器切換，從而保證了整個(gè)導(dǎo)航計(jì)算機(jī)板能夠通用于單軸、雙軸及三軸平臺(tái)式慣導(dǎo)設(shè)備。本發(fā)明的上述實(shí)施例僅僅是為說明本發(fā)明所作的舉例，而并非是對(duì)本發(fā)明的實(shí)施方式的限定。對(duì)于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其他不同形式的變化和變動(dòng)。這里無法對(duì)所有的實(shí)施方式予以窮舉。凡是屬于本發(fā)明的技術(shù)方案所引申出的顯而易見的變化或變動(dòng)仍處于本發(fā)明的保護(hù)范圍之列。
權(quán)利要求
1.基于雙ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)，其特征在于，包括分開安裝的AD采集板和計(jì)算機(jī)底板，所述AD采集板和計(jì)算機(jī)底板分別安裝有第一 ARM處理器和第二 ARM處理器； 所述AD采集板上還設(shè)置有三路6通道A/D轉(zhuǎn)換器、三組調(diào)理電路、旋轉(zhuǎn)變壓器激磁輸入模塊和過零比較器，其中第一組調(diào)理電路的輸出端通過第一 6通道A/D轉(zhuǎn)換器與所述第一 ARM處理器連接，第二組調(diào)理電路的輸出端通過第二 6通道A/D轉(zhuǎn)換器與所述第一 ARM處理器連接，第三組調(diào)理電路的輸出端通過第三6通道A/D轉(zhuǎn)換器與所述第一 ARM處理器連接，所述旋轉(zhuǎn)變壓器激磁輸入模塊的輸出端與所述過零比較器的輸入端連接，該過零比較器的輸出端與所述第一 ARM處理器的輸入端連接； 所述計(jì)算機(jī)底板包括導(dǎo)航控制模塊、D/A補(bǔ)償模塊、通訊模塊和端口控制模塊，所述導(dǎo)航控制模塊由第二 ARM處理器及其外圍電路組成，該第二 ARM處理器與所述第一 ARM處理器通過RS232串口通信，所述第二 ARM處理器還分別與所述D/A補(bǔ)償模塊、通訊模塊和端口控制模塊連接。
2.根據(jù)權(quán)利要求I所述的基于雙ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)，其特征在于，所述第一組調(diào)理電路包括第一路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第一路加計(jì)信號(hào)調(diào)理電路和第一路陀螺信號(hào)調(diào)理電路； 所述第二組調(diào)理電路包括第二路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第二路加計(jì)信號(hào)調(diào)理電路和第二路陀螺信號(hào)調(diào)理電路； 所述第三組調(diào)理電路包括第三路旋轉(zhuǎn)變壓器輸出信號(hào)調(diào)理電路、第三路加計(jì)信號(hào)調(diào)理電路和第三路陀螺信號(hào)調(diào)理電路。
3.根據(jù)權(quán)利要求I所述的基于雙ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)，其特征在于，所述D/A補(bǔ)償模塊包括4通道D/A轉(zhuǎn)換器、方位誤差補(bǔ)償模塊、橫滾誤差補(bǔ)償模塊和俯仰誤差補(bǔ)償模塊，所述4通道D/A轉(zhuǎn)換器與所述第二 ARM處理器的SPI接口連接，該4通道D/A轉(zhuǎn)換器的輸出端分別與所述方位誤差補(bǔ)償模塊、橫滾誤差補(bǔ)償模塊和俯仰誤差補(bǔ)償模塊的輸入端連接； 所述通訊模塊包括通訊接口電路，所述第二 ARM處理器通過該通訊接口電路與上位機(jī)、調(diào)試機(jī)雙向通信； 所述端口控制模塊設(shè)置有端口緩沖電路、水平陀螺回路控制模塊、方位陀螺回路控制模塊和端口檢測(cè)電路，所述端口緩沖電路與所述第二 ARM處理器雙向連接，所述端口緩沖電路的輸出端分別與所述水平陀螺回路控制模塊和方位陀螺回路控制模塊的輸入端連接，所述端口檢測(cè)電路的輸出端與所述端口緩沖電路的輸入端連接。
全文摘要
基于雙ARM單片機(jī)的平臺(tái)式慣導(dǎo)設(shè)備通用計(jì)算機(jī)，包括AD采集板和計(jì)算機(jī)底板，AD采集板和計(jì)算機(jī)底板分別安裝有第一ARM處理器和第二ARM處理器；AD采集板和計(jì)算機(jī)底板分開，在提高了數(shù)據(jù)處理速度的同時(shí)，更方便發(fā)現(xiàn)問題，方便更換維修；選用工業(yè)級(jí)的ARM芯片，在-40℃~+85℃環(huán)境下工作；ARM單片機(jī)內(nèi)部集成的功能豐富，所需的外圍電路簡單，使得以此構(gòu)成的導(dǎo)航計(jì)算機(jī)電路簡單，體積小且成本低，可靠性高，適應(yīng)惡劣環(huán)境的能力大大增強(qiáng)，同時(shí)僅需要更改軟件即可適應(yīng)單軸、雙軸或三軸平臺(tái)式慣性導(dǎo)航設(shè)備，具有良好的通用性。
文檔編號(hào)G01C21/20GK102980582SQ20121056887
公開日2013年3月20日 申請(qǐng)日期2012年12月25日 優(yōu)先權(quán)日2012年12月25日
發(fā)明者邱小鋒, 錢笠, 田鳳, 劉源, 錢穎 申請(qǐng)人:重慶華渝電氣儀表總廠