移位寄存單元、移位寄存器及其驅(qū)動(dòng)方法、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及顯示技術(shù)領(lǐng)域，具體涉及移位寄存單元、移位寄存器及其驅(qū)動(dòng)方法、顯示裝置。
【背景技術(shù)】
[0002]在顯示面板的一種常規(guī)設(shè)計(jì)中，顯示面板上可以設(shè)置有像素陣列、多條柵線、與多條柵線絕緣相交的數(shù)據(jù)線。另外，顯示面板上還可以設(shè)置有柵極驅(qū)動(dòng)電路。柵極驅(qū)動(dòng)電路將輸入的單個(gè)脈沖信號逐級移位后，依次導(dǎo)通每一條柵線，實(shí)現(xiàn)顯示面板上像素陣列的行掃描。
[0003]圖1示出了一種現(xiàn)有的柵極驅(qū)動(dòng)電路的一個(gè)驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖，所述的驅(qū)動(dòng)單元用于驅(qū)動(dòng)一條柵線。如圖1所示，驅(qū)動(dòng)單元100包括移位寄存單元11和反相器12。其中移位寄存單元11用于將輸入的單個(gè)脈沖信號移位后輸出，反相器12用于將移位寄存單元11輸出的信號反相后輸出。圖1所示的驅(qū)動(dòng)單元100包括MA1至MA12共12個(gè)晶體管。在信號移位階段，NA2節(jié)點(diǎn)為低電位，將MA4導(dǎo)通，將CKA2輸入的低電平信號傳遞至移位寄存單元11的輸出端next。這時(shí)，輸出端next控制MA2導(dǎo)通，將高電平信號VGH傳遞至ΝΑΙ節(jié)點(diǎn)，從而將ΜΑ5關(guān)閉。由于晶體管ΜΑ4的第二極輸出低電平信號之后晶體管ΜΑ5才關(guān)閉，晶體管ΜΑ4的第二極向輸出端next傳遞低電平信號和晶體管MA5關(guān)閉之間可能存在時(shí)間差。在這個(gè)時(shí)間差之內(nèi)晶體管MA4和晶體管MA5同時(shí)導(dǎo)通，使得電路中存在節(jié)點(diǎn)電位競爭的問題，導(dǎo)致輸出端next輸出的信號不穩(wěn)定。
[0004]圖2示出了另一種現(xiàn)有的柵極驅(qū)動(dòng)電路的一個(gè)驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖。在圖2所示的電路200中，采用高電平的起始信號，當(dāng)CKB2輸入的電平信號由高電平信號轉(zhuǎn)變?yōu)榈碗娖叫盘枙r(shí)，由于電容CB1的耦合作用，使得NB1節(jié)點(diǎn)電位降低，晶體管MB2導(dǎo)通，MB5截止，故而高電平信號VGH無法傳遞至NB1節(jié)點(diǎn)。NB1節(jié)點(diǎn)保持低電位，使得晶體管MB9和MB10的第二極之間發(fā)生節(jié)點(diǎn)電位競爭，無法將高電平的信號VGH正常傳遞至輸出端E1，電路不能正常輸入高電平的移位信號。

【發(fā)明內(nèi)容】

[0005]以上兩種現(xiàn)有設(shè)計(jì)中均存在節(jié)點(diǎn)電位競爭的問題，并且晶體管數(shù)量較多，驅(qū)動(dòng)電路的功耗較大。有鑒于此，期望能夠提供一種減少晶體管數(shù)量的移位寄存器。進(jìn)一步地，還期望提供一種能夠避免節(jié)點(diǎn)電位競爭、保證電路穩(wěn)定性的移位寄存器。為了解決上述一個(gè)或多個(gè)問題，本申請?zhí)峁┝艘莆患拇鎲卧?、移位寄存器及其?qū)動(dòng)方法、顯示裝置。
[0006]第一方面，本申請?zhí)峁┝艘环N移位寄存單元，包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第一電容、第二電容、第三電容、輸入信號端、第一時(shí)鐘信號端、第二時(shí)鐘信號端、第一電壓信號端、第二電壓信號端以及第一輸出端。其中，所述第一晶體管由所述輸入信號端輸入的信號控制，用于將所述第一電壓信號端輸入的信號傳遞至第一節(jié)點(diǎn)；所述第二晶體管由所述第一時(shí)鐘信號端輸入的信號控制，用于將所述輸入信號端輸入的信號傳遞至第二節(jié)點(diǎn)；所述第三晶體管由所述第一輸出端輸出的信號控制，用于將所述第二時(shí)鐘信號端輸入的信號傳遞至第三節(jié)點(diǎn)；所述第四晶體管由所述第一節(jié)點(diǎn)的電位信號控制，用于將所述第一時(shí)鐘信號端輸入的信號或所述第二電壓信號端輸入的信號傳遞至第四節(jié)點(diǎn)；所述第五晶體管由所述第二節(jié)點(diǎn)的電位信號控制，用于將所述第一電壓信號端輸入的信號傳遞至所述第四節(jié)點(diǎn)；所述第六晶體管由所述第四節(jié)點(diǎn)的電位信號控制，用于將所述第一電壓信號端輸入的信號傳遞至所述第一輸出端；所述第七晶體管由所述第二節(jié)點(diǎn)的電位信號控制，用于將所述第二電壓信號端輸入的信號傳遞至所述第一輸出端；所述第一電容的一端用于輸入所述第一時(shí)鐘信號端輸入的信號，所述第一電容的另一端用于輸入所述第一節(jié)點(diǎn)的電位信號；所述第二電容的一端用于輸入所述第三節(jié)點(diǎn)的電位信號，所述第二電容的另一端用于輸入所述第二節(jié)點(diǎn)的電位信號；所述第三電容的一端用于輸入所述第一電壓信號端的信號，所述第三電容的另一端用于輸入所述第四節(jié)點(diǎn)的電位信號。
[0007]第二方面，本申請?zhí)峁┝艘环N移位寄存器，包括本申請第一方面所提供的N個(gè)級聯(lián)的移位寄存單元，其中N為正整數(shù)且N>1 ;第一級移位寄存單元的輸入信號端為所述移位寄存器的移位信號輸入端，第二級至第N級移位寄存單元中的每一級移位寄存單元的輸入信號端與上一級移位寄存單元的第一輸出端連接。
[0008]第三方面，本申請?zhí)峁┝艘环N驅(qū)動(dòng)本申請第二方面所提供的移位寄存器的方法，包括:第一階段，向所述第一時(shí)鐘信號端和所述輸入信號端提供第一電平信號，向所述第二時(shí)鐘信號端提供第二電平信號，所述第一輸出端輸出第二電壓信號；第二階段，向所述第一時(shí)鐘信號端提供所述第二電平信號，向所述輸入信號端和所述第二時(shí)鐘信號端提供所述第一電平信號，所述第一輸出端輸出第一電壓信號；第三階段，向所述第一時(shí)鐘信號端提供所述第一電平信號，向所述輸入信號端和所述第二時(shí)鐘信號端提供所述第二電平信號，所述第一輸出端輸出所述第一電壓信號；第四階段，向所述第一時(shí)鐘信號端和輸入信號端提供所述第二電平信號，向所述第二時(shí)鐘信號端提供所述第一電平信號，所述第一輸出端輸出所述第二電壓信號；第五階段，向所述第一時(shí)鐘信號端提供所述第一電平信號，向所述輸入信號端和所述第二時(shí)鐘信號端提供所述第二電平信號，所述第一輸出端輸出所述第二電壓信號。
[0009]第四方面，本申請?zhí)峁┝肆硪环N驅(qū)動(dòng)本申請第二方面所提供的移位寄存器的方法，包括:在第一階段，向所述第一時(shí)鐘信號端提供所述第一電平信號，向所述第二時(shí)鐘信號、所述輸入信號端提供所述第二電平信號，所述第一輸出端輸出所述第一電壓信號；在第二階段，向所述第一時(shí)鐘信號端、所述輸入信號端提供所述第二電平信號，向所述第二時(shí)鐘信號端提供所述第一電平信號，所述第一輸出端輸出所述第二電壓信號；在第三階段，向所述第一時(shí)鐘信號端、所述輸入信號端提供所述第一電平信號，向所述第二時(shí)鐘信號端提供所述第二電平信號，所述第一輸出端輸出所述第二電壓信號；在第四階段，向所述第一時(shí)鐘信號端提供所述第二電平信號，向所述第二時(shí)鐘信號端、所述輸入信號端提供所述第一電平信號，所述第一輸出端輸出所述第一電壓信號；在第五階段，向所述第一時(shí)鐘信號端、輸入信號端提供所述第一電平信號，向所述第二時(shí)鐘信號端提供所述第二電平信號，所述第一輸出端輸出所述第一電壓信號。
[0010]第五方面，本申請?zhí)峁┝艘环N顯示裝置，應(yīng)用本申請第一方面所提供的移位寄存單元以及本申請第三方面提供的驅(qū)動(dòng)方法或本申請第四方面提供的驅(qū)動(dòng)方法。
[0011]本申請?zhí)峁┑囊莆患拇鎲卧?、移位寄存器及其?qū)動(dòng)方法、顯示裝置，通過較少數(shù)量的晶體管實(shí)現(xiàn)信號的移位輸出，減少了移位寄存器的功耗，同時(shí)能夠避免在移位寄存單元輸出端的電位反轉(zhuǎn)時(shí)發(fā)生節(jié)點(diǎn)電位競爭導(dǎo)致電路失效，增強(qiáng)了電路運(yùn)行的穩(wěn)定性。
【附圖說明】
[0012]通過閱讀參照以下附圖所作的對非限制性實(shí)施例詳細(xì)描述，本申請的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:
[0013]圖1是一種現(xiàn)有的柵極驅(qū)動(dòng)電路的一個(gè)驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；
[0014]圖2是另一種現(xiàn)有的柵極驅(qū)動(dòng)電路的一個(gè)驅(qū)動(dòng)單元的結(jié)構(gòu)示意圖；
[0015]圖3是本申請?zhí)峁┑囊莆患拇鎲卧囊粋€(gè)具體實(shí)施例的電路結(jié)構(gòu)示意圖；
[0016]圖4是本申請?zhí)峁┑囊莆患拇鎲卧牧硪粋€(gè)具體實(shí)施例的電路結(jié)構(gòu)示意圖；
[0017]圖5是本申請?zhí)峁┑囊莆患拇鎲卧挠忠粋€(gè)具體實(shí)施例的電路結(jié)構(gòu)示意圖；
[0018]圖6是本申請?zhí)峁┑囊莆患拇鎲卧脑僖粋€(gè)具體實(shí)施例的電路結(jié)構(gòu)示意圖；
[0019]圖7是本申請?zhí)峁┑囊莆患拇嫫鞯囊粋€(gè)實(shí)施例的結(jié)構(gòu)示意圖；
[0020]圖8是圖3所示實(shí)施例中的電路結(jié)構(gòu)的一個(gè)工作時(shí)序圖；
[0021]圖9是圖6所示實(shí)施例中的電路結(jié)構(gòu)的一個(gè)工作時(shí)序圖；
[0022]圖10是圖3所示實(shí)施例中的電路結(jié)構(gòu)的另一個(gè)工作時(shí)序圖。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖和實(shí)施例對本申請作進(jìn)一步的詳細(xì)說明。可以理解的是，此處所描述的具體實(shí)施例僅僅用于解釋相關(guān)發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與有關(guān)發(fā)明相關(guān)的部分。
[0024]需要說明的是，