移位寄存單元及其驅(qū)動(dòng)方法和移位寄存器的制造方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)一般涉及顯示技術(shù)，尤其涉及移位寄存單元及其驅(qū)動(dòng)方法和移位寄存器。
【背景技術(shù)】
[0002]在顯示裝置中，移位寄存器通常包括多個(gè)級(jí)聯(lián)的移位寄存單元，每個(gè)移位寄存單元向顯示裝置的顯示面板中的像素行(或列)發(fā)送驅(qū)動(dòng)信號(hào)，以使與該行(或列)的各像素連接的晶體管導(dǎo)通或截止。
[0003]參見(jiàn)圖1所示，為現(xiàn)有的移位寄存器中的移位寄存單元的電路結(jié)構(gòu)示意圖100。
[0004]圖1中的移位寄存單元包括節(jié)點(diǎn)電位控制器110和輸出單元120。輸出單元120受時(shí)鐘信號(hào)CK1的驅(qū)動(dòng)。也即是說(shuō)，輸出單元120在節(jié)點(diǎn)電位(N1處的電位)的控制下，將時(shí)鐘信號(hào)CK1提供至輸出端OUT。
[0005]然而，由于時(shí)鐘信號(hào)CK1的驅(qū)動(dòng)能力有限，當(dāng)輸出負(fù)載較大(例如，需要驅(qū)動(dòng)的像素行中包含的像素?cái)?shù)量較多)時(shí)，采用時(shí)鐘信號(hào)CK1驅(qū)動(dòng)將產(chǎn)生較大的延遲，進(jìn)而導(dǎo)致短路功耗的增加。

【發(fā)明內(nèi)容】

[0006]鑒于現(xiàn)有技術(shù)中的上述缺陷或不足，期望提供一種移位寄存單元及其驅(qū)動(dòng)方法和一種移位寄存器，以解決【背景技術(shù)】中所述的至少部分技術(shù)問(wèn)題。
[0007]第一方面，本申請(qǐng)實(shí)施例提供了一種移位寄存單元，包括節(jié)點(diǎn)電位控制器和輸出單元;節(jié)點(diǎn)電位控制器用于在第一時(shí)鐘信號(hào)端輸入的第一時(shí)鐘信號(hào)和移位信號(hào)端輸入的移位電壓信號(hào)的控制下，基于第一電壓輸入端的第一電壓信號(hào)和第二電壓輸入端輸入的第二電壓信號(hào)生成節(jié)點(diǎn)電壓信號(hào);輸出單元用于在節(jié)點(diǎn)電壓信號(hào)和第二時(shí)鐘信號(hào)端輸入的第二時(shí)鐘信號(hào)的控制下，基于第一電壓輸入端的第一電壓信號(hào)和第二電壓輸入端輸入的第二電壓信號(hào)生成移位寄存單元的第一輸出信號(hào)；其中，輸出單元包括第一反相器、第一晶體管、第二晶體管、第三晶體管和第四晶體管;第一反相器的輸入端與節(jié)點(diǎn)電位控制器的輸出端連接;第一晶體管的柵極與第一反相器的輸出端連接，第一晶體管的第一極連接至第二電壓輸入端，第一晶體管的第二極與第二晶體管的第一極連接;第二晶體管的柵極和第三晶體管的柵極與第二時(shí)鐘信號(hào)端連接，第二晶體管的第二極和第三晶體管的第二極連接至輸出單元的第一輸出端以輸出第一輸出信號(hào);第三晶體管的第一極和第四晶體管的第一極連接至第一電壓輸入端，第四晶體管的第二極連接至第三晶體管的第二級(jí)；第四晶體管的柵極連接至第一反相器的輸出端。
[0008]第二方面，本申請(qǐng)實(shí)施例還提供了一種移位寄存器，包括第0級(jí)?第N-1級(jí)的N個(gè)級(jí)聯(lián)的如上所述的移位寄存單元，其中，N為整數(shù)，且N>1;第i級(jí)移位寄存單元的移位信號(hào)端接收第1-Ι級(jí)移位寄存單元的節(jié)點(diǎn)電位控制器輸出信號(hào)的反相信號(hào)，其中，i為整數(shù)，且1 < i
<N-lo
[0009]第三方面，本申請(qǐng)實(shí)施例還提供了一種移位寄存單元的驅(qū)動(dòng)方法，包括:在第一期間，移位電壓信號(hào)為第一電平，節(jié)點(diǎn)電位控制器輸出的電壓為第二電平，第二時(shí)鐘信號(hào)為第二電平，使得第三晶體管導(dǎo)通，并將第一電壓信號(hào)提供至輸出單元的第一輸出端;在第二期間，移位電壓信號(hào)變?yōu)榈诙娖剑?jié)點(diǎn)電位控制器輸出的電壓保持為第二電平，第二時(shí)鐘信號(hào)為第一電平，第二晶體管的柵極信號(hào)為第一電平，第二晶體管導(dǎo)通，并將第二電壓信號(hào)提供至輸出單元的第一輸出端;在第三期間，移位電壓信號(hào)保持為第二電平，節(jié)點(diǎn)電位控制器輸出的電壓為第一電平，第四晶體管的柵極信號(hào)為第二電平，第四晶體管導(dǎo)通，并將第一電壓信號(hào)提供至輸出單元的第一輸出端。
[0010]第四方面，本申請(qǐng)實(shí)施例還提供了一種移位寄存單元的驅(qū)動(dòng)方法，包括:在第一期間，移位電壓信號(hào)為第一電平，第一時(shí)鐘信號(hào)在第一期間開(kāi)始時(shí)保持為第一電平直至第一期間結(jié)束之前跳變?yōu)榈诙娖?，使得第六晶體管和第七晶體管在第一期間結(jié)束之前截止，節(jié)點(diǎn)電位控制器輸出的電壓為第二電平，第二時(shí)鐘信號(hào)為第二電平，使得第三晶體管導(dǎo)通，并將第一電壓信號(hào)提供至輸出單元的第一輸出端;在第二期間，移位電壓信號(hào)變?yōu)榈诙娖剑?jié)點(diǎn)電位控制器輸出的電壓保持為第二電平，第一晶體管的柵極為第一電平，第一晶體管導(dǎo)通，第二時(shí)鐘信號(hào)為第一電平，第二晶體管的柵極信號(hào)為第一電平，第二晶體管導(dǎo)通，并將第二電壓信號(hào)提供至輸出單元的第一輸出端;在第三期間，移位電壓信號(hào)為第二電平，節(jié)點(diǎn)電位控制器輸出的電壓為第一電平，第四晶體管的柵極信號(hào)為第二電平，第四晶體管導(dǎo)通，并將第一電壓信號(hào)提供至輸出單元的第一輸出端。
[0011]第五方面，本申請(qǐng)實(shí)施例還提供了一種移位寄存單元的驅(qū)動(dòng)方法，包括:在第一期間，移位電壓信號(hào)為第二電平，節(jié)點(diǎn)電位控制器輸出的電壓為第一電平，第一時(shí)鐘信號(hào)在第一期間開(kāi)始時(shí)保持為第二電平直至第一期間結(jié)束之前跳變?yōu)榈谝浑娖?，使得第十晶體管和第十一晶體管在第一期間結(jié)束前截止，第二時(shí)鐘信號(hào)為第二電平，使得第三晶體管導(dǎo)通，并將第一電壓信號(hào)提供至輸出單元的第一輸出端，輸出單元的第二輸出端輸出第一電平;在第二期間，移位電壓信號(hào)變?yōu)榈谝浑娖?，?jié)點(diǎn)電位控制器輸出的電壓保持為第一電平，第一晶體管的柵極信號(hào)為第一電平，第一晶體管導(dǎo)通，第二時(shí)鐘信號(hào)為第一電平，第二晶體管的柵極信號(hào)為第一電平，第二晶體管導(dǎo)通，并將第二電壓信號(hào)提供至輸出單元的第一輸出端，輸出單元的第二輸出端保持為第一電平;在第三期間，移位電壓信號(hào)為第一電平，節(jié)點(diǎn)電位控制器輸出的電壓為第二電平，第四晶體管的柵極信號(hào)為第二電平，第四晶體管導(dǎo)通，并將第一電壓信號(hào)提供至輸出單元的第一輸出端，在第三期間，輸出單元的第二輸出端輸出第二電平。
[0012]第六方面，本申請(qǐng)實(shí)施例還提供了一種移位寄存器的驅(qū)動(dòng)方法，包括:在第一期間，移位電壓信號(hào)為第二電平，節(jié)點(diǎn)電位控制器輸出的電壓為第一電平;第一時(shí)鐘信號(hào)在第一期間開(kāi)始時(shí)保持為第二電平直至第一期間結(jié)束之前跳變?yōu)榈谝浑娖?，使得第十晶體管和第十一晶體管在第一期間結(jié)束前截止，第二時(shí)鐘信號(hào)為第二電平，使得第三晶體管導(dǎo)通，并將第一電壓信號(hào)提供至輸出單元的第一輸出端，輸出單元的第二輸出端輸出第一電平，第一晶體管導(dǎo)通，第三時(shí)鐘信號(hào)為高電平，第十三晶體管導(dǎo)通，從而將第二電壓信號(hào)提供至輸出單元的第三輸出端;在第二期間，移位電壓信號(hào)變?yōu)榈谝浑娖?，?jié)點(diǎn)電位控制器輸出的電壓保持為第一電平，第一晶體管的柵極信號(hào)為第一電平，第一晶體管導(dǎo)通，第二時(shí)鐘信號(hào)為第一電平，第二晶體管的柵極信號(hào)為第一電平，第二晶體管導(dǎo)通，并將第二電壓信號(hào)提供至輸出單元的第一輸出端，輸出單元的第二輸出端保持為第一電平，第三時(shí)鐘信號(hào)為低電平，第十四晶體管導(dǎo)通，從而將第一電壓信號(hào)提供至輸出單元的第三輸出端;在第三期間，移位電壓信號(hào)為第一電平，節(jié)點(diǎn)電位控制器輸出的電壓為第二電平，第四晶體管的柵極信號(hào)為第二電平，第四晶體管導(dǎo)通，并將第一電壓信號(hào)提供至輸出單元的第一輸出端，輸出單元的第二輸出端輸出第二電平，第十五晶體管柵極電壓為低電平，第十五晶體管導(dǎo)通，從而將第一電壓信號(hào)提供至輸出單元的第三輸出端。
[0013]本申請(qǐng)實(shí)施例提供的方案，避免了時(shí)鐘信號(hào)驅(qū)動(dòng)可能造成的信號(hào)延遲和短路功耗，提高了移位寄存器中各移位寄存單元的輸出信號(hào)的負(fù)載驅(qū)動(dòng)能力。
[0014]在本申請(qǐng)一些實(shí)施例的移位寄存器中的移位寄存單元中，可以輸出多個(gè)驅(qū)動(dòng)信號(hào)，在輸出的驅(qū)動(dòng)信號(hào)數(shù)量相同的前提下，減小了電子元件的數(shù)量，從而節(jié)省了移位寄存單元所占的空間面積，利于顯示裝置的窄邊框化的實(shí)現(xiàn)。
[0015]在本申請(qǐng)的一些實(shí)現(xiàn)方式中，通過(guò)設(shè)置第一時(shí)鐘信號(hào)的上跳沿或下降沿與移位電壓信號(hào)的上跳沿或下降沿之間的時(shí)間差，可以避免節(jié)點(diǎn)電壓控制器中的晶體管之間的寄生電容與節(jié)點(diǎn)電壓之間的電荷分享，使得節(jié)點(diǎn)電壓控制器輸出的節(jié)點(diǎn)電壓更加穩(wěn)定。
【附圖說(shuō)明】
[0016]通過(guò)閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本申請(qǐng)的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:
[0017]圖1示出了現(xiàn)有技術(shù)中的移位寄存單元的電路結(jié)構(gòu)示意圖；
[0018]圖2示出了本申請(qǐng)的移位寄存單元的一實(shí)施例的電路結(jié)構(gòu)示意圖；
[0019]圖3示出了本申請(qǐng)的移位寄存單元的另一實(shí)施例的電路結(jié)構(gòu)示意圖；
[0020]圖4示出了本申請(qǐng)的移位寄存單元的再一實(shí)施例的電路結(jié)構(gòu)示意圖；
[0021]圖5示出了本申請(qǐng)的移位寄存單元的又一實(shí)施例的電路結(jié)構(gòu)示意圖；
[0022]圖6示出了本申請(qǐng)一個(gè)實(shí)施例的移位寄存器的示意性結(jié)構(gòu)圖；
[0023]圖7示出了圖2所示實(shí)施例的移位寄存單元的各信號(hào)的波形圖；
[0024]圖8示出了圖3所示實(shí)施例的移位寄存單元的各信號(hào)的波形圖；
[0025]圖9示出了圖4所示實(shí)施例的移位寄存單元的各信號(hào)的波形圖；
[0026]圖10示出了圖5所示實(shí)施例的移位寄存單元的各信號(hào)的波形圖。
【具體實(shí)施方式】
[0027]下面結(jié)合附圖和實(shí)施例對(duì)本申請(qǐng)作進(jìn)一步的詳細(xì)說(shuō)明?？梢岳斫獾氖?，此處所描述的具體實(shí)施例僅僅用于解釋相關(guān)發(fā)明，而非對(duì)該發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與發(fā)明相關(guān)的部分。
[0028]需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本申請(qǐng)。
[0029]