一種基于移位寄存器的stm-n幀b2校驗方法
【技術領域】
[0001]本發(fā)明涉及一種校驗方法，具體涉及一種基于移位寄存器的STM-N幀B2校驗方法。
【背景技術】
[0002]SDH傳輸系統(tǒng)中，STM幀的B2校驗是檢測復用段層的誤碼情況。3xN個B2字節(jié)對應一個STM-N幀檢測機理是，發(fā)送端的B2字節(jié)對前一個待加擾的STM-N幀中，除RSOH部分的全部比特進行BIP-24計算，其結(jié)果放于本幀待擾STM-N幀的B2字節(jié)位置。接收端對當前解擾后STM-N的除了 RSOH的全部比特進行BIP-24校驗，其結(jié)果與下一 STM-N幀解擾后的B2字節(jié)相異或，根據(jù)異或后出現(xiàn)I的個數(shù)來判斷該STM-N中的傳輸過程中出現(xiàn)了多少個誤碼塊，可檢測出的最大誤碼塊個數(shù)是24xN個。
[0003]目前SDH系統(tǒng)對B2的校驗方法是基于寄存器或塊RAM進行的，例如STM1、STM4、STM16 一般基于寄存器校驗，而STM64、STM256 一般基于存儲fifo進行校驗。當使用寄存器資源實現(xiàn)B2校驗時，例如STM16傳輸系統(tǒng)中，位寬16bit，則需要24x2xl6bit+16bit的寄存器資源和16bit和16bit的異或邏輯的24選I電路，其中控制邏輯復雜，寄存器資源使用相對較多；當使用塊RAM資源實現(xiàn)B2校驗時，例如STM64傳輸系統(tǒng)，位寬64bit，則需要2塊64x32的fifo資源實現(xiàn)，控制邏輯也相對復雜。并且以上兩種實現(xiàn)方式不宜移植，若變換傳輸系統(tǒng)，比如STM4移植到STM256，其控制邏輯需要重新設計，增加了系統(tǒng)設計時間。
【發(fā)明內(nèi)容】
[0004]為了克服上述現(xiàn)有技術的不足，本發(fā)明提供一種基于移位寄存器的STM-N幀B2校驗方法，該方法利用了芯片的專用資源，降低了電路復雜度，減少了對通用資源的使用，設計電路移植較快。
[0005]為了實現(xiàn)上述發(fā)明目的，本發(fā)明采取如下技術方案:
[0006]一種基于移位寄存器的STM-N幀B2校驗方法，其特征在于，該方法的步驟如下:
[0007](I)A移位寄存模塊實時檢驗STM-N幀的64bit并行數(shù)據(jù)；
[0008](2) B移位寄存模塊存儲A移位寄存模塊的結(jié)果，等待與第N+1幀的B2部分比較。
[0009]本發(fā)明提供的優(yōu)選技術方案中，所述步驟(I)的操作步驟如下:
[0010]A.初始化B2校驗的部分，此區(qū)間內(nèi)時鐘使能端為I ;
[0011]B.STM-N幀的RSOH部分不需要校驗，此區(qū)間內(nèi)時鐘使能端為O ;
[0012]C.A移位寄存模塊內(nèi)部存儲的所有數(shù)據(jù)要輸出并存儲到B移位寄存模塊；
[0013]D.A移位寄存模塊的輸入:在B2校驗的初始化部分，A的輸入為全O ;其余部分，A的輸入為64位STM-N幀的數(shù)據(jù)與A的輸出進行異或操作產(chǎn)生的64bit數(shù)據(jù)。
[0014]本發(fā)明提供的第二優(yōu)選技術方案中，所述步驟(2)的操作步驟如下:
[0015]A.把A移位寄存模塊的輸出數(shù)據(jù)寄存一周期后輸入到B移位寄存模塊的輸入端；
[0016]B.B移位寄存模塊的輸出端直接與第N+1個STM-N幀的B2部分比較，若每個周期的數(shù)據(jù)相同，則說明在SDH傳輸系統(tǒng)中，服用段層的傳輸是無誤碼的；反之，則認為出現(xiàn)誤碼。
[0017]本發(fā)明提供的第三優(yōu)選技術方案中，所述A移位寄存模塊和B移位寄存模塊的模塊接口信號包括時鐘、數(shù)據(jù)輸入、數(shù)據(jù)輸出和時鐘使能。
[0018]本發(fā)明提供的第四優(yōu)選技術方案中，所述STM-N幀的周期數(shù)計算方法為:周期數(shù)=9*270*N/M，所述M為系統(tǒng)實現(xiàn)位寬。
[0019]與最接近的現(xiàn)有技術比，本發(fā)明提供的技術方案具有的優(yōu)異效果:
[0020]本發(fā)明利用芯片的專用資源，降低了電路復雜度，減少了對通用資源的使用，設計電路移植快。
【附圖說明】
[0021]圖1是STM-N幀的第N幀和第N+1幀的示意圖
【具體實施方式】
[0022]下面結(jié)合附圖對本發(fā)明作進一步詳細說明。
[0023]如圖1所示，以STM-64為例，fpga系統(tǒng)實現(xiàn)位寬為64bit，其中斜線部分是需要通過BIP-64x24 (校驗字節(jié)共64x24 = 1536bit，64bit位寬的系統(tǒng)則需要校驗24個時鐘周期)算法進行校驗的部分；第N個STM幀的B2校驗結(jié)果在第N+1個幀的位置。
[0024]STM-64共192 (8*24)個B2字節(jié)需要比較，發(fā)送端校驗的第N幀的192個字節(jié)共24個周期；通過altera fpga廠商的EDA軟件MegaWizard Plug-1n Manager產(chǎn)生兩個寬度64bit、深度24的移位寄存模塊A、B，模塊接口信號包含時鐘、數(shù)據(jù)輸入、數(shù)據(jù)輸出和時鐘使能(CE)等。
[0025]A移位寄存模塊的作用是實時的校驗STM幀的64bit并行數(shù)據(jù)，B移位寄存模塊作用是對A移位寄存模塊的結(jié)果進行存儲，等待與第N+1幀的B2部分進行比較；其中主要控制邏輯只有一個計數(shù)器stm_cnt (其值為從O遞增到19439共19440周期，也就是STM64幀在64bit系統(tǒng)下的周期數(shù)，計算方法為9*270*64字節(jié)/8字節(jié)=19430周期)，記錄完整STM幀從幀頭(定義連續(xù)24周期的幀定界字符Al和連續(xù)24周期的幀定界字符A2為幀頭)到幀尾(幀頭前一周期)的計數(shù)器。
[0026]根據(jù)stm_cnt值，A移位寄存模塊的具體電路操作如下:
[0027]1)B2校驗的初始化部分:stm_cnt值在O?23區(qū)間，即幀頭后的192(24*8)個字節(jié)，共24個周期要初始化成0，此區(qū)間內(nèi)CE端為I ;
[0028]2) stm_cnt 值在 19416 ?19439,2112 ?2183,4272 ?4343，即除 RSOH 部分以夕卜的所有部分都要標記，此區(qū)間內(nèi)CE端為O ;
[0029]3)第N+1幀結(jié)果存儲標記:stm_cnt值在19392?19415區(qū)間，為A移位寄存模塊產(chǎn)生的結(jié)果，即A移位寄存模塊內(nèi)部存儲的所有數(shù)據(jù)要輸出到B移位寄存模塊進行存儲，此區(qū)間內(nèi)CE端為I ;
[0030]4) A移位寄存模塊的輸入:在B2校驗的初始化部分，也就是stm_cnt值在O?23區(qū)間，A的輸入為全O ;其余周期部分，A的輸入為64位STM幀的數(shù)據(jù)與A的輸出(64bit位寬)進行異或操作產(chǎn)生的64bit數(shù)據(jù)。
[0031]根據(jù)stm_cnt值，B移位寄存模塊的具體電路操作如下:
[0032]I)A移位寄存模塊結(jié)果存儲:把A移位寄存模塊的輸出數(shù)據(jù)寄存一周期后輸入到B移位寄存模塊的輸入端；
[0033]2)B移位寄存模塊的輸出與第N+1個STM幀的紅色部分進行比較:stm_cnt值在8592?8615區(qū)間，若每個周期的數(shù)據(jù)完全相同，則說明在SDH傳輸系統(tǒng)中，復用段層的傳輸是無誤碼的，反之，若比較出錯，則認為出現(xiàn)誤碼塊，最多可識別出24*64個誤碼塊。
[0034]最后應當說明的是:以上實施例僅用以說明本發(fā)明的技術方案而非對其限制，盡管參照上述實施例對本發(fā)明進行了詳細的說明，所屬領域的普通技術人員應當理解:依然可以對本發(fā)明的【具體實施方式】進行修改或者等同替換，而未脫離本發(fā)明精神和范圍的任何修改或者等同替換，其均應涵蓋在本發(fā)明的權利要求范圍當中。
【主權項】
1.一種基于移位寄存器的STM-N幀B2校驗方法，其特征在于，該方法包括如下步驟: (1)A移位寄存模塊實時檢驗STM-N幀的64bit并行數(shù)據(jù)；(2)B移位寄存模塊存儲A移位寄存模塊的結(jié)果，等待與第N+1幀的B2部分比較。
2.根據(jù)權利要求1所述STM-N幀B2校驗方法，其特征在于，所述步驟(I)的操作步驟如下: A.初始化B2校驗的部分，此區(qū)間內(nèi)時鐘使能端為I; B.STM-N幀的RSOH部分不需要校驗，此區(qū)間內(nèi)時鐘使能端為O ; C.A移位寄存模塊內(nèi)部存儲的所有數(shù)據(jù)要輸出并存儲到B移位寄存模塊； D.A移位寄存模塊的輸入:在B2校驗的初始化部分，A的輸入為全O ;其余部分，A的輸入為64位STM-N幀的數(shù)據(jù)與A的輸出進行異或操作產(chǎn)生的64bit數(shù)據(jù)。
3.根據(jù)權利要求1所述STM-N幀B2校驗方法，其特征在于，所述步驟(2)的操作步驟如下: A.把A移位寄存模塊的輸出數(shù)據(jù)寄存一周期后輸入到B移位寄存模塊的輸入端； B.B移位寄存模塊的輸出端直接與第N+1個STM-N幀的B2部分比較，若每個周期的數(shù)據(jù)相同，則說明在SDH傳輸系統(tǒng)中，服用段層的傳輸是無誤碼的；反之，則認為出現(xiàn)誤碼。
4.根據(jù)權利要求1所述STM-N幀B2校驗方法，其特征在于，所述A移位寄存模塊和B移位寄存模塊的模塊接口信號包括時鐘、數(shù)據(jù)輸入、數(shù)據(jù)輸出和時鐘使能。
5.根據(jù)權利要求1所述STM-N幀B2校驗方法，其特征在于，所述STM-N幀的周期數(shù)計算方法為:周期數(shù)=9*270*N/M，所述M為系統(tǒng)實現(xiàn)位寬。
【專利摘要】本發(fā)明提供一種基于移位寄存器的STM-N幀B2校驗方法，該方法首先A移位寄存模塊實時檢驗STM-N幀的64bit并行數(shù)據(jù)，最后B移位寄存模塊存儲A移位寄存模塊的結(jié)果，等待與第N+1幀的B2部分比較。本發(fā)明利用芯片的專用資源，降低了電路復雜度，減少了對通用資源的使用，設計電路移植快。
【IPC分類】H04L1-00, H04J3-16
【公開號】CN104618051
【申請?zhí)枴緾N201410849732
【發(fā)明人】張磊, 竇曉光, 楊恩山, 甯青松, 耿雄飛, 紀奎, 李靜
【申請人】曙光信息產(chǎn)業(yè)(北京)有限公司
【公開日】2015年5月13日
【申請日】2014年12月29日