本發(fā)明涉及控制發(fā)光驅(qū)動電路技術(shù)領(lǐng)域，特別是涉及一種控制發(fā)光驅(qū)動電路及顯示裝置、驅(qū)動方法。

背景技術(shù)：

amoled(active-matrixorganiclightemittingdiode，主動矩陣有機發(fā)光二極管)顯示裝置除oled有機發(fā)光器件外，驅(qū)動背板電路的主要構(gòu)成為柵極驅(qū)動電路、復(fù)位驅(qū)動電路和控制發(fā)光驅(qū)動電路。柵極驅(qū)動電路和復(fù)位驅(qū)動電路是為發(fā)光準(zhǔn)備階段(不發(fā)光)提供電壓的移位寄存器?？刂瓢l(fā)光驅(qū)動電路是控制發(fā)光時間和時序的移位寄存器。如圖1所示，控制發(fā)光驅(qū)動電路由第一晶體管t1、第三晶體管t3～第十三晶體管t13、第一電容c1～第三電容c3組成。該控制發(fā)光驅(qū)動電路通過連接第一時鐘信號輸入端ck、第二時鐘信號輸入端ckb、第一電平信號輸入端vgh、第二電平信號輸入端vgl和初始信號輸入端stv，實現(xiàn)控制發(fā)光驅(qū)動電路的工作。但是，該控制發(fā)光驅(qū)動電路在發(fā)光階段，像素單元信號輸出節(jié)點eo的電壓不穩(wěn)定，造成像素單元多行輸出而使顯示異常的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供一種控制發(fā)光驅(qū)動電路及顯示裝置、驅(qū)動方法，以解決現(xiàn)有技術(shù)的控制發(fā)光驅(qū)動電路在發(fā)光階段輸出的電壓不穩(wěn)定，造成像素單元多行輸出而使顯示異常的問題。

第一方面，提供一種控制發(fā)光驅(qū)動電路，用于控制像素單元的開啟和關(guān)斷，所述控制發(fā)光驅(qū)動電路包括：第一控制模塊、第一輸出模塊、第二控制模塊、第二輸出模塊、第三控制模塊和第四控制模塊；所述第一控制模塊通過第一控制節(jié)點分別連接所述第一輸出模塊和所述第三控制模塊，所述第一輸出模塊還分別連接第一電平信號輸入端及像素單元信號輸出節(jié)點，所述像素單元信號輸出節(jié)點用于控制所述像素單元的開啟與關(guān)斷；所述第二控制模塊通過第二控制節(jié)點分別連接所述第三控制模塊及所述第二輸出模塊，所述第二輸出模塊還分別連接第二電平信號輸入端及所述像素單元信號輸出節(jié)點；所述第三控制模塊還通過第三控制節(jié)點與所述第四控制模塊連接，所述第四控制模塊還分別連接所述第一電平信號輸入端及第一時鐘信號輸入端；所述第一控制模塊將第一電平信號輸出到所述第一控制節(jié)點時，所述第一輸出模塊關(guān)斷，所述第二輸出模塊開啟；并且，所述第一時鐘信號輸入端輸入的第一時鐘信號為開啟信號，所述第四控制模塊開啟，所述第四控制模塊將所述第一電平信號輸入端輸入的所述第一電平信號的電壓降低，并將電壓降低后的所述第一電平信號輸出到所述第三控制節(jié)點，使所述第一控制節(jié)點的電壓值大于或等于所述第三控制節(jié)點的電壓值，所述第三控制模塊保持關(guān)斷。

進(jìn)一步，所述第三控制模塊包括：第一晶體管，所述第一晶體管的柵極與所述第一控制節(jié)點連接，所述第一晶體管的源極與所述第三控制節(jié)點連接，所述第一晶體管的漏極與所述第二控制節(jié)點連接；所述第四控制模塊包括：第二晶體管，所述第二晶體管的柵極與所述第一時鐘信號輸入端連接，所述第二晶體管的源極與所述第一電平信號輸入端連接，所述第二晶體管的漏極與所述第三控制節(jié)點連接。

進(jìn)一步，還包括：第一電容，所述第一電容的一極板連接所述第二控制節(jié)點，所述第一電容的另一極板連接所述第一電平信號輸入端。

進(jìn)一步，所述第一輸出模塊包括：第三晶體管，所述第三晶體管的柵極與所述第一控制節(jié)點連接，所述第三晶體管的源極與所述第一電平信號輸入端連接，所述第三晶體管的漏極與所述像素單元信號輸出節(jié)點連接；所述第二輸出模塊包括：第四晶體管，所述第四晶體管的柵極與所述第二控制節(jié)點連接，所述第四晶體管的源極與所述第二電平信號輸入端連接，所述第四晶體管的漏極與所述像素單元信號輸出節(jié)點連接；所述第三晶體管的寬長比比所述第四晶體管的寬長比大。

進(jìn)一步，所述第一控制模塊包括：第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管和第十一晶體管；所述第五晶體管的柵極與第二節(jié)點連接，所述第五晶體管的源極與所述第一時鐘信號輸入端連接，所述第五晶體管的漏極與第一節(jié)點連接，用于所述第二節(jié)點的信號為開啟信號時，將所述第一時鐘信號輸入端輸入的第一時鐘信號輸出到所述第一節(jié)點；所述第六晶體管的柵極與所述第一時鐘信號輸入端連接，所述第六晶體管的源極與所述第一電平信號輸入端連接，所述第六晶體管的漏極與所述第一節(jié)點連接，用于所述第一時鐘信號輸入端輸入的第一時鐘信號為開啟信號時，將所述第二電平信號輸入端輸入的第二電平信號輸出到所述第一節(jié)點；所述第七晶體管的柵極與所述第一節(jié)點連接，所述第七晶體管的源極與所述第一電平信號輸入端連接，所述第七晶體管的漏極與所述第一控制節(jié)點連接，用于所述第一節(jié)點的信號為開啟信號時，將所述第一電平信號輸入端輸入的第一電平信號輸出到所述第一控制節(jié)點；所述第八晶體管的柵極與所述第一時鐘信號輸入端連接，所述第八晶體管的源極與初始信號輸入端連接，所述第八晶體管的漏極與所述第二節(jié)點連接，用于所述第一時鐘信號輸入端輸入的第一時鐘信號為開啟信號時，將所述初始信號輸入端輸入的初始信號輸出到所述第二節(jié)點；所述第二節(jié)點與第三節(jié)點連接；所述第九晶體管的柵極與所述第三節(jié)點連接，所述第九晶體管的源極與第二時鐘信號輸入端連接，所述第九晶體管的漏極與所述第一控制節(jié)點連接，用于所述第三節(jié)點的信號為開啟信號時，將所述第二時鐘信號輸入端輸入的第二時鐘信號輸出到所述第一控制節(jié)點；所述第十晶體管的柵極與所述第一節(jié)點連接，所述第十晶體管的源極與所述第一電平信號輸入端連接，所述第十晶體管的漏極與第四節(jié)點連接，用于所述第一節(jié)點的信號為開啟信號，將所述第一電平信號輸入端輸入的第一電平信號輸出到所述第四節(jié)點；所述第十一晶體管的柵極與所述第二時鐘信號輸入端連接，所述第十一晶體管的源極與所述第四節(jié)點連接，所述第十一晶體管的漏極與所述第二節(jié)點連接，用于所述第二時鐘信號輸入端輸入的第二時鐘信號為開啟信號，將所述第四節(jié)點輸入的第一電平信號輸出到所述第二節(jié)點。

進(jìn)一步，所述第一控制模塊還包括：第十二晶體管，所述第十二晶體管的柵極與所述第二電平信號輸入端連接，所述第十二晶體管的源極與所述第二節(jié)點連接，所述第十二晶體管的漏極與所述第三節(jié)點連接；或者，所述第十二晶體管的漏極與所述第二節(jié)點連接，所述第十二晶體管的源極與所述第三節(jié)點連接；用于所述第二電平信號輸入端輸入的第二電平信號為開啟信號，導(dǎo)通所述第二節(jié)點和所述第三節(jié)點。

進(jìn)一步，所述第一控制模塊還包括：第二電容和/或第三電容；所述第二電容的一極板與所述第一節(jié)點連接，所述第二電容的另一極板與所述第一電平信號輸入端連接；所述第三電容的一極板與所述第一控制節(jié)點連接，所述第三電容的另一極板與所述第三節(jié)點連接。

進(jìn)一步，所述第二控制模塊包括：第十三晶體管，所述第十三晶體管的柵極連接所述第一時鐘信號輸入端，所述第十三晶體管的源極連接所述第二電平信號輸入端，所述第十三晶體管的漏極連接所述第二控制節(jié)點，用于在所述第一時鐘信號輸入端輸入的第一時鐘信號為開啟信號，將所述第二電平信號輸入端輸入的第二電平信號輸出到所述第二控制節(jié)點。

第二方面，提供一種顯示裝置，包括：上述的控制發(fā)光驅(qū)動電路。

第三方面，提供一種驅(qū)動方法，應(yīng)用于上述的控制發(fā)光驅(qū)動電路，所述方法包括：在發(fā)光階段，所述第二輸出模塊開啟，所述第二輸出模塊將所述第二電平信號輸入端輸入的所述第二電平信號輸出到所述像素單元信號輸出節(jié)點；所述第一控制模塊將所述第一電平信號輸出到所述第一控制節(jié)點，控制所述第三控制模塊和所述第一輸出模塊關(guān)斷；所述第一時鐘信號輸入端輸入的第一時鐘信號為開啟信號，控制所述第四控制模塊開啟，所述第一電平信號輸入端將所述第一電平信號輸出到所述第四控制模塊，所述第四控制模塊將接收的所述第一電平信號的電壓降低，并將電壓降低后的所述第一電平信號輸出到所述第三控制節(jié)點，使所述第一控制節(jié)點的電壓值大于或等于所述第三控制節(jié)點的電壓值，所述第三控制模塊保持關(guān)斷。

這樣，本發(fā)明實施例中，通過設(shè)置與第三控制模塊連接的第四控制模塊，使得在第一控制模塊將第一電平信號輸出到第一控制節(jié)點時，開啟第四控制模塊，并使第四控制模塊將輸入其的第一電平信號的電壓降低，并將電壓降低后的第一電平信號輸出到第三控制節(jié)點，從而使第一控制節(jié)點的電壓值大于或等于第三控制節(jié)點的電壓值，避免第三控制模塊導(dǎo)通而產(chǎn)生漏電流，可使第三控制模塊保持關(guān)斷，因此，不會有漏電流輸出到第二控制節(jié)點，從而第二控制節(jié)點的電壓可保持穩(wěn)定，避免第二輸出模塊輸出的第二電平信號的電位波動，從而解決了像素單元信號輸出節(jié)點多行輸出而導(dǎo)致的顯示異常的問題。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對本發(fā)明實施例的描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是現(xiàn)有技術(shù)的控制發(fā)光驅(qū)動電路的電路結(jié)構(gòu)示意圖；

圖2是現(xiàn)有技術(shù)的控制發(fā)光驅(qū)動電路工作過程的一種時序圖；

圖3是現(xiàn)有技術(shù)的控制發(fā)光驅(qū)動電路工作過程的另一種時序圖；

圖4是本發(fā)明實施例的控制發(fā)光驅(qū)動電路的一種結(jié)構(gòu)示意圖；

圖5是本發(fā)明實施例的控制發(fā)光驅(qū)動電路的另一種結(jié)構(gòu)示意圖；

圖6是本發(fā)明實施例的控制發(fā)光驅(qū)動電路工作的時序圖；

圖7是本發(fā)明實施例的控制發(fā)光驅(qū)動電路在第一階段的等效電路示意圖；

圖8是本發(fā)明實施例的控制發(fā)光驅(qū)動電路在第二階段的等效電路示意圖；

圖9是本發(fā)明實施例的控制發(fā)光驅(qū)動電路在第三階段的等效電路示意圖；

圖10是本發(fā)明實施例的控制發(fā)光驅(qū)動電路在第四階段的等效電路示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲取的所有其他實施例，都屬于本發(fā)明保護的范圍。

發(fā)明人基于如圖1所示的現(xiàn)有技術(shù)的控制發(fā)光驅(qū)動電路的電路結(jié)構(gòu)發(fā)現(xiàn)：發(fā)光階段，由于，第一晶體管t1連接第一電平信號輸入端vgh，在發(fā)光階段，當(dāng)?shù)谝浑娖叫盘栞斎攵藇gh輸入第一電平信號時，第七晶體管t7將第一電平信號輸出到第一控制節(jié)點e1，第一電平信號還輸入到第三控制節(jié)點e3。第一控制節(jié)點e1的電壓和第三控制節(jié)點e3的電壓相等使得第一晶體管t1的vgs＝0。理想狀態(tài)下，該發(fā)光階段，第一晶體管t1不會開啟。但是，由于工藝的浮動或者高溫信賴性的原因，第一晶體管t1的閾值電壓vth可能從負(fù)值偏移至零甚至正值，則第一晶體管t1的vgs<vth，即小于工藝浮動引起的閾值電壓vth，使得第一晶體管導(dǎo)通，產(chǎn)生漏電流。漏電流沖入到第二控制節(jié)點e2，導(dǎo)致第二控制節(jié)點e2的電壓波動，并進(jìn)而導(dǎo)致像素單元信號輸出節(jié)點eo多行輸出，引起顯示異常的問題，如圖2所示。此外，發(fā)明人還發(fā)現(xiàn)：由于第一電容c1的一極板與第二控制節(jié)點e2連接，另一極板與第二時鐘信號輸入端ckb連接。第二時鐘信號輸入端ckb在控制發(fā)光驅(qū)動電路工作的過程中，隨著工作階段的不同，會使輸入的第二時鐘信號在高電平和低電平之間轉(zhuǎn)換，從而使得第二控制節(jié)點e2的電壓也跟著浮動，導(dǎo)致像素單元信號輸出節(jié)點eo輸出出現(xiàn)較高的雜音，如圖3所示。

因此，基于此，本發(fā)明實施例公開了一種控制發(fā)光驅(qū)動電路。該控制發(fā)光驅(qū)動電路用于控制像素單元的開啟和關(guān)斷。如圖4所示，該控制發(fā)光驅(qū)動電路包括：第一控制模塊1、第一輸出模塊5、第二控制模塊2、第二輸出模塊6、第三控制模塊3和第四控制模塊4。

其中，第一控制模塊1通過第一控制節(jié)點e1分別連接第一輸出模塊5和第三控制模塊3。第一輸出模塊5還分別連接第一電平信號輸入端vgh及像素單元信號輸出節(jié)點eo。像素單元信號輸出節(jié)點eo用于控制像素單元的開啟與關(guān)斷。第二控制模塊2通過第二控制節(jié)點e2分別連接第三控制模塊3及第二輸出模塊6。第二輸出模塊6還分別連接第二電平信號輸入端vgl及像素單元信號輸出節(jié)點eo。第三控制模塊3還通過第三控制節(jié)點e3與第四控制模塊4連接，第四控制模塊4還分別連接第一電平信號輸入端vgh及第一時鐘信號輸入端ck。

第一控制模塊1將第一電平信號輸出到第一控制節(jié)點e1時，第一輸出模塊5關(guān)斷，第二輸出模塊6開啟；并且，第一時鐘信號輸入端ck輸入的第一時鐘信號為開啟信號，第四控制模塊4開啟，第四控制模塊4將第一電平信號輸入端vgh輸入的第一電平信號的電壓降低，并將電壓降低后的第一電平信號輸出到第三控制節(jié)點e3，使第一控制節(jié)點e1的電壓值大于或等于第三控制節(jié)點e3的電壓值，從而避免第三控制模塊3導(dǎo)通而產(chǎn)生漏電流，第三控制模塊3保持關(guān)斷。

由于，第三控制模塊3保持關(guān)斷，因此，不會有漏電流輸出到第二控制節(jié)點e2，從而第二控制節(jié)點e2的電壓可保持穩(wěn)定，避免第二輸出模塊6輸出的第二電平信號的電位波動，從而解決了像素單元信號輸出節(jié)點eo多行輸出而導(dǎo)致的顯示異常的問題。

在一優(yōu)選的實施例中，如圖5所示，該控制發(fā)光驅(qū)動電路還包括：第一電容c1。第一電容c1的一極板連接第二控制節(jié)點e2，第一電容c1的另一極板連接第一電平信號輸入端vgh。

第一電容c1的另一極板連接第一電平信號輸入端vgh，該第一電平信號輸入端輸入的第一電平信號的電壓恒定，使得第一電容c1另一極板的電壓不會隨著控制發(fā)光驅(qū)動電路的工作階段的不同而改變，從而根據(jù)第一電容c1的特性，該第一電容c1的一極板的電壓也恒定，從而起到穩(wěn)定第二控制節(jié)點e2的電壓的作用，進(jìn)一步避免第二控制節(jié)點e2的電壓突變，有利于像素單元信號輸出節(jié)點eo的電壓的進(jìn)一步穩(wěn)定，避免第二電平信號產(chǎn)生雜音及其導(dǎo)致的顯示異常的問題。

下面結(jié)合圖4和圖5，對每一模塊的具體結(jié)構(gòu)做進(jìn)一步的說明。其中，第一電平信號和第二電平信號的相位相差180°。第一時鐘信號和第二時鐘信號的相位相差180°。

第一控制模塊1包括：第五晶體管t5、第六晶體管t6、第七晶體管t7、第八晶體管t8、第九晶體管t9、第十晶體管t10和第十一晶體管t11。

第五晶體管t5的柵極與第二節(jié)點n2連接，第五晶體管t5的源極與第一時鐘信號輸入端ck連接，第五晶體管t5的漏極與第一節(jié)點n1連接，用于第二節(jié)點n2的信號為開啟信號時，將第一時鐘信號輸入端ck輸入的第一時鐘信號輸出到第一節(jié)點n1。

第六晶體管t6的柵極與第一時鐘信號輸入端ck連接，第六晶體管t6的源極與第一電平信號輸入端vgh連接，第六晶體管t6的漏極與第一節(jié)點n1連接，用于第一時鐘信號輸入端ck輸入的第一時鐘信號為開啟信號時，將第二電平信號輸入端vgl輸入的第二電平信號輸出到第一節(jié)點n1。

第七晶體管t7的柵極與第一節(jié)點n1連接，第七晶體管t7的源極與第一電平信號輸入端vgh連接，第七晶體管t7的漏極與第一控制節(jié)點e1連接，用于第一節(jié)點n1的信號為開啟信號時，將第一電平信號輸入端vgh輸入的第一電平信號輸出到第一控制節(jié)點e1。

第八晶體管t8的柵極與第一時鐘信號輸入端ck連接，第八晶體管t8的源極與初始信號輸入端stv連接，第八晶體管t8的漏極與第二節(jié)點n2連接，用于第一時鐘信號輸入端ck輸入的第一時鐘信號為開啟信號時，將初始信號輸入端stv輸入的初始信號輸出到第二節(jié)點n2。

第二節(jié)點n2與第三節(jié)點n3連接。

第九晶體管t9的柵極與第三節(jié)點n3連接，第九晶體管t9的源極與第二時鐘信號輸入端ck連接，第九晶體管t9的漏極與第一控制節(jié)點e1連接，用于第三節(jié)點n3的信號為開啟信號時，將第二時鐘信號輸入端ckb輸入的第二時鐘信號輸出到第一控制節(jié)點e1。

第十晶體管t10的柵極與第一節(jié)點n1連接，第十晶體管t10的源極與第一電平信號輸入端vgh連接，第十晶體管t10的漏極與第四節(jié)點n4連接，用于第一節(jié)點n1的信號為開啟信號，將第一電平信號輸入端ck輸入的第一電平信號輸出到第四節(jié)點n4。

第十一晶體管t11的柵極與第二時鐘信號輸入端ckb連接，第十一晶體管t11的源極與第四節(jié)點n4連接，第十一晶體管t11的漏極與第二節(jié)點n2連接，用于第二時鐘信號輸入端ckb輸入的第二時鐘信號為開啟信號，將第四節(jié)點n4輸入的第一電平信號輸出到第二節(jié)點n2。

在一優(yōu)選的實施例中，如圖5所示，第一控制模塊還包括：第十二晶體管t12。第十二晶體管t12的柵極與第二電平信號輸入端vgl連接，第十二晶體管t1的源極與第二節(jié)點n2連接，第十二晶體管t12的漏極與第三節(jié)點n3連接；或者，第十二晶體管t12的漏極與第二節(jié)點n2連接，第十二晶體管t12的源極與第三節(jié)點n3連接。該第十二晶體管t12用于第二電平信號輸入端vgh輸入的第二電平信號為開啟信號，導(dǎo)通第二節(jié)點n2和第三節(jié)點n3。

由于第八晶體管t8易產(chǎn)生漏電流而使輸出到第三節(jié)點n3的電壓不穩(wěn)定，通過第十二晶體管t12對第八晶體管t8進(jìn)行補償，從而使得第三節(jié)點n3的電壓穩(wěn)定。

在一優(yōu)選的實施例中，如圖5所示，第一控制模塊1還包括：第二電容c2和/或第三電容c3，即該第一控制模塊1可同時具有第二電容c2和第三電容c3，也可以只具有其中之一。

具體的，第二電容c2的一極板與第一節(jié)點n1連接，第二電容c2的另一極板與第一電平信號輸入端vgh連接。

第二電容c2具有儲能的作用，充電和放電都需要一定的時間。因此，當(dāng)?shù)诙娙輈2的另一極板與第一電平信號輸入端vgh連接，該第二電容c2的另一極板的電壓穩(wěn)定，第二電容c2兩端的電壓不會突變，該第二電容c2的一極板的電壓也穩(wěn)定，使得第二電容c2可以起到穩(wěn)定第一節(jié)點n1的電壓的作用，避免第一節(jié)點n1的電壓突變，從而有利第一控制節(jié)點e1的電壓的穩(wěn)定，避免影響控制發(fā)光驅(qū)動電路的工作過程。

第三電容c3的一極板與第一控制節(jié)點e1連接，第三電容c3的另一極板與第三節(jié)點n3連接。

第三電容c3起到將第二節(jié)點n3的電壓降低的作用，從而進(jìn)一步避免了控制發(fā)光驅(qū)動電路的工作過程中，第三節(jié)點電壓n3影響第九晶體管t9的開啟的問題，使得第九晶體管t9可以充分開啟。

通過上述的第一控制模塊1的具體結(jié)構(gòu)，可實現(xiàn)在控制發(fā)光驅(qū)動電路的工作過程的不同階段，控制第一控制節(jié)點e1的電壓的作用。

具體的，第二控制模塊2包括：第十三晶體管t13。第十三晶體管t13的柵極連接第一時鐘信號輸入端ck，第十三晶體管t13的源極連接第二電平信號輸入端vgl，第十三晶體管t13的漏極連接第二控制節(jié)點e2。

第十三晶體管t13用于在第一時鐘信號輸入端ck輸入的第一時鐘信號為開啟信號，將第二電平信號輸入端vgh輸入的第二電平信號輸出到第二控制節(jié)點e2。

具體的，第三控制模塊3包括：第一晶體管t1。第一晶體管t1的柵極與第一控制節(jié)點e1連接，第一晶體管t1的源極與第三控制節(jié)點e3連接，第一晶體管t1的漏極與第二控制節(jié)點e2連接。

具體的，第四控制模塊4包括：第二晶體管t2。第二晶體管t2的柵極與第一時鐘信號輸入端ck連接，第二晶體管t2的源極與第一電平信號輸入端vgh連接，第二晶體管t2的漏極與第三控制節(jié)點e3連接。

第二晶體管t2用于第一時鐘信號輸入端ck輸入的第一時鐘信號為開啟信號時，將第一電平信號輸入端vgh輸入的第一電平信號輸出到第三控制節(jié)點e3。

第四控制模塊4通過設(shè)置第二晶體管t2，可控制第三控制節(jié)點e3的電壓，從而可在需要關(guān)斷第一晶體管t1時，避免第一晶體管t1的源極和漏極導(dǎo)通，產(chǎn)生漏電流。

具體的，第一輸出模塊5包括：第三晶體管t3。第三晶體管t3的柵極與第一控制節(jié)點e1連接，第三晶體管t3的源極與第一電平信號輸入端vgh連接，第三晶體管t3的漏極與像素單元信號輸出節(jié)點eo連接。

第二輸出模塊6包括：第四晶體管t4。第四晶體管t4的柵極與第二控制節(jié)點e2連接，第四晶體管t4的源極與第二電平信號輸入端vgl連接，第四晶體管t4的漏極與像素單元信號輸出節(jié)點eo連接。

其中，第三晶體管t3的溝道寬長比比第四晶體管t4的溝道寬長比大。

第一輸出模塊5通過上述的結(jié)構(gòu)設(shè)計，可在控制發(fā)光驅(qū)動電路的工作過程中，向像素單元信號輸出節(jié)點eo輸出第一電平信號；第二輸出模塊6通過上述的結(jié)構(gòu)設(shè)計，可在控制發(fā)光驅(qū)動電路的工作過程中，向像素單元信號輸出節(jié)點eo輸出第二電平信號。此外，通過設(shè)計第三晶體管t3和第四晶體管t4的溝道的寬長比，可使得第三晶體管t3和第四晶體管t4在同時開啟的情況下，第三晶體管t3輸出的信號起主導(dǎo)作用。

如圖6所示，為本發(fā)明實施例的控制發(fā)光驅(qū)動電路工作過程的時序圖。下面對各信號的時序關(guān)系，以圖5示出的控制發(fā)光驅(qū)動電路，結(jié)合圖7～10示出的控制發(fā)光驅(qū)動電路在各個階段的等效電路示意圖，對控制發(fā)光驅(qū)動電路的工作過程進(jìn)行簡要說明。其中，晶體管為pmos管，第一電平信號為高電平信號，第二電平信號為低電平信號。

第一階段time1為復(fù)位階段，對上一幀的信號進(jìn)行復(fù)位。應(yīng)當(dāng)理解的是，若為第一幀的情況，則沒有第一階段time1。該階段，第一時鐘信號輸入端ck輸入的第一時鐘信號為低電平，初始信號輸入端stv輸入的初始信號為低電平，第二時鐘信號輸入端ckb輸入的第二時鐘信號為高電平，第一電平信號輸入端vgh輸入的第一電平信號為高電平，第二電平信號輸入端vgl輸入的第二電平信號為低電平。如圖7所示(晶體管處有斜杠表示該晶體管關(guān)斷)，控制第六晶體管t6、第八晶體管t8、第二晶體管t2、第十三晶體管t13、第十二晶體管t12開啟，第十一晶體管t11關(guān)斷。初始信號輸入端stv將初始信號通過第八晶體管t8輸出到第二節(jié)點n2，控制第五晶體管t5開啟。第一時鐘信號輸入端ck通過第五晶體管t5將第一時鐘信號以及第二電平信號輸入端vgh通過第六晶體管t6將第二電平信號輸出到第一節(jié)點n1，控制第七晶體管t7開啟。同樣的，初始信號從第二節(jié)點n2通過第十二晶體管t12輸出到第三節(jié)點n3，控制第九晶體管t9開啟。第一電平信號輸入端vgh將第一電平信號通過第七晶體管t7以及第二時鐘信號輸入端ckb將第二時鐘信號通過第九晶體管t9輸出到第一控制節(jié)點e1，控制第一晶體管t1和第三晶體管t3均關(guān)斷。第二電平信號輸入端vgl通過第十三晶體管t13將第二電平信號輸出到第二控制節(jié)點e2，控制第四晶體管t4開啟。第二電平信號輸入端vgl通過第四晶體管t4將第二電平信號輸出到像素單元信號輸出節(jié)點eo，使電壓復(fù)位。應(yīng)當(dāng)理解的是，在第一階段time1中，第二晶體管t2和第十晶體管t10開啟，但并不會影響整個電路的工作。

第二階段time2，發(fā)光器件d不發(fā)光。該階段，第一時鐘信號輸入端ck輸入的第一時鐘信號為高電平，第二時鐘信號輸入端ckb輸入的第二時鐘信號為低電平，第一電平信號輸入端vgh輸入的第一電平信號為高電平，第二電平信號輸入端vgl輸入的第二電平信號為低電平。如圖8所示(晶體管處有斜杠表示該晶體管關(guān)斷)，控制第六晶體管t6、第八晶體管t8、第二晶體管t2、第十三晶體管t13關(guān)斷，第十二晶體管t12開啟。第二節(jié)點n2保持第一階段time1的信號的電位(即低電平)，控制第五晶體管t5開啟。第一時鐘信號輸入端ck通過第五晶體管t5將第一時鐘信號輸出到第一節(jié)點n1，控制第七晶體管t7關(guān)斷。第三節(jié)點n3也保持第一階段time1的信號的電位(即低電平)，控制第九晶體管t9開啟。第二時鐘信號輸入端ckb將第二時鐘信號通過第九晶體管t9輸出到第一控制節(jié)點e1。由于第二時鐘信號從第一階段time1的高電平變?yōu)榈碗娖?，則第三電容c3的一極板的電壓降低，在第三電容c3的作用下，第三電容c3的另一極板的電壓也會降低，從而進(jìn)一步降低第三節(jié)點n3的電壓，確保在第二階段time2，第九晶體管t9保持開啟。第一控制節(jié)點e1的信號控制第九晶體管t9和第十晶體管t10開啟。第一電平信號輸入端vgh將第一電平信號通過第十晶體管t10輸出到像素單元信號輸出節(jié)點eo。第二控制節(jié)點e2保持第一階段time1的信號的電位(即低電平)，控制第四晶體管t4開啟。第二電平信號輸入端vgl通過第四晶體管t4將第二電平信號輸出到像素單元信號輸出節(jié)點eo。由于第三晶體管t3的溝道寬長比比第四晶體管t4的溝道寬長比大，則第三晶體管t3輸出的第一電平信號起主導(dǎo)作用；因此，像素單元信號輸出節(jié)點eo向像素單元輸出的高電平信號起主導(dǎo)作用，使像素單元保持關(guān)斷，不發(fā)光。應(yīng)當(dāng)理解的是，在第二階段time2中，雖然第十一晶體管t11開啟，但并不會影響整個電路的工作。

第三階段time3，為發(fā)光階段，發(fā)光器件d發(fā)光。該階段，第一時鐘信號輸入端ck輸入的第一時鐘信號為低電平，初始信號輸入端stv輸入的初始信號為高電平，第二時鐘信號輸入端ckb輸入的第二時鐘信號為高電平，第一電平信號輸入端vgh輸入的第一電平信號為高電平，第二電平信號輸入端vgl輸入的第二電平信號為低電平。如圖9所示(晶體管處有斜杠表示該晶體管關(guān)斷)，控制第六晶體管t6、第八晶體管t8、第二晶體管t2、第十三晶體管t13和第十二晶體管t12開啟，控制第十一晶體管t11關(guān)斷。初始信號輸入端stv將初始信號通過第八晶體管t8輸出到第二節(jié)點n2，控制第五晶體管t5關(guān)斷。第二電平信號輸入端vgh通過第六晶體管t6將第二電平信號輸出到第一節(jié)點n1，控制第七晶體管t7開啟。同樣的，初始信號從第二節(jié)點n2通過第十二晶體管t12輸出到第三節(jié)點n3，則第三節(jié)點n3的信號控制第九晶體管t9關(guān)斷。第一電平信號輸入端vgh將第一電平信號通過第七晶體管t7輸出到第一控制節(jié)點e1，控制第一晶體管t1和第三晶體管t3均關(guān)斷。第二電平信號輸入端vgl通過第十三晶體管t13將第二電平信號輸出到第二控制節(jié)點e2，控制第四晶體管t4開啟。第二電平信號輸入端vgl將第二電平信號通過第四晶體管t4輸出到像素單元信號輸出節(jié)點eo，以便開啟像素單元發(fā)光。應(yīng)當(dāng)理解的是，在第三階段time3中，雖然第十晶體管t10開啟，但并不會影響整個電路的工作。

第四階段time4，為發(fā)光階段，發(fā)光器件d發(fā)光。該階段，第一時鐘信號輸入端ck輸入的第一時鐘信號為高電平，初始信號輸入端stv輸入的初始信號為高電平，第二時鐘信號輸入端ckb輸入的第二時鐘信號為低電平，第一電平信號輸入端vgh輸入的第一電平信號為高電平，第二電平信號輸入端vgl輸入的第二電平信號為低電平。如圖10所示(晶體管處有斜杠表示該晶體管關(guān)斷)，控制第六晶體管t6和第十三晶體管t13關(guān)斷，第二晶體管t2、第八晶體管t8、第十一晶體管t11和第十二晶體管t12開啟。第一節(jié)點n1保持第三階段time3的信號的電位(即低電平)，控制第七晶體管t7和第十晶體管t10開啟。第一電平信號輸入端vgh將第一電平信號通過第十晶體管t10和第十一晶體管t11輸出到第二節(jié)點n2，同時，初始信號輸入端stv將初始信號通過第八晶體管t8輸出到第二節(jié)點n2；控制第五晶體管t5關(guān)斷。第一電平信號和初始信號從第二節(jié)點n2通過第十二晶體管t12輸出到第三節(jié)點n3，控制第九晶體管t9關(guān)斷。第一電平信號輸入端vgh將第一電平信號通過第七晶體管t7輸出到第一控制節(jié)點e1，控制第一晶體管t1和第三晶體管t3均關(guān)斷。第二控制節(jié)點e2保持第三階段time3的信號的電位(即低電平)，控制第四晶體管t4開啟。第二電平信號輸入端vgl將第二電平信號通過第四晶體管t4輸出到像素單元信號輸出節(jié)點eo，以便開啟像素單元發(fā)光。

特別地，由于工藝浮動原因或者高溫信賴性而導(dǎo)致第一晶體管t1的閾值電壓從負(fù)值偏移至零甚至正值時，可能會使得第一晶體管t1的源極和漏極導(dǎo)通，產(chǎn)生漏電流，從而影響第三階段time3和第四階段time4。

因此，為了避免第一晶體管t1產(chǎn)生漏電流，設(shè)置了第二晶體管t2。在第三階段time3和第四階段time4中，第二晶體管t2開啟，第一電平信號輸入端vgh將第一電平信號通過第二晶體管t2輸出到第三控制節(jié)點e3。實際應(yīng)用中，第二晶體管t2會具有一定的電阻，因此，使得第二電平信號在通過第二晶體管t2后，其信號的電位會降低。由于第二電平信號同時輸出到第一控制節(jié)點e1和第三控制節(jié)點e3，第二晶體管t2對第二電平信號的電位的降低作用，使得第一控制節(jié)點e1的電壓要高于或者等于第三控制節(jié)點e3的電壓(由于第七晶體管t7可能也會使信號產(chǎn)生壓降，因此，可能出現(xiàn)等于的情況)，即第一晶體管t1的柵極電壓要高于或者等于源極的電壓，避免了由于第一晶體管t1的閾值電壓從負(fù)值偏移至零甚至正值而導(dǎo)致第一晶體管的vgs<vth，使第一晶體管t1開啟的問題，從而避免第一晶體管t1產(chǎn)生漏電流，不會影響第二控制節(jié)點e2的電壓，從而使得第四晶體管t4的輸出穩(wěn)定，最終使得第三階段time3和第四階段time4(發(fā)光階段)，像素單元信號輸出節(jié)點eo可輸出干凈的脈沖信號，如圖5所示。

綜上，本發(fā)明實施例的控制發(fā)光驅(qū)動電路，通過設(shè)置與第三控制模塊3連接的第四控制模塊4，使得在第一控制模塊1將第一電平信號輸出到第一控制節(jié)點e1時，開啟第四控制模塊4，并使第四控制模塊4將輸入其的第一電平信號的電壓降低，并將電壓降低后的第一電平信號輸出到第三控制節(jié)點e3，從而使第一控制節(jié)點e1的電壓值大于或等于第三控制節(jié)點e3的電壓值，避免第三控制模塊3導(dǎo)通而產(chǎn)生漏電流，可使第三控制模塊3保持關(guān)斷，因此，不會有漏電流輸出到第二控制節(jié)點e2，從而第二控制節(jié)點e2的電壓可保持穩(wěn)定，避免第二輸出模塊6輸出的第二電平信號的電位波動，從而解決了像素單元信號輸出節(jié)點eo多行輸出而導(dǎo)致的顯示異常的問題；此外，通過使第一電容c1的另一極板連接第一電平信號輸入端vgh，由于該第一電平信號輸入端輸入的第一電平信號的電壓恒定，使得第一電容c1另一極板的電壓不會隨著控制發(fā)光驅(qū)動電路的工作階段的不同而改變，從而根據(jù)第一電容c1的特性，該第一電容c1的一極板的電壓也恒定，從而起到穩(wěn)定第二控制節(jié)點e2的電壓的作用，進(jìn)一步避免第二控制節(jié)點e2的電壓突變，有利于像素單元信號輸出節(jié)點eo的電壓的進(jìn)一步穩(wěn)定，避免第二電平信號產(chǎn)生雜音，而導(dǎo)致的顯示異常的問題。

本發(fā)明實施例還提供一種顯示裝置。例如，該顯示裝置可以是amoled顯示裝置。該顯示裝置包括：上述實施例的控制發(fā)光驅(qū)動電路。該顯示裝置具有與本發(fā)明上述實施例提供的控制發(fā)光驅(qū)動電路相同的有益效果，由于控制發(fā)光驅(qū)動電路在上述實施例中已經(jīng)進(jìn)行了詳細(xì)說明，此處不再贅述。

本發(fā)明實施例還提供一種驅(qū)動方法。該驅(qū)動方法應(yīng)用于上述實施例的控制發(fā)光驅(qū)動電路。相對與現(xiàn)有技術(shù)，該驅(qū)動方法在發(fā)光階段(對應(yīng)上述實施例的第三階段time3和第四階段time4)可通過第四控制模塊4對輸入其的第一電平信號的電壓進(jìn)行降低，然后輸出到第三控制節(jié)點e3，使得第三控制節(jié)點e3的電壓小于第一控制節(jié)點e1的電壓，從而使第一晶體管t1保持關(guān)斷，避免產(chǎn)生漏電流。

具體的，該驅(qū)動方法包括：在發(fā)光階段，第二輸出模塊6開啟，第二輸出模塊6將第二電平信號輸入端vgl輸入的第二電平信號輸出到像素單元信號輸出節(jié)點eo；第一控制模塊1將第一電平信號輸出到第一控制節(jié)點e1，控制第三控制模塊3和第一輸出模塊5關(guān)斷；第一時鐘信號輸入端ck輸入的第一時鐘信號為開啟信號，控制第四控制模塊4開啟，第一電平信號輸入端vgh將第一電平信號輸出到第四控制模塊4，第四控制模塊4將接收的第一電平信號的電壓降低，并將電壓降低后的第一電平信號輸出到第三控制節(jié)點e3，使第一控制節(jié)點e1的電壓值大于或等于第三控制節(jié)點e3的電壓值，第三控制模塊3保持關(guān)斷。

因此，在發(fā)光階段，第一晶體管t1不產(chǎn)生漏電流，第二控制節(jié)點e2不會受到漏電流的影響，從而第二控制節(jié)點e2的電壓可保持穩(wěn)定，避免第二輸出模塊6輸出的第二電平信號產(chǎn)生波動，從而解決了像素單元信號輸出節(jié)點eo多行輸出而導(dǎo)致的顯示異常的問題。

應(yīng)當(dāng)理解的是，若該驅(qū)動方法應(yīng)用于控制發(fā)光驅(qū)動電路的第一幀的情況，則該驅(qū)動方法還包括控制像素單元關(guān)斷的步驟。具體的，按照工作過程的時序，包括三個步驟，分別依次對應(yīng)上述實施例的第二階段time2到第四階段time4，在此不再贅述。

若該驅(qū)動方法應(yīng)用于控制發(fā)光驅(qū)動電路的第一幀以后的幀的情況，該驅(qū)動方法還包括控制像素單元復(fù)位和控制像素單元關(guān)斷的步驟。具體的，按照工作過程的時序，包括四個步驟，分別依次對應(yīng)上述實施例的第一階段time1到第四階段time4，在此不再贅述。

綜上，本發(fā)明實施例的方法，在發(fā)光階段，可通過第三控制模塊3使第一控制節(jié)點e1的電壓值大于或等于第三控制節(jié)點e3的電壓值，第一晶體管t1不產(chǎn)生漏電流，避免第二控制節(jié)點e2受到漏電流的影響，保持第二控制節(jié)點e2的電壓穩(wěn)定，避免第二輸出模塊6輸出的第二電平信號波動，從而解決了像素單元信號輸出節(jié)點eo多行輸出而導(dǎo)致的顯示異常的問題。

本說明書中的各個實施例均采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。

盡管已描述了本發(fā)明實施例的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明實施例范圍的所有變更和修改。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者終端設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者終端設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者終端設(shè)備中還存在另外的相同要素。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以權(quán)利要求的保護范圍為準(zhǔn)。