專利名稱：顯示器的閘極驅(qū)動(dòng)電路的制作方法
顯示器的閘極驅(qū)動(dòng)電路
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示器的閘極驅(qū)動(dòng)電路，特別涉及一種可有效減少晶體管發(fā)生漏電流的顯示器閘極驅(qū)動(dòng)電路。
背景技術(shù)：
液晶顯示器(liquid crystal display, LCD)係利用電場來控制具有介電異向性的液晶分子，以改變光的穿透性，依此來顯示影像。液晶顯示器通常包含一顯示面板具有矩陣排列的像素以及一驅(qū)動(dòng)電路用來驅(qū)動(dòng)該顯示面板。上述的驅(qū)動(dòng)電路一般分為源極驅(qū)動(dòng)電路和閘極驅(qū)動(dòng)電路，源極驅(qū)動(dòng)電路是將輸入資料轉(zhuǎn)換成資料信號，而閘極驅(qū)動(dòng)電路會(huì)產(chǎn)生用于驅(qū)動(dòng)像素的掃描信號，以顯示對應(yīng)該輸入資料的影像。源極驅(qū)動(dòng)電路和閘極驅(qū)動(dòng)電路可根據(jù)由時(shí)序控制器產(chǎn)生之控制信號所決定的時(shí)序來進(jìn)行操作?，F(xiàn)今，為了降低顯示器的成本，采用非晶硅(amorphous-Si)薄膜晶體管技術(shù)來設(shè)計(jì)液晶顯示器的閘極驅(qū)動(dòng)電路已逐漸成為主流的趨勢。然而，非晶矽薄膜晶體管元件會(huì)因?yàn)殚L時(shí)間的使用，或者是高偏壓施加而產(chǎn)生臨界電壓漂移的問題，進(jìn)而影響到驅(qū)動(dòng)電路的穩(wěn)定度，造成畫面的顯示品質(zhì)下降?，F(xiàn)有的閘極驅(qū)動(dòng)電路中，一般是由多級的移位暫存器(shift register)串聯(lián)而成，移位暫存器輸出的閘極脈沖訊號也會(huì)提供給下一級的移位暫存器作為一個(gè)輸入信號， 相關(guān)專利可參考US7, 825，887和Tff 200813920。圖I顯示一種現(xiàn)有的顯示器的閘極驅(qū)動(dòng)電路的部分電路示意圖。閘極驅(qū)動(dòng)電路用來根據(jù)預(yù)定的時(shí)序產(chǎn)生脈沖信號，脈沖信號會(huì)送到閘極線，藉此來控制顯示面板之像素內(nèi)的薄膜電晶體的開關(guān)。如圖I所示，晶體管Tll作為起始的開關(guān)，晶體管T12作為脈沖開關(guān)， 當(dāng)起始脈沖信號ST將晶體管Tll打開時(shí)，會(huì)對存儲(chǔ)電容Cb進(jìn)行充電，當(dāng)時(shí)脈信號CLK處于高電位時(shí)，存儲(chǔ)電容Cb進(jìn)行放電，藉此提供電壓信號Vn給顯示面板的第N條閘極線，作為輸出信號OUT (N)。晶體管T12通常稱為上拉晶體管，因?yàn)樾鑼φ麠l閘極線充電，所以上拉晶體管T12 必須提供高電流，若上拉晶體管T12無法提供足夠的電流，則對應(yīng)該條閘極線的像素將無法正常工作。晶體管T13和晶體管T14作為下拉晶體管，其能將送到閘極線的信號下拉到接近參考電壓信號Vss的電壓水平。具體來說，通過重置信號RESET將晶體管T13和晶體管T14 開啟時(shí)，晶體管T14可將節(jié)點(diǎn)Ql的電壓下拉到接近參考電壓信號Vss的電壓水平，而晶體管T13可將節(jié)點(diǎn)Q2的電壓下拉到接近參考電壓信號Vss的電壓水平。然而，由于需在上拉晶體管T12提供高電壓，因此閘極驅(qū)動(dòng)電路容易產(chǎn)生雜訊，故需再增加其他輔助的雜訊抑制電路，一般有采用晶體管以數(shù)位訊號處理的方式來抑制雜訊，但因需要的晶體管元件較多，占用了較大的布線(layout)面積，對于顯示器中窄邊框的產(chǎn)品來說，因面積不足而無法達(dá)成。
圖2顯示現(xiàn)有的顯示器的閘極驅(qū)動(dòng)電路用來抑制雜訊的部分電路示意圖。為了降低雜訊，現(xiàn)有的閘極驅(qū)動(dòng)電路采用電容耦合的方式來控制雜訊。如圖2所示的等效電路中， 在晶體管T21和晶體管T22間的連接節(jié)點(diǎn)Pl與時(shí)脈信號CLK之間插入一耦合電容Cp，如此可以使用較少的晶體管元件來達(dá)到抑制雜訊的效果，相對的布線面積也會(huì)減少，從而有利于顯示器中窄邊框產(chǎn)品的開發(fā)。然而，在圖2所示的電路中，由于節(jié)點(diǎn)Ql的電壓會(huì)被拉到兩倍于時(shí)脈信號CLK的電壓水平，因此晶體管T21的源極和汲極間的電壓Vds過高，導(dǎo)致漏電流增大，而節(jié)點(diǎn)Ql 的電壓也會(huì)因晶體管T21產(chǎn)生漏電流的現(xiàn)象而跟著下降，致使閘極驅(qū)動(dòng)電路驅(qū)動(dòng)的能力下降，容易造成相應(yīng)閘極線之像素?zé)o法正常工作的情況。

發(fā)明內(nèi)容本發(fā)明之一目的在于提供一種顯示器的閘極驅(qū)動(dòng)電路，以解決閘極驅(qū)動(dòng)電路內(nèi)之晶體管容易產(chǎn)生漏電流的問題。本發(fā)明之另一目的在于提供一種顯示器的閘極驅(qū)動(dòng)電路，以提升閘極驅(qū)動(dòng)電路之驅(qū)動(dòng)電壓的穩(wěn)定性，提高閘極驅(qū)動(dòng)電路的可靠度。本發(fā)明一方面提供一種顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路包含一第一節(jié)點(diǎn)，其根據(jù)一起始信號的時(shí)序，在一段時(shí)間內(nèi)保持一高電壓水平，而在另一段時(shí)間內(nèi)保持一低電壓水平；一第一晶體管，其耦接于該第一節(jié)點(diǎn)和一參考電壓信號輸入端，當(dāng)該第一晶體管開啟時(shí)，該第一節(jié)點(diǎn)的電壓會(huì)被下拉到接近該參考電壓信號的電壓；一第二晶體管， 其一端與該第一晶體管電性連接，另一端與該參考電壓信號輸入端電性連接；一第二節(jié)點(diǎn)， 位于該第一晶體管和該第二晶體管的連接端；一電容，設(shè)置于該第二節(jié)點(diǎn)和一時(shí)脈信號輸入端，該電容用于抑制雜訊的產(chǎn)生；一第三晶體管，設(shè)置于該第一晶體管和該參考電壓信號輸入端之間，該第三晶體管與該第一晶體管串聯(lián)連接；以及一輸入端，設(shè)置于該第一晶體管和該第三晶體管之間；其中當(dāng)該第一節(jié)點(diǎn)處于該高電壓水平時(shí)，該輸入端被提供一預(yù)定高電位，以降低該第一晶體管兩端的電位差。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，提供該預(yù)定高電位給該輸入端是藉由將一驅(qū)動(dòng)電壓信號反饋進(jìn)入該輸入端來達(dá)成。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，該第一晶體管的閘極與該第三晶體管的閘極電性連接。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，所述電路更包含一第四晶體管，設(shè)置於該第三晶體管和該參考電壓信號輸入端之間，該第四晶體管與該第三晶體管串聯(lián)連接。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，該第三晶體管的閘極與該第四晶體管的閘極電性連接。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，提供予該輸入端的該預(yù)定高電位是用以降低該第一晶體管之源極和閘極兩端的電位差。本發(fā)明另一方面提供一種顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路包含一第一節(jié)點(diǎn)，其根據(jù)一起始信號的時(shí)序，在一段時(shí)間內(nèi)保持一高電壓水平，而在另一段時(shí)間內(nèi)保持一低電壓水平；一第一晶體管，該第一晶體管的第一端耦接至該第一節(jié)點(diǎn)，而該第一晶體管的第二端耦接至一參考電壓信號輸入端；一第二晶體管，該第二晶體管的第一端與該第一晶體管的第三端電性連接并在其間形成一第二節(jié)點(diǎn)，該第二晶體管的第二端耦接至該參考電壓信號輸入端，而該第二晶體管的第三端耦接至該第一節(jié)點(diǎn)；一電容，其一端與該第一晶體管和該第二晶體管間的該第二節(jié)點(diǎn)電性連接，另一端與一時(shí)脈信號輸入端電性耦接；至少一晶體管，設(shè)置在該第一晶體管和該參考電壓信號輸入端之間，該至少一晶體管與該第一晶體管串聯(lián)連接；以及一輸入端，設(shè)置于該第一晶體管和該至少一晶體管之間；其中當(dāng)該第一節(jié)點(diǎn)處于該高電壓水平時(shí)，該輸入端被提供一預(yù)定高電位，以降低該第一晶體管的第一端和第二端兩端的電位差。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，提供該預(yù)定高電位給該輸入端是藉由將一驅(qū)動(dòng)電壓信號反饋進(jìn)入該輸入端來達(dá)成。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，該第一晶體管的第三端為閘極，其與該至少一晶體管的閘極電性連接。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，當(dāng)該第一晶體管和該至少一晶體管開啟時(shí)，該第一節(jié)點(diǎn)的電壓會(huì)被下拉到接近該參考電壓信號的電壓。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，該第一晶體管的第一端和第二端分別為汲極和源極，而提供予該輸入端的該預(yù)定高電位是用以降低該第一晶體管之源極和閘極兩端的電位差。本發(fā)明再一方面提供一種顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路包含一第一節(jié)點(diǎn)，其會(huì)根據(jù)一起始信號和一時(shí)脈信號，將一驅(qū)動(dòng)信號傳送到一輸出端，該輸出端電性連接至一閘極線；一第一晶體管，該第一晶體管的第一端耦接至該第一節(jié)點(diǎn)，而該第一晶體管的第二端耦接至一參考電壓信號輸入端；一第二晶體管，該第二晶體管的第一端與該第一晶體管的第三端電性連接，該第二晶體管的第二端耦接至該參考電壓信號輸入端，而該第二晶體管的第三端耦接至該第一節(jié)點(diǎn)；一第三晶體管，設(shè)置于該第一晶體管和該參考電壓信號輸入端之間，該第三晶體管與該第一晶體管串聯(lián)連接；一第四晶體管，設(shè)置於該第三晶體管和該參考電壓信號輸入端之間，該第四晶體管與該第三晶體管串聯(lián)連接；以及一輸入端，設(shè)置于該第三晶體管和該第四該晶體管之間，其中該輸入端接收從該輸出端反饋進(jìn)來的該驅(qū)動(dòng)電壓。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，更包含一起始晶體管，設(shè)置于該起始信號之輸入端和該第一節(jié)點(diǎn)之間；以及一時(shí)脈晶體管，設(shè)置于該時(shí)脈信號之輸入端和該第一節(jié)點(diǎn)之間。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，更包含一存儲(chǔ)電容，設(shè)置于該第一節(jié)點(diǎn)和該輸出端之間。在本發(fā)明之顯示器的閘極驅(qū)動(dòng)電路中，更包含一第一下拉晶體管，設(shè)置于該第一節(jié)點(diǎn)和該參考電壓信號輸入端之間；以及一第二下拉晶體管，設(shè)置于該輸出端和該參考電壓信號輸入端之間，其中當(dāng)該第一下拉晶體管和該第二下拉晶體管基于一重置信號而導(dǎo)通時(shí)，會(huì)將該第一節(jié)點(diǎn)和該輸出端的電壓下拉至該參考電壓信號輸入端的電壓。在本發(fā)明中，通過在第一晶體管和參考電壓信號輸入端之間串聯(lián)至少一晶體管， 如第三晶體管和第四晶體管，並且當(dāng)?shù)谝还?jié)點(diǎn)在高電壓水平時(shí)，提供預(yù)定高電位給位在第一晶體管和第三晶體管之間的輸入端，或位在第三晶體管和第四晶體管之間的輸入端，例如，將對應(yīng)該級之閘極線的驅(qū)動(dòng)電壓信號反饋進(jìn)入該輸入端，所提供的該預(yù)定高電位能夠使得第一晶體管源極和汲極間的電位差降低，藉此第一晶體管不致于產(chǎn)生漏電流而使得第一節(jié)點(diǎn)上之電壓降低而導(dǎo)致像素驅(qū)動(dòng)電壓不足的情形，因此本發(fā)明能夠有效解決閘極驅(qū)動(dòng)電路之驅(qū)動(dòng)電壓穩(wěn)定性的問題，提高閘極驅(qū)動(dòng)電路的可靠度，進(jìn)一步提升顯示面板的畫面顯示品質(zhì)。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說明如下

圖I顯示一種現(xiàn)有的顯示器的閘極驅(qū)動(dòng)電路的部分電路示意圖。圖2顯示現(xiàn)有的顯示器的閘極驅(qū)動(dòng)電路用來抑制雜訊的部分電路示意圖。圖3顯示根據(jù)本發(fā)明第一實(shí)施例的顯示器閘極驅(qū)動(dòng)電路的電路示意圖。圖4顯示根據(jù)本發(fā)明第二實(shí)施例的顯示器閘極驅(qū)動(dòng)電路的電路示意圖。圖5顯示根據(jù)本發(fā)明第三實(shí)施例的顯示器閘極驅(qū)動(dòng)電路的電路示意圖。
具體實(shí)施方式
以下各實(shí)施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實(shí)施的特定實(shí)施例。在本發(fā)明說明書及權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的元件，本領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來稱呼同一個(gè)元件。在通篇說明書及權(quán)利請求當(dāng)中所提及的「包含」為一開放式的用語，故應(yīng)解釋成 「包含但不限定于」。此外，「耦接」一詞在此包含任何直接及間接的電性連接手段，因此若本說明書文中描述第一元件耦接于第二元件，則代表第一元件可直接電性連接于第二元件， 或通過其他元件或連接手段間接地電性連接至第二元件。并且，在說明書和附圖中，結(jié)構(gòu)相似的單元是以相同標(biāo)號表示。在本發(fā)明中，顯示器可為液晶顯示器或主動(dòng)式液晶顯示器(AMOIXD),顯示器包含像素呈矩陣排列的一顯示面板以及用來驅(qū)動(dòng)該顯示面板的一驅(qū)動(dòng)電路。該驅(qū)動(dòng)電路分為源極驅(qū)動(dòng)電路和閘極驅(qū)動(dòng)電路，源極驅(qū)動(dòng)電路用來將輸入的影像資料轉(zhuǎn)換成資料信號，而閘極驅(qū)動(dòng)電路會(huì)根據(jù)時(shí)脈控制器產(chǎn)生的時(shí)序，來產(chǎn)生用于驅(qū)動(dòng)像素的掃描信號，以顯示對應(yīng)該資料信號的影像。本發(fā)明著重在閘極驅(qū)動(dòng)電路的改良，以減少閘極驅(qū)動(dòng)電路內(nèi)部之晶體管發(fā)生漏電流的情形，藉此提升閘極驅(qū)動(dòng)電路的穩(wěn)定性，從而提升顯示面板的畫面顯示品質(zhì)。此外，特別是在閘極驅(qū)動(dòng)電路內(nèi)部之晶體管實(shí)現(xiàn)為采用非晶硅(amorphous-Si)薄膜晶體管技術(shù)而制成的晶體管時(shí)，本發(fā)明所提供之防止晶體管發(fā)生漏電流的解決方案，其效果更佳。圖3顯示根據(jù)本發(fā)明第一實(shí)施例的顯示器閘極驅(qū)動(dòng)電路的電路示意圖。雖然圖3 中僅例示了一級的電路，但本領(lǐng)域技術(shù)人員可以理解到，整合的閘極驅(qū)動(dòng)電路是由若干級的電路串聯(lián)而成，每一級的電路對應(yīng)驅(qū)動(dòng)顯示面板中的一或多條閘極線，本級的電路除了提供掃描信號給對應(yīng)的閘極線之外，也會(huì)提供一個(gè)輸出信號作為下一級電路的一個(gè)輸入。如圖3所示，閘極驅(qū)動(dòng)電路中包含一第一晶體管T31、一第二晶體管T32、一第三晶體管T33和一電容Cp，第一晶體管T31的一端與第二晶體管T32耦接的電性接點(diǎn)上具有一第一節(jié)點(diǎn)Q1，而第一晶體管T31的另一端與第二晶體管T32耦接的電性接點(diǎn)上具有一第二節(jié)點(diǎn)Pl。此外，在第一晶體管T31和第三晶體管T33之間具有一輸入端30。首先，當(dāng)接收到一起始信號ST，起始信號ST在高電壓水平時(shí)會(huì)將晶體管Tsl開啟， 並接著對存儲(chǔ)電容Cb充電。而當(dāng)電容充電完成時(shí)，時(shí)脈信號CLK處于高電位狀態(tài)，晶體管 Ts2關(guān)閉，使得存儲(chǔ)電容Cb開始放電，藉此提供驅(qū)動(dòng)電壓給顯示面板內(nèi)的第N條閘極線，作為輸出信號OUT (N)。此外，在通過重置信號RESET將晶體管Tdl和晶體管Td2開啟時(shí)，晶體管Tdl可將節(jié)點(diǎn)Ql的電壓下拉到接近參考電壓信號Vss的電壓水平，而晶體管Td2可將輸出信號OUT(N)的電壓下拉到接近參考電壓信號Vss的電壓水平，此時(shí)輸出至第N條閘極線的電壓保持低電位。具體來說，第一節(jié)點(diǎn)Ql會(huì)根據(jù)該起始信號的時(shí)序，在一段時(shí)間內(nèi)保持高電壓水平，而在另一段時(shí)間內(nèi)保持低電壓水平。當(dāng)?shù)谝还?jié)點(diǎn)Ql在高電壓水平時(shí)，會(huì)對存儲(chǔ)電容Cb 進(jìn)行充電，而存儲(chǔ)電容Cb放電時(shí)的高電壓會(huì)輸入對應(yīng)該級的掃描線,作為掃描信號，以驅(qū)動(dòng)該級之掃描線所對應(yīng)的像素。另外，當(dāng)起始信號ST在低電壓水平時(shí)，節(jié)點(diǎn)Ql的電壓容易受到時(shí)脈信號CLK的影響而呈現(xiàn)微幅高低起伏的情形，因此需要雜訊抑制電路來減低此雜訊對整體電路的影響。 如圖3所示，當(dāng)起始信號ST在低電壓水平，而節(jié)點(diǎn)Ql受時(shí)脈信號CLK影響處于微幅高電位時(shí)，此微幅高電位仍不足將第二晶體管T32開啟，但時(shí)脈信號CLK的高電位會(huì)將第一晶體管 T31和第三晶體管T33導(dǎo)通，因此節(jié)點(diǎn)Ql的微幅高電位會(huì)被拉至參考電壓Vss，即接地電位。再者，當(dāng)起始信號ST在高電壓水平時(shí)，節(jié)點(diǎn)Ql上的高電位會(huì)將第二晶體管T32開啟，參考電壓Vss的接地電位傳遞到節(jié)點(diǎn)Pl，此時(shí)第一晶體管T31和第三晶體管T33在理想情況下為關(guān)閉狀態(tài)，節(jié)點(diǎn)Ql上的高電位因而能對電容Ql進(jìn)行充電。由于驅(qū)動(dòng)掃描線上對應(yīng)之像素需要相當(dāng)高的電流，也就是說，在第一節(jié)點(diǎn)Ql上的高電壓需要的電壓相當(dāng)大，這就容易使得閘極驅(qū)動(dòng)電路中的晶體管，如第一晶體管T31，產(chǎn)生漏電流，而第一晶體管T31發(fā)生漏電流現(xiàn)象時(shí)，第一節(jié)點(diǎn)Ql上的高電壓會(huì)跟著降低，進(jìn)而容易導(dǎo)致像素之驅(qū)動(dòng)電壓不足的問題，使得該掃描線所對應(yīng)的像素?zé)o法正常工作。本發(fā)明通過在第一晶體管T31串聯(lián)至少一晶體管，如第三晶體管T33，並且當(dāng)?shù)谝还?jié)點(diǎn)Ql在高電壓水平時(shí)，提供一預(yù)定高電位給位在第一晶體管T31和第三晶體管T33之間的輸入端30，例如將對應(yīng)該級之閘極線的驅(qū)動(dòng)電壓，即輸出信號OUT(N)，反饋進(jìn)入該輸入端30，而所提供的該預(yù)定高電位能夠使得第一晶體管T31兩端的電位差降低，藉此能夠有效減少第一晶體管T31發(fā)生漏電流的情況，進(jìn)而有效解決閘極驅(qū)動(dòng)電路之驅(qū)動(dòng)電壓穩(wěn)定性的問題。以下將詳細(xì)說明根據(jù)本發(fā)明實(shí)現(xiàn)的第一實(shí)施例的閘極驅(qū)動(dòng)電路的電路配置示意圖。第一晶體管T31稱接于第一節(jié)點(diǎn)Ql和一參考電壓信號Vss輸入端之間,第二晶體管T32的一端與第一晶體管T31電性連接，另一端與參考電壓信號Vss輸入端電性連接。具體來說，第一晶體管T31的第一端311耦接至第一節(jié)點(diǎn)Q1，第一晶體管T31的第二端312耦接至參考電壓信號Vss輸入端；而第二晶體管T32的第二端322耦接至參考電壓信號Vss輸入端，第二晶體管T32的第三端323耦接至第一節(jié)點(diǎn)Ql。第一晶體管T31的第三端313與第二晶體管T32的第一端321電性連接。也就是說，在具體的電路配置中，第一晶體管T31 的閘極313是與第二晶體管T32的源極或汲極電性連接，而第二晶體管T32的閘極電性連接至第一節(jié)點(diǎn)Ql。在上述電路配置中，當(dāng)?shù)谝痪w管T31開啟而第三晶體管T33也隨著開啟時(shí)，第一節(jié)點(diǎn)Ql的電壓會(huì)被下拉到接近參考電壓信號Vss的電壓。如前所述，第一節(jié)點(diǎn)Ql會(huì)根據(jù)起始信號的時(shí)序，在一段時(shí)間內(nèi)保持高電壓水平， 而在另一段時(shí)間內(nèi)保持低電壓水平，該高電壓水平透過存儲(chǔ)電容Cb的充放電作為像素的驅(qū)動(dòng)電壓，其所需的電壓相當(dāng)高。當(dāng)?shù)谝还?jié)點(diǎn)Ql處于高電壓狀態(tài)，而第一晶體管T31關(guān)閉時(shí)，容易導(dǎo)致第一晶體管T31發(fā)生漏電流的現(xiàn)象，進(jìn)而使得第一節(jié)點(diǎn)Ql上的驅(qū)動(dòng)電壓電壓不足。關(guān)于此點(diǎn)，本發(fā)明提出的具體解決方案將于后文詳細(xì)描述。在第一晶體管T31和第二晶體管T32的連接端具有第二節(jié)點(diǎn)Pl。具體來說，第一晶體管T31的第三端313與第二晶體T32管的第一端321電性連接并在其間形成第二節(jié)點(diǎn) P1。也就是說，在具體的電路配置中，第一晶體管T31的閘極與第二晶體管T32的源極或汲極的連接端具有第二節(jié)點(diǎn)Pl。電容Cp設(shè)置于第二節(jié)點(diǎn)Pl和來自時(shí)脈控制器的時(shí)脈信號CLK的輸入端。具體來說，電容Cp的一端是與第一晶體管T31和第二晶體管T32間的第二節(jié)點(diǎn)Pl電性連接，而電容Cp的另一端是與該時(shí)脈信號CLK輸入端電性耦接。通過在第二節(jié)點(diǎn)PI和時(shí)脈信號CLK輸入端之間插入耦合電容Cp，藉此可使用較少的晶體管元件來抑制閘極驅(qū)動(dòng)電路中因高驅(qū)動(dòng)電壓所容易引起的雜訊，避免了節(jié)點(diǎn)Ql受時(shí)脈信號CLK影響而導(dǎo)致的微幅電壓變動(dòng)，也因此閘極驅(qū)動(dòng)電路在顯示面板上的布線面積可以減少，非常有利于顯示器中窄邊框產(chǎn)品的開發(fā)。本發(fā)明中，閘極驅(qū)動(dòng)電路中具有至少一晶體管，如圖3所示的第三晶體管T33，其設(shè)置在第一晶體管T31和參考電壓信號Vss輸入端之間，該至少一晶體管(或第三晶體管 T33)與第一晶體管T31串聯(lián)連接。具體來說，第三晶體管T33的第一端331與第一晶體管 T31的第二端312電性連接，第三晶體管T33的第二端332與參考電壓信號Vss輸入端電性耦接，而第三晶體管T33的第三端333與第一晶體管T31的第三端313電性連接。也就是說，在具體的電路配置中，第一晶體管T31的閘極與第三晶體管T33的閘極電性連接，以使得第一晶體管T31和第三晶體管T33形成串聯(lián)的連接架構(gòu)。在本發(fā)明第一實(shí)施例中，當(dāng)?shù)谝还?jié)點(diǎn)Ql處于高電位水平時(shí)，位在第一晶體管T31 和第三晶體管T33之間的輸入端30會(huì)被提供一預(yù)定高電位。舉例來說，將對應(yīng)該級之閘極線的驅(qū)動(dòng)電壓，即輸出信號OUT (N)，反饋進(jìn)入該輸入端30，也就是說，要將第一節(jié)點(diǎn)Ql上的高電位水平輸出給當(dāng)級相對應(yīng)的閘極線時(shí)，會(huì)提供該預(yù)定高電位給輸入端30。此時(shí)，第一晶體管T31源極和汲極間的電壓Vds會(huì)降低，例如減小一半，並使得第一晶體管T31閘極和源極間的電壓Vgs幾乎為零，因此能夠有效抑制第一晶體管T31可能發(fā)生的漏電流。這時(shí)，因?yàn)榈谝痪w管T31漏電流的情況被抑制，第一節(jié)點(diǎn)Ql上的高電位水平就不會(huì)因而降低，也就能夠維持閘極驅(qū)動(dòng)電路之驅(qū)動(dòng)電壓的穩(wěn)定性，使得相應(yīng)閘極線上的像素能夠被正常地驅(qū)動(dòng)。圖4顯示根據(jù)本發(fā)明第二實(shí)施例的顯示器閘極驅(qū)動(dòng)電路的電路示意圖。與圖3 所示的第一實(shí)施例相較，在圖4所示的第二實(shí)施例中，閘極驅(qū)動(dòng)電路更包含一第四晶體管T34，其設(shè)置在第三晶體管T33和參考電壓信號Vss輸入端之間，第四晶體管T34與第三晶體管T33串聯(lián)連接。在具體的電路配置中，第四晶體管T34的閘極與第三晶體管T33的閘極電性連接，以使得第四晶體管T34和第三晶體管T33形成串聯(lián)的連接架構(gòu)。進(jìn)一步來說， 第一晶體管T31、第三晶體管T33和第四晶體管T34都是相互串聯(lián)連接的。在本發(fā)明第二實(shí)施例中，增加了上述第四晶體管T34的配置，使得第三晶體管T33 和第四晶體管T34可以與第一晶體管T31 —起分?jǐn)偟谝还?jié)點(diǎn)Ql與參考電壓信號Vss輸入端之間的電壓差。也就是說，第三晶體管T33和第四晶體管T34的配置可以減輕第一晶體管T31源極和汲極間的電壓Vds的電壓負(fù)荷，減少第一晶體管T31發(fā)生漏電流的現(xiàn)象。而且，本實(shí)施例中配置了兩個(gè)晶體管，即第三晶體管T33和第四晶體管T34，對于減輕第一晶體管T31源極和汲極間的電壓Vds之電壓負(fù)荷的效果更為顯著，更能有效降低第一晶體管 T31發(fā)生漏電流的機(jī)會(huì)。另一方面，本發(fā)明第二實(shí)施例與第一實(shí)施例相同的是，輸入端30也是設(shè)在第一晶體管T31和第三晶體管T33之間。與第一實(shí)施例相較，在第二實(shí)施例中，當(dāng)?shù)谝还?jié)點(diǎn)Ql處于高電壓水平時(shí)，因配置了第四晶體管T34，提供給位在第一晶體管T31和第三晶體管T33 間之輸入端30的預(yù)定高電位可以減低，因而更提高了電路的穩(wěn)定性。圖5顯示根據(jù)本發(fā)明第三實(shí)施例的顯示器閘極驅(qū)動(dòng)電路的電路示意圖。本發(fā)明第三實(shí)施例與第二實(shí)施例的差別在于，在第三實(shí)施例中，是在第三晶體管T33與第四晶體管 T34之間設(shè)置輸入端30。當(dāng)?shù)谝还?jié)點(diǎn)Ql處于高電壓水平時(shí)，提供給輸入端50預(yù)定高電位， 舉例來說，將對應(yīng)該級之閘極線的驅(qū)動(dòng)電壓，即輸出信號OUT(N)，反饋進(jìn)入該輸入端30，以減少第一晶體管T31發(fā)生漏電流的情形。另一方面，與第二實(shí)施相較，提供給位在第三晶體管T33和第四晶體管T34間之輸入端50的預(yù)定高電位更可以減低。藉由本發(fā)明上述實(shí)施例可以理解到，本發(fā)明通過在第一晶體管和參考電壓信號輸入端之間串聯(lián)至少一晶體管，如第三晶體管和第四晶體管，並且當(dāng)?shù)谝还?jié)點(diǎn)在高電壓水平時(shí)，提供預(yù)定高電位給位在第一晶體管和第三晶體管之間的輸入端，或位在第三晶體管和第四晶體管之間的輸入端，例如，將對應(yīng)該級之閘極線的驅(qū)動(dòng)電壓信號反饋進(jìn)入該輸入端， 所提供的該預(yù)定高電位能夠使得第一晶體管源極和汲極間的電位差降低，藉此第一晶體管不致于產(chǎn)生漏電流而使得第一節(jié)點(diǎn)上之電壓降低，進(jìn)而使得像素驅(qū)動(dòng)電壓不足，因此本發(fā)明能夠有效解決閘極驅(qū)動(dòng)電路之驅(qū)動(dòng)電壓穩(wěn)定性的問題，提高閘極驅(qū)動(dòng)電路的可靠度，進(jìn)一步提升顯示面板的畫面顯示品質(zhì)。綜上所述，雖然本發(fā)明已以優(yōu)選實(shí)施例揭露如上，但上述優(yōu)選實(shí)施例并非用以限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路包含一第一節(jié)點(diǎn)，其根據(jù)一起始信號的時(shí)序，在一段時(shí)間內(nèi)保持一高電壓水平，而在另一段時(shí)間內(nèi)保持一低電壓水平；一第一晶體管，其耦接于該第一節(jié)點(diǎn)和一參考電壓信號輸入端，當(dāng)該第一晶體管開啟時(shí)，該第一節(jié)點(diǎn)的電壓會(huì)被下拉到接近該參考電壓信號的電壓；一第二晶體管，其一端與該第一晶體管電性連接，另一端與該參考電壓信號輸入端電性連接；一第二節(jié)點(diǎn)，位于該第一晶體管和該第二晶體管的連接端；一電容，設(shè)置于該第二節(jié)點(diǎn)和一時(shí)脈信號輸入端，該第一晶體管、該第二晶體管和該電容用于抑制雜訊的產(chǎn)生；一第三晶體管，設(shè)置于該第一晶體管和該參考電壓信號輸入端之間，該第三晶體管與該第一晶體管串聯(lián)連接；以及一輸入端，設(shè)置于該第一晶體管和該第三晶體管之間；其中當(dāng)該第一節(jié)點(diǎn)處于該高電壓水平時(shí)，該輸入端被提供一預(yù)定高電位，以降低該第一晶體管兩端的電位差。
2.根據(jù)權(quán)利要求I所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于提供該預(yù)定高電位給該輸入端是藉由將一驅(qū)動(dòng)電壓信號反饋進(jìn)入該輸入端來達(dá)成。
3.根據(jù)權(quán)利要求I所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于該第一晶體管的閘極與該第三晶體管的閘極電性連接。
4.根據(jù)權(quán)利要求I所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路更包含 一第四晶體管，設(shè)置於該第三晶體管和該參考電壓信號輸入端之間，該第四晶體管與該第三晶體管串聯(lián)連接。
5.根據(jù)權(quán)利要求4所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于該第三晶體管的閘極與該第四晶體管的閘極電性連接。
6.根據(jù)權(quán)利要求I所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于提供予該輸入端的該預(yù)定高電位是用以降低該第一晶體管之源極和閘極兩端的電位差。
7.—種顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路包含一第一節(jié)點(diǎn)，其根據(jù)一起始信號的時(shí)序，在一段時(shí)間內(nèi)保持一高電壓水平，而在另一段時(shí)間內(nèi)保持一低電壓水平；一第一晶體管，該第一晶體管的第一端耦接至該第一節(jié)點(diǎn)，而該第一晶體管的第二端耦接至一參考電壓信號輸入端；一第二晶體管，該第二晶體管的第一端與該第一晶體管的第三端電性連接并在其間形成一第二節(jié)點(diǎn)，該第二晶體管的第二端耦接至該參考電壓信號輸入端，而該第二晶體管的第三端耦接至該第一節(jié)點(diǎn)；一電容，其一端與該第一晶體管和該第二晶體管間的該第二節(jié)點(diǎn)電性連接，另一端與一時(shí)脈信號輸入端電性耦接；至少一晶體管，設(shè)置在該第一晶體管和該參考電壓信號輸入端之間，該至少一晶體管與該第一晶體管串聯(lián)連接；以及一輸入端，設(shè)置于該第一晶體管和該至少一晶體管之間；其中當(dāng)該第一節(jié)點(diǎn)處于該高電壓水平時(shí)，該輸入端被提供一預(yù)定高電位，以降低該第一晶體管的第一端和第二端兩端的電位差。
8.根據(jù)權(quán)利要求7所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于提供該預(yù)定高電位給該輸入端是藉由將一驅(qū)動(dòng)電壓信號反饋進(jìn)入該輸入端來達(dá)成。
9.根據(jù)權(quán)利要求7所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于該第一晶體管的第三端為閘極，該第一晶體管的閘極與該至少一晶體管的閘極電性連接。
10.根據(jù)權(quán)利要求7所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于當(dāng)該第一晶體管和該至少一晶體管開啟時(shí)，該第一節(jié)點(diǎn)的電壓會(huì)被下拉到接近該參考電壓信號的電壓。
11.根據(jù)權(quán)利要求7所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于該第一晶體管的第一端和第二端分別為汲極和源極，而提供予該輸入端的該預(yù)定高電位是用以降低該第一晶體管之源極和閘極兩端的電位差。
12.—種顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路包含一第一節(jié)點(diǎn)，其會(huì)根據(jù)一起始信號和一時(shí)脈信號，將一驅(qū)動(dòng)信號傳送到一輸出端，該輸出端電性連接至一閘極線；一第一晶體管，該第一晶體管的第一端耦接至該第一節(jié)點(diǎn)，而該第一晶體管的第二端耦接至一參考電壓信號輸入端；一第二晶體管，該第二晶體管的第一端與該第一晶體管的第三端電性連接，該第二晶體管的第二端耦接至該參考電壓信號輸入端，而該第二晶體管的第三端耦接至該第一節(jié)占.一第二節(jié)點(diǎn)，位于該第一晶體管和該第二晶體管的連接端；一電容，其一端與該第一晶體管和該第二晶體管間的該第二節(jié)點(diǎn)電性連接，另一端與該時(shí)脈信號的輸入端電性耦接；一第三晶體管，設(shè)置于該第一晶體管和該參考電壓信號輸入端之間，該第三晶體管與該第一晶體管串聯(lián)連接；一第四晶體管，設(shè)置於該第三晶體管和該參考電壓信號輸入端之間，該第四晶體管與該第三晶體管串聯(lián)連接；以及一輸入端，設(shè)置于該第三晶體管和該第四該晶體管之間，其中該輸入端接收從該輸出端反饋進(jìn)來的該驅(qū)動(dòng)電壓。
13.根據(jù)權(quán)利要求12所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路更包含一起始晶體管，設(shè)置于該起始信號之輸入端和該第一節(jié)點(diǎn)之間；以及一時(shí)脈晶體管，設(shè)置于該時(shí)脈信號之輸入端和該第一節(jié)點(diǎn)之間。
14.根據(jù)權(quán)利要求12所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路更包含 一存儲(chǔ)電容，設(shè)置于該第一節(jié)點(diǎn)和該輸出端之間。
15.根據(jù)權(quán)利要求12所述的顯示器的閘極驅(qū)動(dòng)電路，其特征在于，所述電路更包含 一第一下拉晶體管，設(shè)置于該第一節(jié)點(diǎn)和該參考電壓信號輸入端之間；以及一第二下拉晶體管，設(shè)置于該輸出端和該參考電壓信號輸入端之間，其中當(dāng)該第一下拉晶體管和該第二下拉晶體管基于一重置信號而導(dǎo)通時(shí)，會(huì)將該第一節(jié)點(diǎn)和該輸出端的電壓下拉至該參考電壓信號輸入端的電壓。
全文摘要
本發(fā)明公開了一種顯示器的閘極驅(qū)動(dòng)電路，其利用在連接提供一高電位之節(jié)點(diǎn)的晶體管和參考電壓信號輸入端之間串聯(lián)至少一晶體管，并在連接該節(jié)點(diǎn)之晶體管和該至少一晶體管間的一輸入端提供預(yù)定高電位，例如將對應(yīng)該級之閘極線的驅(qū)動(dòng)電壓，反饋進(jìn)入該輸入端，而所提供的該預(yù)定高電位能夠使得該晶體管源極和汲極間的電位差降低，藉此減少該晶體管發(fā)生漏電流的情形，從而提高閘極驅(qū)動(dòng)電路之驅(qū)動(dòng)電壓的穩(wěn)定性，以提升閘極驅(qū)動(dòng)電路的可靠度。
文檔編號G09G3/36GK102610206SQ20121009048
公開日2012年7月25日 申請日期2012年3月30日 優(yōu)先權(quán)日2012年3月30日
發(fā)明者陳世烽 申請人:深圳市華星光電技術(shù)有限公司