一種基于fpga技術(shù)的核電站dcs控制站架構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及FPGA，具體涉及一種基于FPGA技術(shù)的核電站DCS控制站架構(gòu)。
【背景技術(shù)】
[0002]目前，國內(nèi)的DCS控制站都是基于微處理器技術(shù)即CPU架構(gòu)的，基于CPU的軟件運(yùn)行最大的特點(diǎn)是順序執(zhí)行逐條指令，因此DCS控制站的架構(gòu)也是結(jié)合了這一特點(diǎn)進(jìn)行設(shè)
i+o
[0003]—般控制站有MPU板卡、1板卡和通信板卡組成，MPU板卡由一塊CPU完成數(shù)據(jù)的管理和算法的運(yùn)算，1板卡完成現(xiàn)場信號的采集和輸出，通信板卡完成對外的通信。
[0004]尤其是MPU板卡，一般是由一個CPU，順序完成所有外設(shè)的管理及算法的運(yùn)算，這樣整體的處理速度較慢。
[0005]而FPGA則是并行的處理機(jī)制，如果完全照搬CPU架構(gòu)，第一體現(xiàn)不出FPGA的優(yōu)勢，第二給FPGA的開發(fā)也帶來的一定的困難。
[0006]目前，國內(nèi)基于純FPGA技術(shù)實現(xiàn)的核電站DCS系統(tǒng)較少，相對于成熟的基于CPU技術(shù)的核電站DCS系統(tǒng)，F(xiàn)PGA技術(shù)對于核電而言，是新技術(shù)。例如申請?zhí)枮?01410529878.4的專利就不是基于純FPGA技術(shù)實現(xiàn)的核電站DCS系統(tǒng)。尤其是FPGA技術(shù)和CPU技術(shù)是兩個截然不同的數(shù)據(jù)技術(shù)，如何將FPGA的技術(shù)特點(diǎn)和核電站DCS的要求有效的結(jié)合起來，是一個新課題。
[0007]傳統(tǒng)的DCS基本都是基于CPU技術(shù)架構(gòu)的，F(xiàn)PGA技術(shù)和CPU技術(shù)都屬于數(shù)字技術(shù)，但兩種技術(shù)特點(diǎn)完全不同，一種是程序順序執(zhí)行，一種是基于門電路執(zhí)行的，如果架構(gòu)完全照搬，會給FPGA開發(fā)帶來困難；相對于與CPU技術(shù)，F(xiàn)PGA是并行的處理機(jī)制，并行機(jī)制的優(yōu)勢在架構(gòu)中需要體現(xiàn)出來。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的是提出一種基于FPGA技術(shù)的核電站DCS控制站架構(gòu)。
[0009]本發(fā)明采用的技術(shù)方案是，一種基于FPGA技術(shù)的核電站DCS控制站架構(gòu)，包括應(yīng)用單元和平臺單元；所述應(yīng)用單元連接平臺單元；所述應(yīng)用單元包括算法組態(tài)模塊及設(shè)備組態(tài)參數(shù)整定模塊；所述算法組態(tài)模塊為AFPGA ;所述平臺單元包括主處理單元板卡MPU、網(wǎng)絡(luò)通信板卡NCU及輸入輸出1板卡；所述主處理單元板卡MPU包括維護(hù)接口和GFPGA ；所述網(wǎng)絡(luò)通信板卡NCU和輸入輸出1板卡分別連接主處理單元板卡MPU ;所述GFPGA通過總線實現(xiàn)輸入輸出1板卡數(shù)據(jù)的采集和輸出；所述GFPGA和所述AFPGA采用自定義總線進(jìn)行數(shù)據(jù)交互，所述GFPGA通過SPI操作所述設(shè)備組態(tài)參數(shù)整定模塊配置數(shù)據(jù)。
[0010]進(jìn)一步地，所述GFPGA完成系統(tǒng)管理、系統(tǒng)配置功能。
[0011]更進(jìn)一步地，所述AFPGA包括若干片F(xiàn)PGA，若干片F(xiàn)PGA并行連接，用于完成控制算法運(yùn)算功能。
[0012]更進(jìn)一步地，所述MPU和輸入輸出1板卡之間采用串行485總線通信，GFPGA通過該總線直接采集或輸出；該總線采用10M通信速率、64個節(jié)點(diǎn)。
[0013]更進(jìn)一步地，所述GFPGA和NCU之間采用60M點(diǎn)對點(diǎn)LVDS通信，同時能擴(kuò)展4個NCU的對外通信。
[0014]更進(jìn)一步地，所述設(shè)備組態(tài)參數(shù)整定模塊用于存儲系統(tǒng)的配置參數(shù)，用于通過外部軟件工具通過GFPGA進(jìn)行修改；系統(tǒng)啟動時，GFPGA能讀取該配置參數(shù)，通過10總線和NCU總線配置系統(tǒng)參數(shù)。
[0015]更進(jìn)一步地，所述算法組態(tài)模塊包括4個AFPGA，用于對不同的工程應(yīng)用，修改4個AFPGA的算法。
[0016]本發(fā)明的優(yōu)點(diǎn):
[0017]本發(fā)明是基于FPGA實現(xiàn)的DCS控制系統(tǒng)架構(gòu)；
[0018]本架構(gòu)10總線拓?fù)浜唵?，易于拓展，?0M的485總線可滿足核電站DCS現(xiàn)場應(yīng)用；
[0019]本架構(gòu)NCU總線具有并行處理、帶寬大的優(yōu)勢；
[0020]本架構(gòu)具有通用好的優(yōu)勢，主要體現(xiàn)在系統(tǒng)的參數(shù)可靈活配置及系統(tǒng)的算法可靈活組態(tài)，和平臺部分完全剝離；
[0021]高可靠，對于4個AFPGA，當(dāng)一個發(fā)生失效時，不導(dǎo)致整個系統(tǒng)功能喪失；
[0022]本架構(gòu)總體保留了現(xiàn)代集中式DCS的優(yōu)勢，整個系統(tǒng)均由主處理單元統(tǒng)一配置、管理、調(diào)度，因此系統(tǒng)仍然有較強(qiáng)的靈活性、通用性。
[0023]除了上面所描述的目的、特征和優(yōu)點(diǎn)之外，本發(fā)明還有其它的目的、特征和優(yōu)點(diǎn)。下面將參照圖，對本發(fā)明作進(jìn)一步詳細(xì)的說明。
【附圖說明】
[0024]構(gòu)成本申請的一部分的附圖用來提供對本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。
[0025]圖1是本發(fā)明實施例的一種基于FPGA技術(shù)的核電站DCS控制站架構(gòu)原理圖。
【具體實施方式】
[0026]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0027]目前，國內(nèi)基于純FPGA技術(shù)實現(xiàn)的核電站DCS系統(tǒng)較少，相對于成熟的基于CPU技術(shù)的核電站DCS系統(tǒng)，F(xiàn)PGA技術(shù)對于核電而言，是新技術(shù)。尤其是FPGA技術(shù)和CPU技術(shù)是兩個截然不同的數(shù)據(jù)技術(shù)，如何將FPGA的技術(shù)特點(diǎn)和核電站DCS的要求有效的結(jié)合起來，是本發(fā)明主要解決的技術(shù)問題
[0028]主要考慮以下幾個方面:
[0029]傳統(tǒng)的DCS基本都是基于CPU技術(shù)架構(gòu)的，F(xiàn)PGA技術(shù)和CPU技術(shù)都屬于數(shù)字技術(shù)，但兩種技術(shù)特點(diǎn)完全不同，一種是程序順序執(zhí)行，一種是基于門電路執(zhí)行的，如果架構(gòu)完全照搬，會給FPGA開發(fā)帶來困難；
[0030]相對于與CPU技術(shù)，F(xiàn)PGA是并行的處理機(jī)制，并行機(jī)制的優(yōu)勢在架構(gòu)中需要體現(xiàn)出來；
[0031]傳統(tǒng)DCS的優(yōu)勢如:通用性、靈活性、開放性等需要繼承。
[0032]定義:通用FPGA 為 Generic FPGA,簡稱 GFPGA，應(yīng)用 FPGA 為 Applicat1n FPGA,簡稱AFPGA。其中GFPGA主要完成系統(tǒng)管理、系統(tǒng)配置等功能，AFPGA主要完成控制算法運(yùn)算功能，且AFPGA功能由多片F(xiàn)PGA來實現(xiàn)。
[0033]圖1示出了本發(fā)明的一種基于FPGA技術(shù)的核電站DCS控制站架構(gòu)原理圖。
[0034]—種基于FPGA技術(shù)的核電站DCS控制站系統(tǒng)，包括應(yīng)用單元和平臺單元；所述應(yīng)用單元連接平臺單元；所述應(yīng)用單元包括算法組態(tài)模塊及設(shè)備組態(tài)參數(shù)整定模塊；所述算法組態(tài)模塊為AFPGA ;所述設(shè)備組態(tài)參數(shù)整定模塊為EEPR0M或其它類型的存儲器；所述平臺單元包括主處理單元板卡MPU、網(wǎng)絡(luò)通信板卡NCU及輸入輸出10板卡；所述主處理單元板卡MPU包括維護(hù)接口和GFPGA ;所述網(wǎng)絡(luò)通信板卡NCU和輸入輸出10板卡分別連接主處理單元板卡MPU。
[0035]主處理單元板卡MPU、網(wǎng)絡(luò)通信板卡NCU、輸入輸出10板卡可在一個機(jī)箱內(nèi)安裝，MHJ板卡內(nèi)分GFPGA和AFPGA。GFPGA可通過485總線實現(xiàn)10板卡數(shù)據(jù)的采集和輸出，同時由于