專利名稱：具有移位寄存器和電平移動器的led串驅動器的制作方法
技術領域：
本發(fā)明涉及一種用于單獨地驅動OLED/LED串的OLED/LED元 件的設備，本發(fā)明還涉及一種單獨地驅動OLED/LED串的OLED/LED 元件的方法。
背景技術：
對于普通照明應用來說，利用LED或OLED (有機發(fā)光二極管) 的照明設備得到越來越多的關注，利用LED和OLED能夠產生大量的 光并且具有允許快速切換的好處. 一方面，LED和OLED能夠用作普 通光源，另一方面，其能夠用作顯示器或設計元件。為了控制照明設 備中的LED/OLED，使用所謂的驅動器設備。在本領域中，關于如何 設計這樣的驅動設備存在幾種方案.例如，US 2006/0038803 Al或WO 2006/107199 A2公開了關于如何對串聯(lián)地耦合以形成LED串的LED進 行控制的方法。
一般而言，利用掃描矩陣是用于單獨地控制多個LED (或OLED ) 的最顯而易見的方式。但是，缺點是各個LED的利用率低，由于多路 復用，因此只有時間周期的一小部分用作每個LED的激勵時間。這樣， LED的光輸出將會低于其標稱值.而對較大裝置中的暗態(tài)時間進行補 償是不可能的，因為在大功率LED中，將峰值電流限于某個值。
在僅控制一個串(即按一維排列的幾個LED,例如排列為一列或 一行的幾個LED)的情況下，現(xiàn)有技術中提出了兩種可能的方案
第一，可以在一個終端處將所有LED連接到^^共電勢，而切換其 另一個終端。在這種情況下， 一些限流裝置對于每個單獨的LED來說， 是必需的。
第二>可以串聯(lián)地連接這些LED,這里，只需要一個限流塊，但 是由于各個LED在LED串中的浮動參考電勢而使得切換各個LED很 復雜。
發(fā)明內容
4相對于第二種可能的方案，本發(fā)明的目的是提供一種設備，其克
服了上述問題且其簡單、節(jié)省成本并且是可調整的(scalable),
這一目的和其他目的是通過用于單獨地驅動OLED/LED串的
OLED/LED元件的設備來實現(xiàn)的，該設備對于該OLED/LED串的每個
OLED/LED元件來說都包括
可控制的分流開關，其與對應的OLED/LED元件耦合， 開關控制器裝置，其用于控制所述分流開關并具有耦合到所述開
關的控制輸出、數(shù)據(jù)輸入端口和時鐘輸入端口，
電平移動裝置，其分配給所述開關控制器裝置并且其適合于在編
許控制所述分流開關，所述OLED/LED元件的所述開關控制器裝置被 提供以形成串行-并行轉換器裝置.
換句話說，本發(fā)明的設備被模塊化地建立，并且給該OLED/LED 串的每個OLED/LED元件分配一個模塊化單元.每個模塊化單元都包 括開關控制器裝置，如果這些模塊化單元適當?shù)乇舜舜?lián)耦合，那么 該開關控制器裝置適合于形成串行-并行轉換器的一級，這些模塊化單 元的開關控制器裝置存儲用于控制各自的分流開關的二進制控制值。 每個開關控制器裝置通過串行地向該設備的第一模塊化單元提供控制 值并時鐘控制(clocking)經過該串行-并行轉換器的各級的串行數(shù)據(jù)流 來接收其控制值.
由于該OLED/LED串的各個OLED/LED元件具有浮動參考電勢， 因此將每個模塊化單元設置成使得其包括電平移動裝置，其適合于使
的分流開關的參考點一致(align).
本發(fā)明的設備允許獨立地控制OLED/LED串的OLED/LED元件， 例如接通和斷開這些元件，該特征使得能夠利用像素化(pixelated) LED燈而不存在效率方面的缺點.如上面所述，本發(fā)明的設備包括三 個基本特征，即將串與簡單串行數(shù)據(jù)源相連接的串行-并行轉換器、需 要用來驅動多個OLED/LED的串聯(lián)的電平移動特征，以及分流開關.
在不采用單獨地激勵OLED/LED元件的情況下，不存在由于控制 電子器件所引起的附加損失，總之，本發(fā)明的設備的優(yōu)點在于，當用 于不進行單獨控制的標準OLED/LED串時可以實現(xiàn)非常好的效率，并
5且當利用單獨尋址的特征時實現(xiàn)了 OLED/LED的非常高的利用率.
要注意，在本申請中，術語"LED，，或"LED元件，，一方面表示LED 以及OLED元件，另一方面，其不僅表示一個LED或OLED，而且表 示兩個或多個LED或OLED的串聯(lián)或并聯(lián)或串聯(lián)和并聯(lián)的混合.此外， "LED"還表示激光二極管或者任何其他相似或相關的發(fā)光元件。
在優(yōu)選實施例中，當通過串行數(shù)據(jù)流對所述開關控制器裝置進行 編程時，接通所迷分流開關，在優(yōu)選實施例中，在編程模式期間通過 將電源電流設置為零或者小的負值來斷開這些LED元件，這避免了在 控制值移動通過串行-并行轉換器的多級時激勵這些LED元件，
在優(yōu)選實施例中，所述分流開關是晶體管，優(yōu)選地是場效應晶體 管。更優(yōu)選的是，所述開關控制器裝置是經由所述時鐘輸入端口而觸 發(fā)的D鎖存器電路.進一步優(yōu)選的是，所述電平移動裝置包括在所述 鎖存器裝置的電勢參考點與其時鐘輸入端口之間提供的并且串聯(lián)耦合 的電容器和第一個二極管，在對由所述鎖存器裝置形成的所述串行-并 行轉換器裝置進行編程的期間，經由第二個二極管向所述時鐘輸入端 口提供Clock_and_Supply (時鐘和電源)信號.進一步優(yōu)選的是，電 阻器耦合在所述鎖存器裝置的所述時鐘輸入端口與所述參考點之間。
在優(yōu)選實施例中，鎖存器裝置的所述數(shù)據(jù)輸入端口與前一個鎖存 器的所述輸出端口耦合以便形成所述串行-并行轉換器。
在優(yōu)選實施例中，在所述鎖存器裝置的數(shù)據(jù)輸入端口和所述前一 個鎖存器裝置的數(shù)據(jù)輸出端口之間提供限流電阻器.
已經證實上述特征在實踐中是有利的。但是要注意，這是設計本 發(fā)明的設備的優(yōu)選方法，但不是唯一的設計。當然，本發(fā)明的構思也 能夠以不同的方式來實現(xiàn)。
本發(fā)明的目的也通過一種單獨地驅動OLED/LED串的 OLED/LED元件的方法來解決，該方法包括以下步碟
提供串行-并行轉換器，
為該OLED/LED串中的每個OLED/LED元件提供分流開關，每 個分流開關都分配給所述串行-并行轉換器的對應的級，
通過提供串行數(shù)據(jù)流來對所述轉換器進行編程，在編程期間接通 所述分流開關，以及
通過向所述串供電并且由該串行-并行轉換器的并行輸出信號來控制所述分流開關從而操作所述串，
本發(fā)明的方法實現(xiàn)了關于本發(fā)明的設備所描述的相同的優(yōu)點，因
此其描述參考上面相應的描述.
另外的特征和優(yōu)點能夠從下面的描述和所附的附圖中獲得。 要理解，上面提到的和下面尚待解釋的特征不僅能夠在所指出的
各種結合中使用，而且能夠在其他結合中或孤立地使用，而不會脫離
本發(fā)明的范圍。
附圖中示出了本發(fā)明的各個實施例，在下面參考這些附圖的描述
中將更詳細地說明這些實施例。在附圖中
圖1示意性地示出了根據(jù)優(yōu)選實施例的用于單獨地驅動LED串的 LED元件的設備；
圖2示出了本發(fā)明的設備的另一種實現(xiàn)方式；
圖3是顯示出圖2的設備的編程序列的信號圖；以及
圖4是本發(fā)明的設備的另一種實現(xiàn)方式。
具體實施例方式
圖1中示意性地示出了驅動器設備，該驅動器設備用附圖標記10 來表示。驅動設備10可用于具有增強的控制可能性的普通照明燈或用 于像素化(pixelated)燈，或者用于支持背光和標志應用中的空間變暗 或局部加亮。
特別地，在所示的實施例中，驅動器設備10用于控制發(fā)光元件14， 這些發(fā)光元件14串聯(lián)地耦合以形成串16,發(fā)光元件14作為發(fā)光二極 管15或有機發(fā)光二極管(OLED)而被提供。此外，應當指出的是， 每個發(fā)光元件14可以包括以串聯(lián)、并聯(lián)或其組合設置的一個或多個 LED或OLED.在下面的描述中，表達LED 15—般表示上述種類的 發(fā)光元件14。
電源18給LED串16的LED 15供電，電源18例如是電流源19. 該電流源可經由提供給控制輸入17的控制信號加以控制，
給LED串16中的每個LED 15分配模塊化電路12.1-12.n，這些模 塊化電路用來控制各自的LED 15.所提供的模塊化電路12的數(shù)量對
7應于形成該LED串16的發(fā)光元件14的數(shù)量。
由于模塊化電路12.1-12.n以類似的方式構成，因此下面的描述僅 涉及一個模塊化電路，即模塊化電路12.2.
模塊化電路12.2包括與LED 15并聯(lián)耦合的分流開關22。如果應 當斷開LED15，那么分流開關22用來給該LED15設旁路。如杲所希 望的是該LED發(fā)射光，那么打開即斷開對應的分流開關22，從而不存 在旁路。因此，所提供的功率可以到達LED15從而產生光輻射，
分流開關22受控制單元24的控制，該控制單元將控制信號經由 控制信號線26提供給分流開關22.此外，控制單元24與分流開關22 的一側以及與LED 15的陰極側電耦合從而具有公共的參考電勢28。
控制單元24包括寄存器30和電平移動元件32，該寄存器用于存 儲經由該控制信號線而施加于分流開關22的控制值.
寄存器30適合于與模塊化電路12.1-12.n的其他寄存器30形成串 行-并行轉換器31的一級.
為了實現(xiàn)串行-并行轉換器，每個寄存器30都具有Data一in (數(shù)據(jù) 輸入)輸入和時鐘輸入，以及作為控制信號線26上的控制信號的 data一out (數(shù)據(jù)輸出)輸出。如本領域技術人員已知的，提供給串行-并行轉換器的串行數(shù)據(jù)流與每個時鐘信號一起逐級地移動。
參考圖1中所示的實施例，串行數(shù)據(jù)流被提供給笫一模塊化電路 12.1,然后將該串行數(shù)據(jù)流傳送到后面的模塊化電路12.2-12.n.因此， n個數(shù)據(jù)值的輸入使用n個時鐘信號。
為了使串行數(shù)據(jù)流從一個模塊化電路傳遞到下一個模塊化電路， 這些模塊化電路具有Data_in端口 33和Clock—and_Supply (時鐘和電 源)端口 35。此外，每個模塊化電路12都具有Data—out端口 43和 Clock_and_Supply輸出端口 45.
如從圖1中顯而易見的，模塊化電路的Data_in端口 33與前一個 模塊化電路的Data一out端口 43電耦合。此外，Clock_and_Supply輸 入端口 35與前一個模塊化電路12的Cloc、and—Supply輸出端口 45電 耦合.
圖1中還示出了模塊化電路的各個端口分別經由線34、 36、 38、 40而連接，
如前所述，控制單元24包括電平移動元件32，這是必需的，因為參考點28的電勢根據(jù)LED串16中對應的模塊化電路的位置以及LED 的狀態(tài)(接通/斷開)而不同。每個模塊化電路12的電平移動元件保證 分流開關22可以被接通和斷開，盡管對應的LED的參考電勢是浮動 的，電平移動元件32確保參考點28和所述寄存器30的控制輸出的電 勢在正常操作期間(不是在編程模式期間)升高.
如從圖1中同樣顯而易見的，每個模塊化電路都包括兩個LED端 口 20、 21，發(fā)光元件14連接在這兩個端口之間，并且這兩個端口分別 與隨后的模塊化電路以及電源18連接，以便實現(xiàn)用于形成串16的n 個發(fā)光元件14的圖示的串聯(lián)連接.
參考圖2，其示出了設備10的優(yōu)選實施例，并且將在下面詳細地 加以描述.由于對模塊化電路12.1-12.n進行了類似的設計，因此現(xiàn)在 將詳細地描述模塊化電路12.2的結構，
分流開關22作為場效應晶體管而被提供，優(yōu)選地是MOSFET42， 其漏極與LED15的陽極耦合，其源極與陰極耦合.
提供的寄存器30是所謂的D鎖存器44的形式，其在本領域中一 般是已知的。D鎖存器44具有數(shù)據(jù)輸出Q,該數(shù)據(jù)輸出耦合到MOSFET 42的柵極。D鎖存器44的數(shù)據(jù)輸入端口 D與Data—in端口 33連接以 接收前一個電路(在這里是模塊化電路12.1)的數(shù)據(jù)輸出.
在模塊化電路l2.2的Clock_and_Supply端口 35和參考點28之間 提供串聯(lián)的兩個二極管D1—2、D2一2和電容器Cl一2.這兩個二極管Dl_2 和D2_2之間的橋接點連接到反相器A2_2，該反相器A2一2的輸出連接 到D鎖存器44的時鐘輸入CLK。此外，電阻器R^2輛合在該橋接點 和參考點28之間.最后，D鎖存器44的CLR輸入也連接到參考點28,
作為一種可替換的方案，PRE-Input (PRE輸入)或CLR-Input (CLR輸入)可以連接到在Dl一n和D2_2之間的橋接點處出現(xiàn)正電壓 時得到脈沖的脈沖形成網絡，這將導致自動地閉合或打開該開關，并 且因此自動地將這一狀態(tài)傳遍整個串聯(lián)連接。利用該方案能夠具有用 于每次數(shù)據(jù)傳輸?shù)囊?guī)定的開始狀態(tài)和所有電容器Cl_n的規(guī)定的充電。
要施加于CIock_and_Supply輸出端口 45的信號從二極管Dl_2和 D2一2之間的橋接點獲得，
模塊化電路12.2的 Clock_and—Supply輸入端口經由 Clock_and—Supply線36與二極管Dl—2的陽極耦合，為了建立串行-并行轉換器，D鎖存器44的輸出信號(即Q信號) 經由電阻器R2_2而提供給Data—out端口 43，該Data_out端口 43本 身連接到下一個模塊化電路12.3的Data_in端口 33,最后，在Data_out 端口 43和參考點28之間提供電容器C2_2。該電容器C2_2用于信號 傳播中的專用延遲.基于所使用的邏輯設備的速度，可以將其省略。
一般而言，D鎖存器44的輸出驅動MOSFET 42.根據(jù)D鎖存器 44的信號(低或高)，使該MOSFET接通或斷開。提供電容器Cl_2 以使對應的模塊化電路12的電源電壓穩(wěn)定.該電源電壓用作LED 15 的陰極側(參考點28)的參考電壓。利用二極管D^2和D2一2以及下 拉電阻Rl_2，由于去耦而得到施加于端口 35的Clock_and—Supply信 號的時鐘信號部分.
圖2中所示的驅動設備10的操作如下
在用于對對應的D鎖存器44進行編程的編程模式期間，迫使負電 流1,<0經過所述電路，其由電流源的控制輸入17處的適當控制信號所 引起.因此，根據(jù)前一個開關的狀態(tài)，或者MOSFET沿反方向導通， 或者模塊化電路12的MOSFET 42的體二極管導通.在任一種情況下， 都斷開所有的LED15.當利用上述脈沖形成網絡來清除鎖存器(利用 CLR-inpuO時，能夠實現(xiàn)下文中描述的情況.將正電壓Vcc施加于第 一個模塊化電路12.1的Clock_and_Supply端口 35'經由二極管 Dl—l...D2_n，將這些模塊的電源電壓電容器(C1—n)再充電到
VSUpply—VCC,Vf
其中Vf是D2_x所用的二極管類型的正向電壓。該電源電壓對于 每個模塊化電路來說幾乎是相等的。根據(jù)對Dl—x所用的二極管類型和 負電流h的適當選擇，MOSFET 42的體二極管兩端的電壓降和二極管 Dl一x兩端的電壓降是相同的，因此它們相互抵消。
在每個時鐘輸入CLK (在R^x兩端)，存在高電平.
然后，將基準(datum)(控制值)施加于第一個模塊化電路12.1 的Data—in端口 33.緊接著，將Clock_and_Supply信號設置為0V,這 樣，將每個模塊化電路的輸入處的數(shù)據(jù)(Data—in)復制到每個D鎖存 器44的輸出。由于與邏輯(由RC網絡112_乂、 02_乂所代表或有意形 成的)的速度有關的延遲，每個模塊化電路都將Cloc、and一Supply端 口的下降沿處存在的數(shù)據(jù)復制到其輸出Q,
10當然，在發(fā)送和接收移位數(shù)據(jù)的兩個鄰近模塊化電路之間存在電
勢差。但是該變化(shift )不能超過一個體二極管的電壓降(~0.5V)。 從模塊化電路12.x輸出的高電平會很容易被讀作來自塊x+1的高電平 (例如Vce-5V， CMOS—高-4.95V將對于上部的模塊化電路導致5.45V 的輸入信號)。對于上部的模塊化電路來說，低電平(CMOS一低-0.05V ) 將是0.45V.通常，所有邏輯設備都具有從信號終端到電源和參考電勢 的箝位二極管。利用簡單限流電阻器(例如圖2中所示的R2一x)將允 許安全且穩(wěn)定的操作。
然后，將模塊化電路12.1的端口 35處的Clock一and—Supply信號 再次設置為Vce.將新的基準施加于該模塊化電路12.1的Data一in端口 33。重復上述循環(huán)，并在其他模塊化電路12.2-12.n之上使模塊化電路 12.1的Data_in端口 33處的串行數(shù)據(jù)流并行化。在Clock_and_Supply 輸入信號的每個下降沿，使該數(shù)據(jù)上移一個模塊化電路，意味著從12.x 到12.X+1,
當時鐘控制(clocked)全部所希望的信息到鎖存器44中的時候(通 常是在n個時鐘周期之后，這時更新了所有鎖存器)，Cloc、ancLS叩ply 輸入保持在0V。
然后，通過將對應的控制信號施加于電流源18并將該電流源設置 成正電流1^0來離開編程模式，所述正電流是LED 15的所希望的正 向電流。在每個塊中，如果在鎖存器44中存儲的是"0，，并且MOSFET 42 是打開的，那么電流L將流過LED 15，或者如果將鎖存器44編程為 "1"，那么該電流I,將流過MOSFET42。
由于LED 15中或MOSFET 42中的正向電流，在每個模塊化電路 兩端將存在正的電壓降，在該操作期間不監(jiān)控該數(shù)據(jù)信號并且該數(shù)據(jù) 信號無論如何都在容許的輸入電壓范閨內或者由于上述限流電阻器 R2一x而受到保護。所有參考電勢28相對于GND來說都是正的，因此 對于每個模塊化電路來說Clock—and_Supply信號為低(或是負的). 負電壓被二極管Dl_x阻擋，在所述驅動器設備的時鐘輸入上不存在轉 變，并且鎖存器44中的鎖存信息保持穩(wěn)定.
對于LED的狀態(tài)的變化，重復如上所述的整個循環(huán)，即以負電流 的設置開始，后面是時鐘控制(clocking)新數(shù)據(jù)到該結構中.
圖3示出了上述編程序列，以7個模塊化電路12.1-12.7為例。當
ii電流設置成I戶O時，LEDJ...LED一n 4艮據(jù)倒置的數(shù)據(jù)D6...D0而發(fā)光， 時鐘脈沖間隔的長度隨LED的數(shù)量而進行調整。當同時生成一個 Clock_and_Supply信號和幾個datajn信號時，數(shù)據(jù)源能夠控制幾個 LED串16。那樣，可以容易地控制顯示器發(fā)光元件.
圖4中圖解說明了圖2所示驅動器設備10的稍微修改的實施例。 主要的區(qū)別在于，將Clock_and_Supply信號設置為與所有模塊化電路 12.1-12.n并行。因此，這些模塊化電路12不再具有Clock_and_Supply 輸出端口45.換句話說，Clock—and—Supply信號進入每個模塊化電路 但是在Dl—X之后不會離開(leave)每個模塊化電路。這導致在編程 模式期間略微不同的電勢分布.在這種情況下，在編程期間需要在LED 15兩端放置旁路電阻器52并將電流源設置為O(并且不設置為負電 流).
如已經提及的，本發(fā)明的驅動器設備作為增強的控制可能性而可 適用于產生照明燈，或者作為核心功能而可適用于像素化燈，或者可 適用于支持背光和標志應用中的空間變暗或局部加亮.
權利要求
1.一種用于單獨地驅動OLED/LED串的OLED/LED元件的設備，該設備對于該OLED/LED串的每個OLED/LED元件來說都包括可控制的分流開關(22，42)，其與對應的OLED/LED元件(14，15)耦合，開關控制器裝置(30，44)，其用于控制所述分流開關(22，42)并具有耦合到所述開關(22，42)的控制輸出端口、數(shù)據(jù)輸入端口和時鐘輸入端口，電平移動裝置(32)，其分配給所述開關控制器裝置(30，44)并且適合于在編程模式期間使控制輸入數(shù)據(jù)達到足以被該開關控制器裝置(30，44)接受的電平并允許控制所述分流開關(22，42)，其中提供所述OLED/LED元件(14，15)的所述開關控制器裝置(30，44)以形成串行-并行轉換器裝置(31)。
2. 根據(jù)權利要求l所迷的設備，其特征在于，當通過串行數(shù)據(jù)流 對所述開關控制器裝置(30， 44)進行編程時，斷開所述分流開關(22， 42).
3. 根據(jù)權利要求1或2所述的設備，其特征在于，所述分流開關 (22， 42)是晶體管(42)，優(yōu)選地是場效應晶體管.
4. 根據(jù)權利要求l-3中任一項權利要求所述的設備，其特征在于， 所述開關控制器裝置(30， 44)是經由所述時鐘輸入端口 (CLK)而 觸發(fā)的D鎖存器電路(44).
5. 根據(jù)權利要求i-4中任一項權利要求所述的設備，其特征在于， 所述電平移動裝置(32)包括在所述鎖存器裝置(44)的電勢參考點(28)與其時鐘輸入端口 (CLK)之間提供的并且串聯(lián)耦合的電容器 (Cl_x)和第一個二極管(D2_x)，其中在對由所述開關控制器裝置 形成的所述串行-并行轉換器裝置(31)進行編程期間，經由第二個二 極管(Dl一x)向所述時鐘輸入端口提供時鐘和電源信號，
6. 根據(jù)權利要求l-5中任一項權利要求所述的設備，其特征在于， 鎖存器裝置(44)的所述數(shù)據(jù)輸入端口 (D)與前一個鎖存器的所述輸 出端口耦合以便形成所述串行-并行轉換器(31).
7. 根據(jù)權利要求6所述的設備，其特征在于，在所述鎖存器裝置 (44)的數(shù)據(jù)輸入端口 (D)和所述前一個鎖存器裝置的數(shù)據(jù)輸出端口(Q)之間提供限流電阻器(R2_x).
8. 根據(jù)前面任一項權利要求所述的設備，其特征在于，將所述反 相器裝置(A2_x)分配給每個鎖存器裝置(30， 44)的時鐘輸入端口(CLK)以便將該時鐘輸入信號反相.
9. 根據(jù)權利要求5所述的設備，其特征在于，所述時鐘和電源信 號由前一個電平移動裝置的笫二個二極管(Dl_x)提供，
10. 根據(jù)權利要求5所述的設備，其特征在于，將所述時鐘和電 源信號提供給每個電平移動裝置的笫二個二極管(Dl一x)，并且給每 個OLED/LED元件(14， 15)分配電阻器(52)，其在編程期間用作 旁路。
全文摘要
本發(fā)明涉及一種用于單獨地驅動OLED/LED串的OLED/LED元件的設備，該設備對于該OLED/LED串的每個OLED/LED元件來說都包括可控制的分流開關(22，42)，其與對應的OLED/LED元件(14，15)耦合；開關控制器裝置(30，44)，其用于控制所述分流開關(22，42)并具有耦合到所述開關(22，42)的控制輸出端口、數(shù)據(jù)輸入端口和時鐘輸入端口；電平移動裝置(32)，其分配給所述開關控制器裝置(30，44)并且適合于在編程模式期間使控制輸入數(shù)據(jù)達到足以被該開關控制器裝置(30，44)接受的電平并允許控制所述分流開關(22，42)。提供所述OLED/LED元件(14，15)的所述開關控制器裝置(30，44)以形成串行-并行轉換器裝置(31)。
文檔編號H05B33/08GK101669404SQ200880013685
公開日2010年3月10日 申請日期2008年4月21日 優(yōu)先權日2007年4月24日
發(fā)明者H·J·G·拉德馬徹爾, M·溫特 申請人:皇家飛利浦電子股份有限公司