集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種電子元件，且特別是有關(guān)于一種集成電路。
【背景技術(shù)】
[0002]在信號傳輸?shù)倪^程中，傳輸通道中的信號會有相當(dāng)?shù)膿p失。因此，在傳送端(transmitter)與/或接收端(receiver)會設(shè)置用于補償損失的均衡器(equalizer)電路。例如，圖1是說明信號傳輸系統(tǒng)的電路方塊示意圖。于圖1所示情境中，傳送端110所輸出的差動信號通過傳輸通道120而被傳送至接收端130。在信號傳輸?shù)倪^程中，傳輸通道120中的信號會有相當(dāng)?shù)膿p失。例如圖1所示傳輸通道120中的增益G與頻率f的特性曲線，其繪示了傳輸通道120中的信號增益G隨著頻率f的增加而減少，效果類似低通濾波器(low pass filter)。因此,在傳送端110可以設(shè)置用于補償損失的均衡器112,以將傳送端核心電路111所輸出的差動信號增益其高頻部分。相似地，接收端130可以設(shè)置用于補償損失的均衡器131，以將來自于傳輸通道120的差動信號增益其高頻部分，并將均衡后的差動信號傳輸至接收端核心電路132。具體而言，在傳送端110與/或接收端130的信號路徑中配置高通濾波器(high pass filter)以使差動信號中高頻成分的增益(gain)提高,藉此來進(jìn)行差動信號的損失補償與/或頻帶補償。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種集成電路，其可以提高傳送端與/或接收端差動信號或單端信號(single-end signal)的傳輸完整性。
[0004]本發(fā)明的實施例揭示一種集成電路，包括芯片以及封裝。芯片包括第一焊墊、第二焊墊、核心電路與第一電阻單元。第一焊墊耦接至核心電路的第一信號路徑。第一電阻單元的兩端分別耦接至第一焊墊與第二焊墊。芯片容置于封裝中。封裝包括第一接腳與低通電路。第一接腳電性連接至第一焊墊。低通電路的第一端電性連接至第二焊墊。
[0005]基于上述，在一些實施例中所揭示的集成電路經(jīng)配置而可以具有適應(yīng)帶寬(Adaptive Band-width)的被動式均衡器(Passive Equalizer)功能，以提高差動信號或單端信號的傳輸完整性。利用配置在芯片內(nèi)的電阻單元及配置在封裝結(jié)構(gòu)中的被動式低通電路，達(dá)到頻響特性可調(diào)整的被動式均衡器功能。
[0006]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細(xì)說明如下。
【附圖說明】
[0007]圖1是說明信號傳輸系統(tǒng)的電路方塊示意圖。
[0008]圖2是依照本發(fā)明實施例說明集成電路的示意圖。
[0009]圖3A是依照本發(fā)明另一實施例說明集成電路的示意圖。
[0010]圖3B是說明打線的設(shè)計參數(shù)示意圖。
[0011]圖4至圖14是依照本發(fā)明不同實施例說明集成電路的示意圖。
[0012][標(biāo)號說明]
[0013]110:傳送端111:傳送端核心電路
[0014]112、131:均衡器120、230、730、1330:傳輸通道
[0015]130:接收端132:接收端核心電路
[0016]210、710、1310:芯片
[0017]211、711、1311:核心電路
[0018]212、712、713、1312、1313:電阻單元
[0019]220、720、1320:封裝221、721、1321:低通電路
[0020]310、353、420、520、811、821、911、912、921、922、1012、1013、1022、1024、1113、1115、1122、1124、1212、1213、1222、1224、1431 ?1438:打線
[0021]351、352、PAD5、PAD6:焊墊
[0022]410、610、1011、1112、1421、1422:高阻抗導(dǎo)線
[0023]510、1211:電感器
[0024]620、640、830、1021、1023、1111、1114、1121、1123、1221、1223:低阻抗導(dǎo)線
[0025]630、650:導(dǎo)電凸塊
[0026]810、820、910、1010、1110、1210、1410:接腳
[0027]1314、1316:電阻器1315、1317:路由電路
[0028]1430:公共接點α:弧角
[0029]D:距離f:頻率
[0030]G:信號增益Hl:弧高
[0031]PADl:第一焊墊PAD2、PAD2_l、PAD2_n:第二焊墊
[0032]PAD3:第三焊墊PAD4、PAD4_l、PAD4_m:第四焊墊
[0033]PINl:第一接腳PIN2:第二接腳
[0034]PINR:參考接腳SWl:第一開關(guān)
[0035]SW2:第二開關(guān)SW3:第三開關(guān)
[0036]SW4:第四開關(guān)Vref:參考電壓
【具體實施方式】
[0037]在本發(fā)明說明書全文(包括申請專利范圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接于第二裝置，則應(yīng)該被解釋成該第一裝置可以直接連接于該第二裝置，或者該第一裝置可以通過其它裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標(biāo)號的元件/構(gòu)件/步驟代表相同或類似部分。不同實施例中使用相同標(biāo)號或使用相同用語的元件/構(gòu)件/步驟可以相互參照相關(guān)說明。
[0038]圖2是依照本發(fā)明實施例說明一種集成電路的示意圖。圖2所示集成電路包括芯片210與封裝220。芯片210容置于封裝220中。本實施例并不限制芯片210容置于封裝220的方式。例如,本實施例可以采用導(dǎo)線架(Lead-frame)封裝制程、球格陣列(ball gridarray, BGA)封裝制程、覆晶(Flip-chip)封裝制程或是其它封裝方式將芯片210容置于封裝220中。
[0039]芯片210包括第一焊墊PAD1、第二焊墊PAD2、核心電路211與第一電阻單元212，其中第一焊墊PADl耦接至核心電路211的第一信號路徑。第一電阻單元212包括定電阻器或可變電阻器或MOS電阻，亦或以任何形式呈現(xiàn)在芯片中的電阻元件。第一電阻單元212的兩端分別耦接至第一焊墊PADl與第二焊墊PAD2。封裝220包括第一接腳PINl與低通(low-pass)電路 221。
[0040]芯片210中的第一焊墊PAD1、第二焊墊PAD2、核心電路211與電阻單元212可以任何芯片制程制造。低通電路221可以任何非芯片制程制造，例如封裝制程或表面焊接元件(surface-mounting device, SMD)制程。第一接腳PINl電性連接至第一焊墊PAD1。本實施例并不限制第一焊墊PADl與第一接腳PINl之間的連接方式。在一些實施例中，第一焊墊PADl可以利用打線(bonding wire)方式電性連接至第一接腳PINl之間。在另一些實施例中，第一焊墊PADl與第一接腳PINl之間可以利用導(dǎo)電凸塊(conductive bump)相互連接，或是利用其它方式相互連接。低通電路221的第一端電性連接至第二焊墊PAD2。第二焊墊PAD2與低通電路221之間的連接方式可以參照第一焊墊PADl的相關(guān)說明而類推之。
[0041]傳輸通道230可以參照圖1所示傳輸通道120的相關(guān)說明而類推之。在不同的應(yīng)用情境中，傳輸通道230可以是印刷電路板(printed circuit board, PCB)上的信號導(dǎo)線，或是電纜線(例如同軸電纜、以太網(wǎng)絡(luò)電纜或是其它電線)。信號可以經(jīng)由傳輸通道230而被傳輸。例如，核心電路211所輸出的信號可以經(jīng)由第一焊墊PAD1、第一接腳PINl與傳輸通道230而被傳送至接收端電路(未繪示)。又例如，傳送端電路(未繪示)所輸出的信號可以經(jīng)由傳輸通道230、第一接腳PINl與第一焊墊PADl而被傳送至核心電路211。
[0042]一般而言,傳輸通道230具有低通濾波器(low pass filter)的特性。也就是說，傳輸通道230中的信號增益隨著頻率的增加而減少。利用芯片210內(nèi)部的第一電阻單元212及封裝220的低通電路221，第一焊墊PADl上的信號的低頻成份的增益量可以被減少。因此，圖2所示的集成電路可以具有被動式均衡器(Passive Equalizer)功能，以提高信號的傳輸完整性。在另一些實施例中，電阻單元212的阻值可以被調(diào)整，以實現(xiàn)適應(yīng)帶寬(Adaptive Band-width)的被動式均衡器功能，以便調(diào)整其頻率響應(yīng)特性。
[0043]圖3A是依照本發(fā)明另一