專利名稱：調(diào)制器測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測(cè)試含有調(diào)制器的產(chǎn)品的處理系統(tǒng)，尤其涉及測(cè)試處理數(shù)字?jǐn)?shù)據(jù)且含有輸入/輸出調(diào)制器的產(chǎn)品的系統(tǒng)。
本領(lǐng)域內(nèi)的技術(shù)人員都知道，數(shù)據(jù)可通過(guò)調(diào)制處理利用一載波信號(hào)來(lái)進(jìn)行傳輸。調(diào)制過(guò)程包括將源數(shù)據(jù)編碼后加到載波信號(hào)上，在調(diào)制過(guò)程中三個(gè)基本的頻率域參數(shù)，即幅度、頻率和相位中的一個(gè)或多于一個(gè)參數(shù)被處理。
模擬和數(shù)字?jǐn)?shù)據(jù)以及模擬和數(shù)字信號(hào)之間是有區(qū)別的，從廣義上來(lái)看調(diào)制過(guò)程，可能有四種結(jié)合方式。(1)數(shù)字?jǐn)?shù)據(jù)可被編碼成為數(shù)字信號(hào)(2)數(shù)字?jǐn)?shù)據(jù)可被編碼成為模擬信號(hào)(3)模擬信號(hào)可被編碼成為數(shù)字信號(hào)(4)模擬數(shù)據(jù)可被編碼成為模擬信號(hào)。在其特定場(chǎng)合下以上結(jié)合方式之一將比其它三種更具有優(yōu)越性，造成這一點(diǎn)的原因很多，以與本文最具關(guān)聯(lián)的一種結(jié)合方式為例，即對(duì)數(shù)字?jǐn)?shù)據(jù)編碼使之成為模擬信號(hào)的方式，這種方式之所以經(jīng)常被采用是因?yàn)槟承┰O(shè)備可處理數(shù)字?jǐn)?shù)據(jù)但有些傳輸媒介如光纖及不可控媒介只能傳導(dǎo)模擬信號(hào)。將數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換為模擬信號(hào)傳輸?shù)淖畛Ｒ?jiàn)的應(yīng)用是通過(guò)公用電話網(wǎng)絡(luò)來(lái)傳輸數(shù)字?jǐn)?shù)據(jù)，所述網(wǎng)絡(luò)可在聲頻為300至3400Hz的范圍內(nèi)接收、切換并傳輸模擬信號(hào)。
如前面所提到的那樣，調(diào)制方法包括處理載波信號(hào)三個(gè)特征中之一或更多。所述三個(gè)特征為振幅、頻率和相位。顯然，所有三種基本的調(diào)制技術(shù)對(duì)數(shù)字?jǐn)?shù)據(jù)進(jìn)行編碼使之成為模擬信號(hào)幅移鍵控(ASK);頻移鍵控(FSK)及相移鍵控(PSK)。
FSK調(diào)制技術(shù)是與本發(fā)明最為相關(guān)的，它通過(guò)兩個(gè)接近載波頻率的不同頻率來(lái)提供二個(gè)二進(jìn)制值。典型情況，所述的兩個(gè)不同頻率偏離載波頻率相同數(shù)值，而方向相反。FSK一般用于話音等級(jí)大于1200bps的場(chǎng)合，在高頻(如3至30MH)無(wú)線傳輸中也常使用。
另一個(gè)與本發(fā)明相關(guān)的內(nèi)容是正交調(diào)制。正交調(diào)制是本領(lǐng)域技術(shù)人員人所共知的。它是利用分離調(diào)制函數(shù)對(duì)兩路相位相差90°的載波成份所進(jìn)行的調(diào)制，由于正交調(diào)制使每一信號(hào)元代表多于1位的數(shù)碼從而可更有效地使用帶寬，它已成為一種普遍應(yīng)用的技術(shù)。
本發(fā)明的再一個(gè)相關(guān)內(nèi)容是確保一個(gè)特定信號(hào)處理產(chǎn)品的輸出信號(hào)的高品質(zhì)問(wèn)題。雖然要求這種產(chǎn)品具有高品質(zhì)的輸出信號(hào)是不言而喻的，然而至今仍未能制出商業(yè)上可行的，可裝于產(chǎn)品內(nèi)部的改變輸出信號(hào)品質(zhì)的切實(shí)可用且安全可靠的方法。也就是說(shuō)，至今傳輸領(lǐng)域仍未能有便于測(cè)試的系統(tǒng)級(jí)產(chǎn)品。具有一個(gè)內(nèi)部“測(cè)試器”是亟需的，然而，迄今為止仍未能有這樣一種可結(jié)合入商業(yè)產(chǎn)品的簡(jiǎn)行而又價(jià)廉的“測(cè)試器”。由以上論述可明顯看出，缺少這樣一種輸出信號(hào)內(nèi)容的檢驗(yàn)器或測(cè)試器是現(xiàn)有技術(shù)的缺點(diǎn)及不足。
本發(fā)明克服了以上所提及的缺點(diǎn)及不足，它提供了一種對(duì)帶有調(diào)制器的集成電路系統(tǒng)進(jìn)行整體測(cè)試的系統(tǒng)。所述測(cè)試系統(tǒng)包括使調(diào)制器連續(xù)發(fā)送數(shù)據(jù)的結(jié)構(gòu)，使連續(xù)傳輸數(shù)據(jù)出現(xiàn)極度頻率偏移的結(jié)構(gòu)。在以上這兩種情況下所述結(jié)構(gòu)可以是一個(gè)單寄存器。此寄存器有許多位，設(shè)置這些位可選擇連續(xù)或交替方式或換一種說(shuō)法即選擇最大或最小峰值頻率偏移。
本發(fā)明還通過(guò)另一方法來(lái)克服了現(xiàn)有技術(shù)的缺點(diǎn)和不足。它提供了一種對(duì)帶有內(nèi)部調(diào)制器的集成電路的系統(tǒng)進(jìn)行整體測(cè)試的方法。所述測(cè)試方法包括使調(diào)制器連續(xù)輸出數(shù)據(jù)并使所述連續(xù)輸出的數(shù)據(jù)呈現(xiàn)最大的峰值頻率偏移。根據(jù)本發(fā)明的一種實(shí)施方法，上述兩個(gè)步驟可由一個(gè)寄存器來(lái)完成。在根據(jù)本發(fā)明而制造的一種系統(tǒng)中，此寄存器可以包括許多位，設(shè)置這些位可選擇連續(xù)或交替工作方式亦即最大或最小峰值頻率偏移。
相應(yīng)地，作為本發(fā)明目的之一，提供了一種具有輸出特殊數(shù)據(jù)序列能力的片上I/Q調(diào)制器。
本發(fā)明的另一目的是提供了采用特殊集成電路以測(cè)試整個(gè)系統(tǒng)的一種簡(jiǎn)化的系統(tǒng)和方法。
本發(fā)明再一個(gè)目的在于提供一種可產(chǎn)生各種測(cè)試模式的系統(tǒng)和方法，以使工廠可以和便于對(duì)一種專用集成電路單元的測(cè)試。
為便于對(duì)本發(fā)明及其其他的目的和優(yōu)點(diǎn)有進(jìn)一步的了解，以下將結(jié)合附圖作詳細(xì)的描述。


圖1是根據(jù)本發(fā)明而制的包括一個(gè)測(cè)試模式子系統(tǒng)的發(fā)送調(diào)制器的方塊圖。
圖2描述了圖1所述發(fā)送調(diào)制器所要求的上斜及下斜的功能。
圖3是可用于本發(fā)明實(shí)施例的寄存器的方塊圖。
圖4是本發(fā)明實(shí)施例的一種可能的二進(jìn)制數(shù)碼序列和輸出的圖表。
圖5(包括圖5a和圖5b)是包括了本發(fā)明的實(shí)施例的一種方塊圖或集成電路(IC)。
圖6是裝有圖5所示集成電路的無(wú)繩電話之手提機(jī)單元的方塊圖。
圖7是裝有圖5所示集成電路的無(wú)繩電話之基本單元的方塊圖。
參見(jiàn)附圖，圖1所示為根據(jù)本發(fā)明包含了一個(gè)測(cè)試模式子系統(tǒng)的發(fā)送調(diào)制器(都以參考標(biāo)號(hào)10來(lái)表示)的方塊圖。在工作中，所述發(fā)送調(diào)制器10接收一串?dāng)?shù)據(jù)且將它轉(zhuǎn)換為一對(duì)正交的單端模擬量輸出。然后使所述輸出在外部與一中頻載波混合相加以得到所需的經(jīng)過(guò)調(diào)頻的信號(hào)。
調(diào)制器10的關(guān)鍵部件是一個(gè)查詢只讀存儲(chǔ)器(ROM)12，所述ROM12的地址來(lái)自一個(gè)根據(jù)狀態(tài)確定數(shù)據(jù)的裝置地址發(fā)生器14，在ROM之后緊接一組同步鎖存器16。接在緩沖器22、24前的兩個(gè)相同的數(shù)字/模擬轉(zhuǎn)換器(DAC)18，20用來(lái)驅(qū)動(dòng)模擬輸出26、28。
如上所述，發(fā)送調(diào)制器10包含一種可以簡(jiǎn)化頻譜測(cè)量的測(cè)試模式。該測(cè)試模式是本發(fā)明之重點(diǎn)所在，以下將對(duì)它進(jìn)行詳細(xì)的討論。在討論之前，應(yīng)首先詳述一個(gè)對(duì)發(fā)送調(diào)制器的要求。現(xiàn)在就討論一個(gè)這些要求以進(jìn)一步了解本發(fā)明可使用的一種場(chǎng)合。有了這種了解將有助于了解本發(fā)明實(shí)施例的結(jié)構(gòu)及其工作。
仍然考慮調(diào)制器10，可以看到調(diào)制器10已具有實(shí)際的構(gòu)造并得到了成功地應(yīng)用。所以，以下對(duì)調(diào)制器10的結(jié)構(gòu)和操作進(jìn)行了詳細(xì)的描述。這些描述只是作為一種例子，它不能作為對(duì)本發(fā)明實(shí)施所能包括和顯現(xiàn)之內(nèi)容的限制。
調(diào)制器和輸出經(jīng)由混頻器使之與外部中頻信號(hào)進(jìn)行適當(dāng)?shù)幕旌现?，產(chǎn)生了一個(gè)經(jīng)過(guò)濾波的FSK信號(hào)，所述信號(hào)符合CT2-CAI頻譜要求。在每一輸出和混頻器之間設(shè)有一個(gè)外部無(wú)源單極點(diǎn)低通濾波器以減少誤傳輸。低通濾波器的截止頻率為100KHZ。
考慮到由輸入到輸出的絕對(duì)延遲，在實(shí)際制造的調(diào)制器10中，從一個(gè)二進(jìn)制位在TX時(shí)鐘(TXCLK)的上升沿被接收至相應(yīng)的輸出頻率軌跡開(kāi)始之間的時(shí)間是χμs±108ns+Yns(數(shù)字邏輯延遲時(shí)間X＝約14μs;模擬緩沖延遲時(shí)間Y＝約500ns)。對(duì)I輸出和Q輸出的延遲除了DAC和模擬緩沖傳播延遲時(shí)間外是相等的。這一點(diǎn)在圖2中作了圖解，其中也圖示了調(diào)制器10所要求的上斜和下斜功能。
鑒于頻譜要求，所有的頻譜要求參照MREF并由3dB頻率點(diǎn)在100KHZ的單極點(diǎn)無(wú)源低通濾波器進(jìn)行濾波后提供給I和Q輸出端。在實(shí)際制造的調(diào)制器10的實(shí)施例中，所有的dBV值均基于以下這一假定I和Q的-9dBV在終端RF的輸出上產(chǎn)生了10dBm。在不斷發(fā)送偽隨機(jī)數(shù)據(jù)和連續(xù)發(fā)送相應(yīng)的一個(gè)幀式之?dāng)_頻器輸入的ADPCM無(wú)噪聲碼(全為0)期間測(cè)量鄰近通道之功率和誤發(fā)送。
在實(shí)際制造的調(diào)制器10中，運(yùn)算放大器之打開(kāi)和關(guān)閉的設(shè)置時(shí)間最大約為100us。
對(duì)實(shí)際制造的調(diào)制器10的頻譜要求在以下的圖表中將得以闡述。
調(diào)制器頻譜要求
對(duì)應(yīng)于前文所述的上斜和下斜的要求，圖2描述了所要求的上斜和下斜功能。在TX使能端變成高電位的第一個(gè)二進(jìn)制位的間隔間，Q輸出在I輸出降為OVAC的同時(shí)跟隨曲線00由0上升為+1(滿標(biāo))。此過(guò)程的作用在于使外部混頻器在IF載波頻率的輸出由OVAC上升滿標(biāo)。
在隨后的發(fā)送模式的開(kāi)始階段，起始的相移是零且I和Q的輸出取決于輸入數(shù)據(jù)的型式。在發(fā)送脈沖串的末端，位于被發(fā)送的數(shù)據(jù)幀之后而且可能是不能預(yù)測(cè)的第｛K+1｝位數(shù)據(jù)經(jīng)過(guò)調(diào)制器10的處理以確保在位周期結(jié)束時(shí)I輸出收斂至零。Q輸出也相應(yīng)被確保收斂至±滿標(biāo)中兩者之一。
在下斜模式中，I輸出被保持在零且Q輸出跟隨曲線00由先前的±滿標(biāo)變?yōu)?。
使能I和使能Q控制位說(shuō)明什么時(shí)候各個(gè)DAC和緩沖器處在允許輸出狀態(tài)(高電位)或者輸出零電壓(低電位)。這一點(diǎn)在圖2中作了圖解。
考慮到DAC要求，在實(shí)際制造的調(diào)制器10中，I和Q輸出用校正至4.608MHZ的同樣的DAC通過(guò)緩沖器驅(qū)動(dòng)。
現(xiàn)從功能上來(lái)分析調(diào)制器10，所述調(diào)制器10接收串行輸入數(shù)據(jù)，數(shù)據(jù)時(shí)鐘及來(lái)自其它更大的系統(tǒng)元件的允許發(fā)送信號(hào)。實(shí)際對(duì)數(shù)據(jù)進(jìn)行濾波和調(diào)制是通過(guò)將輸入序列映象成儲(chǔ)存于ROM中的8種可能的輸出模式之一來(lái)實(shí)現(xiàn)的。然后，所選擇得到的ROM中的模式被送入兩個(gè)數(shù)/模轉(zhuǎn)換器并經(jīng)過(guò)片上運(yùn)算放大器進(jìn)行緩沖處理。
從輸入數(shù)據(jù)至ROM序列的變換要求了解當(dāng)前數(shù)據(jù)的二進(jìn)制位，先前數(shù)據(jù)的二進(jìn)制位及緊接數(shù)據(jù)的二進(jìn)制位，其結(jié)果是，在通過(guò)調(diào)制器時(shí)至少有一位延遲。
提供了一測(cè)試模式以確保連續(xù)輸出以便測(cè)量輸出頻譜和功率。在本發(fā)明所述的測(cè)試模式中。輸入數(shù)據(jù)可全定為1，全為0，或交替為1/0。以下將更深一步進(jìn)行詳述。
從工作方式來(lái)考慮，調(diào)制器10具有6種操作模式。
電壓斷開(kāi)模式當(dāng)一模塊使能控制寄存器的TXMODEMENABLE位為0時(shí)，由于調(diào)制器內(nèi)部鐘停止和I、Q及MREF輸出時(shí)鐘被禁止因而功率損耗就降低了。
停止發(fā)送模式當(dāng)TXMODEMENABLE位為高電平但TX使能輸入處于低電平時(shí)，調(diào)制器的時(shí)鐘在設(shè)置了定時(shí)后停止且I、Q和MREF模擬輸出驅(qū)動(dòng)輸出一不含交流信號(hào)的約為Vcc/2的直流輸出電壓。模擬驅(qū)動(dòng)器在停止發(fā)送模式下是接通電源的以降低往復(fù)開(kāi)關(guān)CT2協(xié)議期間的電源開(kāi)關(guān)的瞬態(tài)變化。
上斜階段每當(dāng)一串?dāng)?shù)據(jù)送入調(diào)制器時(shí)，其特征是在TXMODEMENABLE位處于高電平時(shí)，TX使能變?yōu)楦唠娖匠霈F(xiàn)一個(gè)在一時(shí)間內(nèi)的上升序列以將由停止發(fā)送模式轉(zhuǎn)為發(fā)送模式期間的瞬態(tài)變化限止到最低。TXCLK與PLL1152時(shí)鐘輸出由于邏輯連接而同步。
發(fā)送階段正常的FSK發(fā)送發(fā)生在TX使能和TXMODEMENABLE位均處于高電位時(shí)的上斜階段之后。正常的發(fā)送可包含任何偶數(shù)的二進(jìn)制數(shù)據(jù)位。這一模式提供了頻譜測(cè)量和測(cè)試模式所必需的連續(xù)發(fā)送。TXCLK與PLL1152的輸出同步。
下斜階段每次正常發(fā)送停止時(shí)的特征為T(mén)X使能端為低電平且TXMODEMENABLE位處于高電平，調(diào)制器完成一二進(jìn)制位時(shí)間的下斜以將從發(fā)送階段到停止發(fā)送模式變化期間的瞬態(tài)變化降到最低限度。TXCLK與PLL1152輸出同步。
測(cè)試方式相對(duì)于停止發(fā)送方式，根據(jù)測(cè)試控制寄存器的變化可發(fā)射連續(xù)為1，連續(xù)為0或交替為1和0。在測(cè)試方式中，位時(shí)鐘由對(duì)晶體振蕩頻率進(jìn)行分頻至72KHZ而代替使用TXCLK來(lái)產(chǎn)生。模式變化的正常的順序是電壓斷開(kāi)、停止發(fā)送、上斜、發(fā)送、下斜、停止發(fā)送、上斜、發(fā)送、下斜、停止發(fā)送、電壓斷開(kāi)。
現(xiàn)在討論一下本發(fā)明發(fā)送調(diào)制器測(cè)試模式系統(tǒng)及方法。如前所述，片上I/Q調(diào)制器10具有簡(jiǎn)化對(duì)采用集成電路的系統(tǒng)之測(cè)試的輸出特殊數(shù)據(jù)順序的能力。在實(shí)際制造的調(diào)制器10中，所述測(cè)試方式的性能由一個(gè)如圖3所示以參考標(biāo)號(hào)30表示的測(cè)試控制寄存器來(lái)完成。實(shí)際應(yīng)用的寄存器30采用3個(gè)二進(jìn)制位，有一個(gè)XXXXXXOOO的缺省碼，可讀寫(xiě)，它是用軟件來(lái)設(shè)置的，且可用軟件或復(fù)位來(lái)清除。
根據(jù)對(duì)本發(fā)明所作的描述，所述寄存器30的二進(jìn)制位可迫使調(diào)制器10輸出全1、全0、或交替為1、0、1、0方式。這種模式便于頻移的測(cè)量。在實(shí)際制造的本發(fā)明實(shí)施例中，當(dāng)頻移檢測(cè)模式是允許時(shí)，Rx和Tx使能端被置于發(fā)送狀態(tài)。這就相應(yīng)地提供了一種可允許發(fā)送數(shù)據(jù)方式直接從B/D口輸入的方式。
現(xiàn)對(duì)圖3中各個(gè)二進(jìn)制位進(jìn)行進(jìn)一步的詳述位7-3保留位-寫(xiě)操作必須寫(xiě)零，讀時(shí)回復(fù)到不確定值。讀-改-寫(xiě)操作可使已讀出的值重新寫(xiě)入。
位2頻移測(cè)試使能位-置位時(shí)，調(diào)制器10進(jìn)入測(cè)試方式，其間連續(xù)發(fā)送數(shù)據(jù)。數(shù)據(jù)內(nèi)容取決于測(cè)試控制寄存器30的位〔1∶0〕TXCLK信號(hào)由通常的晶體振蕩器分頻至72KHZ來(lái)提供。由已有的幀格式器輸入的TX使能，TXCLK和TX數(shù)據(jù)信號(hào)是忽略不計(jì)的。測(cè)試使能位被送入幀格式器以便它通過(guò)TX/RX使能端腳控制外部電路。當(dāng)它被清除零，調(diào)制器正常工作，從幀格式器中接收TXCLK、TX使能和TXDATA。
位〔1∶0〕測(cè)試模式〔1∶0〕當(dāng)頻移測(cè)試使能處于高電位時(shí)，測(cè)試方式位選擇一個(gè)連續(xù)數(shù)據(jù)發(fā)送型式。發(fā)送靜態(tài)的數(shù)據(jù)是為了產(chǎn)生最大峰值頻移。交替發(fā)送1和0(10101010……)是為了產(chǎn)生最小峰值頻移。當(dāng)發(fā)送交替變化時(shí)送出的第一位是1。相應(yīng)地，可直接從B/D口輸入數(shù)據(jù)形式。圖4示出了在本發(fā)明實(shí)際制造的實(shí)施例中二進(jìn)制位輸出間的關(guān)系。
為使用本發(fā)明實(shí)施例之領(lǐng)域內(nèi)的技術(shù)人員能進(jìn)一步了解，圖5示出了包含了傳輸調(diào)制器或解調(diào)器10的集成電路的方塊圖。圖5和圖7示出了圖5的集成電路是如何被結(jié)合入一個(gè)無(wú)繩電話之手提機(jī)或基座的。圖5至圖7及其中所述的每一元件均是從與其相應(yīng)的不同場(chǎng)合的廣度上加以描述的，這些圖之所以如此重要并在此被加以討論是因?yàn)樗鼈冿@示了作為本發(fā)明的一種實(shí)施例是如何被結(jié)合入實(shí)際商業(yè)產(chǎn)品中的。
基于上述分析，本領(lǐng)域的技術(shù)人員可完全明了本發(fā)明的結(jié)構(gòu)和操作。他們同樣也可了解本發(fā)明如何通過(guò)提供一種處理信號(hào)的商用產(chǎn)品的內(nèi)部固有測(cè)試器來(lái)克服現(xiàn)有技術(shù)的不足與缺點(diǎn)的。更進(jìn)一步地說(shuō)，本發(fā)明提供了一種具有輸出特殊數(shù)據(jù)序列的能力的片上I/Q調(diào)制器。本發(fā)明的實(shí)施例可通過(guò)改變所述商業(yè)產(chǎn)品之輸出頻譜的內(nèi)容而變得相當(dāng)簡(jiǎn)便且高效。
顯然，綜觀以上描述尚可進(jìn)行多種修改和變化。相應(yīng)地，在本說(shuō)明書(shū)所附權(quán)利要求的范圍內(nèi)，本發(fā)明除上述特定的方法外尚可采取其它的實(shí)施方法。
權(quán)利要求
1.一種對(duì)采用帶有調(diào)制器的集成電路系統(tǒng)進(jìn)行整體測(cè)試的系統(tǒng)，其特征在于，所述系統(tǒng)包括使所述調(diào)制器連續(xù)發(fā)送數(shù)據(jù)的裝置和使所述連續(xù)發(fā)送的數(shù)據(jù)呈現(xiàn)極度峰值頻率偏移的裝置。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述用于使所述調(diào)制器連續(xù)發(fā)送數(shù)據(jù)的裝置及所述用于使連續(xù)發(fā)送的數(shù)據(jù)呈現(xiàn)極度峰值頻率偏移的裝置均包括一寄存器。
3.如權(quán)利要求2所述的系統(tǒng)，其特征在于，所述寄存器包括一可設(shè)置用來(lái)使所述調(diào)制器連續(xù)發(fā)送數(shù)據(jù)的二進(jìn)制位。
4.如權(quán)利要求3所述的系統(tǒng)，其特征在于，所述寄存器還包括一組可置位用來(lái)決定數(shù)據(jù)內(nèi)容的二進(jìn)制位。
5.如權(quán)利要求4所述的系統(tǒng)，其特征在于，所述一組二進(jìn)制位可被置位用來(lái)選擇一種連續(xù)的數(shù)據(jù)發(fā)送的型式。
6.如權(quán)利要求5所述的系統(tǒng)，其特征在于，所述一組二進(jìn)制位還可被置位用來(lái)選擇一種交替數(shù)據(jù)發(fā)送型式。
7.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述用于使連續(xù)發(fā)送數(shù)據(jù)呈現(xiàn)極度峰值頻率偏移的裝置包括使所述連續(xù)發(fā)送數(shù)據(jù)呈現(xiàn)最大峰值頻率偏移和最小峰值頻率偏移。
8.一種對(duì)采用帶有調(diào)制器的集成電路系統(tǒng)進(jìn)行整體測(cè)試的方法，其特征在于，包括以下步驟使所述調(diào)制器連續(xù)發(fā)送數(shù)據(jù);使所述連續(xù)發(fā)送數(shù)據(jù)呈現(xiàn)極度峰值頻率偏移。
9.如權(quán)利要求8所述的測(cè)試方式，其特征在于，所述使所述調(diào)制器連續(xù)發(fā)送數(shù)據(jù)的步驟和所述使所述連續(xù)發(fā)送的數(shù)據(jù)呈現(xiàn)極度峰值頻率偏移的步驟均由一寄存器來(lái)完成。
10.如權(quán)利要求9所述的測(cè)試方法，其特征在于，所述寄存器包括一可被置位用來(lái)使所述調(diào)制器連續(xù)發(fā)送數(shù)據(jù)的二進(jìn)制位。
11.如權(quán)利要求10所述的測(cè)試方法，其特征在于，所述寄存器還包括一套可被置位用來(lái)決定數(shù)據(jù)內(nèi)容的二進(jìn)制位。
12.如權(quán)利要求11所述的測(cè)試方法，其特征在于，所述一組二進(jìn)制位可被置位用來(lái)選擇一種連續(xù)的數(shù)據(jù)發(fā)送方式。
13.如權(quán)利要求12所述的測(cè)試方法，其特征在于，所述二進(jìn)制數(shù)據(jù)也可被置位用來(lái)選擇一種交替的數(shù)據(jù)發(fā)送方式。
14.如權(quán)利要求8所述的測(cè)試方法，其特征在于，所述使連續(xù)發(fā)送的數(shù)據(jù)呈現(xiàn)極度峰值頻率偏移的步驟包括使連續(xù)發(fā)送的數(shù)據(jù)呈現(xiàn)最大峰值頻率偏移和最小峰值頻率偏移的步驟。
全文摘要
本發(fā)明揭示了一種對(duì)采用帶有調(diào)制器和集成電路系統(tǒng)進(jìn)行整體測(cè)試的系統(tǒng)。所述測(cè)試系統(tǒng)包括使調(diào)制器連續(xù)發(fā)送數(shù)據(jù)的結(jié)構(gòu)和使連續(xù)發(fā)送的數(shù)據(jù)呈現(xiàn)極度頻率偏移的結(jié)構(gòu)。上述兩種結(jié)構(gòu)均可以是一個(gè)單寄存器。所述寄存器可包括一組可被置位用來(lái)選擇一種連續(xù)或交替方式亦即選擇最大或最小峰值頻率偏移的二進(jìn)制位。
文檔編號(hào)H04L27/10GK1083291SQ9310900
公開(kāi)日1994年3月2日 申請(qǐng)日期1993年7月21日 優(yōu)先權(quán)日1992年7月21日
發(fā)明者戴爾E·古利克, 齋藤信, J·W·彼得遜, 野垣勝, 飯村年昭 申請(qǐng)人:先進(jìn)顯微設(shè)備股份有限公司