一種用于無人機(jī)的地空寬帶通信系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種用于無人機(jī)的地空寬帶通信系統(tǒng)，包括用于無人機(jī)的發(fā)射端和用于地面設(shè)備的接收端；所述的發(fā)射端包括第一FPGA、DAC、濾波電路和射頻發(fā)射模塊，所述的接收端包括射頻接收模塊、中頻濾波模塊、ADC和第二FPGA，射頻接收模塊接收來自外部的通信信號以及來自第二FPGA的控制信號，射頻接收模塊的輸出與中頻濾波模塊連接，中頻濾波模塊的輸出通過ADC與第二FPGA連接，第二FPGA的增益控制輸出與射頻接收模塊連接，第二FPGA還通過內(nèi)部接口輸出解調(diào)數(shù)據(jù)。本發(fā)明對可遙測、遙控、數(shù)傳的無人機(jī)的系統(tǒng)中的地空通信子系統(tǒng)進(jìn)行完善，具有發(fā)射端功耗低、接收端數(shù)據(jù)處理精確等優(yōu)點(diǎn)。
【專利說明】—種用于無人機(jī)的地空寬帶通信系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于無人機(jī)的地空寬帶通信系統(tǒng)。

【背景技術(shù)】
[0002]無人機(jī)具有費(fèi)效比低、零傷亡和部署靈活等優(yōu)點(diǎn)，可以幫助甚至是代替人類在很多場景中發(fā)揮作用，如災(zāi)后的人員搜救、基礎(chǔ)設(shè)施監(jiān)察等。無論在民用還是軍用領(lǐng)域，無人機(jī)均有著廣闊的應(yīng)用和發(fā)展前景。
[0003]可遙測、遙控、數(shù)傳的無人機(jī)的系統(tǒng)包括空-地雙向通信和地-地雙向通信兩部分，按照傳輸數(shù)據(jù)類型進(jìn)行劃分，可分為寬帶信號通信和窄帶信號通信兩種類型，其中寬帶信號為無人機(jī)偵察圖像數(shù)據(jù)傳輸業(yè)務(wù)和無人機(jī)遙測業(yè)務(wù)，窄帶信號為手持終端與無人機(jī)間遙控通信業(yè)務(wù)，手持終端與車載終端間通信業(yè)務(wù)。而寬帶通信中包括用于無人機(jī)的發(fā)射端和用于地面設(shè)備的接收終端，接收終端包括手持終端和車載終端。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種發(fā)射端功耗低、接收端數(shù)據(jù)處理精確的用于無人機(jī)的地空寬帶通信系統(tǒng)，對可遙測、遙控、數(shù)傳的無人機(jī)系統(tǒng)中的地空通信子系統(tǒng)進(jìn)行完善。
[0005]本發(fā)明的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的:一種用于無人機(jī)的地空寬帶通信系統(tǒng)，它包括用于無人機(jī)的發(fā)射端和用于地面設(shè)備的接收端；
所述的發(fā)射端包括第一 FPGA、DAC、高頻濾波電路和射頻發(fā)射模塊，第一 FPGA的數(shù)字信號輸出與DAC連接，第一 FPGA的功率控制輸出與射頻發(fā)射模塊連接，DAC的輸出與濾波電路連接，濾波電路的輸出與射頻發(fā)射模塊連接；
所述的第一 FPGA包括交織模塊、組幀模塊、卷積編碼模塊、QPSK映射模塊、成型濾波模塊、DUC模塊和功率控制模塊，數(shù)據(jù)源輸入交織模塊，交織模塊的輸出與組幀模塊連接，組幀模塊的輸出與卷積編碼模塊連接，卷積編碼模塊的輸出與QPSK映射模塊連接，QPSK映射模塊的輸出與成型濾波模塊連接，成型濾波模塊的輸出與DUC模塊連接，DUC模塊的輸出與DAC連接，功率控制模塊的輸出與射頻發(fā)射模塊連接；
所述的接收端包括射頻接收模塊、中頻濾波模塊、ADC和第二 FPGA，射頻接收模塊接收來自外部的通信信號以及來自第二 FPGA的控制信號，射頻接收模塊的輸出與中頻濾波模塊連接，中頻濾波模塊的輸出與ADC連接，ADC的輸出與第二 FPGA連接，第二 FPGA的時鐘控制輸出與ADC連接，第二 FPGA的增益控制輸出與射頻接收模塊連接，第二 FPGA還通過內(nèi)部接口輸出解調(diào)數(shù)據(jù)；
所述的第二 FPGA包括下變頻模塊、AGC控制模塊、小數(shù)抽取模塊、匹配濾波模塊、位同步模塊、頻偏同步模塊、頻域均衡模塊、譯碼/判決模塊、解交織模塊和勻速緩沖模塊，下變頻模塊的輸入與ADC連接，下變頻模塊的輸出與AGC控制模塊連接，AGC控制模塊的增益控制輸出分與射頻接收模塊連接，AGC控制模塊的調(diào)解輸出與小數(shù)抽取模塊連接，小數(shù)抽取模塊的輸出與匹配濾波模塊連接，匹配濾波模塊的輸出與位同步模塊連接，位同步模塊的輸出與頻偏同步模塊連接，頻偏同步模塊的輸出與頻域均衡模塊連接，頻域均衡模塊的輸出與譯碼/判決模塊連接，譯碼/判決模塊的輸出與解交織模塊連接，解交織模塊的輸出與勻速緩沖模塊連接，勻速緩沖模塊的輸出通過內(nèi)部接口輸出調(diào)解增益。
[0006]所述的成型濾波模塊采用alhpa=0.5的根升余弦濾波，階數(shù)范圍為48_52 ;所述的卷積編碼模塊的參數(shù)為(2，1，7)。
[0007]所述的下變頻模塊包括正交混頻電路、低通濾波電路和數(shù)控振蕩電路,正交混頻電路的輸入分別與外部輸入信號和數(shù)控振蕩電路連接，正交混頻電路輸出1、Q兩路信號至低通濾波電路，低通濾波電路輸出1、Q兩路信號至AGC控制模塊。數(shù)控振蕩電路使用CORDIC算法實(shí)現(xiàn)，僅消耗少量的寄存器和加法器資源，不消耗RAM，資源損耗基本上可以忽略不計。
[0008]所述的AGC控制模塊向射頻接收模塊輸出AGC增益控制信號，AGC控制模塊還向小數(shù)抽取模塊輸出基帶信號。因本系統(tǒng)為非高速巡航，所以信號功率的變化比較緩慢，通過FPGA判斷再返回控制射頻的電路結(jié)構(gòu)可滿足本系統(tǒng)的接收功率控制要求。
[0009]所述的小數(shù)抽取模塊對下變頻以及AGC控制得到的基帶信號進(jìn)行小數(shù)倍抽取，輸出信號樣值至匹配濾波模塊。
[0010]所述的位同步模塊包括輸入緩沖模塊、reg模塊、定時誤差估計模塊、環(huán)路濾波器、數(shù)控振蕩電路、定時內(nèi)插模塊、輸出緩沖模塊和兩個移位寄存器，輸入緩沖模塊的輸入與匹配濾波模塊連接，輸入緩沖模塊的輸出與reg模塊連接，reg模塊的輸出與其中一個移位寄存器連接，此移位寄存器的輸出與定時內(nèi)插模塊連接，定時內(nèi)插的模塊的一路輸出與另一個移位寄存器連接，此移位寄存器的輸出與定時誤差模塊連接，定時誤差估計模塊的輸出與環(huán)路濾波器連接，環(huán)路濾波器的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與定時內(nèi)插模塊連接，定時內(nèi)插模塊的另一路輸出通過輸出緩沖模塊輸出數(shù)據(jù)。
[0011]位同步使用Gardner算法，對少量的殘余頻偏不敏感(按照3kHz最大頻偏，4.5Mbaud/s左右波特率算,殘余頻偏大約是碼元速率的0.1%左右)，可以位于頻率同步模塊之前。輸入數(shù)據(jù)進(jìn)行小數(shù)倍內(nèi)插/抽取后，得到4倍符號采樣率的信號；對4倍樣值信號進(jìn)行g(shù)ardner位定時誤差估計，得到瞬時誤差值，通過環(huán)路濾波器濾除高頻噪聲后，驅(qū)動NCO產(chǎn)生定時內(nèi)插使能及內(nèi)插參數(shù)；“Farrow定時內(nèi)插”模塊使用farrow結(jié)構(gòu),插值得到準(zhǔn)確的碼元判決點(diǎn)，最終通過輸出緩沖輸出；所述的Farrow結(jié)構(gòu)是一種高效的多項(xiàng)式內(nèi)插實(shí)現(xiàn)結(jié)構(gòu)。
[0012]所述的頻偏同步模塊為精頻偏跟蹤模塊，所述的頻偏同步模塊包括正交混頻電路、NCO電路、相位誤差估計電路和環(huán)路濾波電路，正交混頻電路、數(shù)控振蕩電路、相位誤差估計電路和環(huán)路濾波電路組成數(shù)字鎖相環(huán)，外部1、Q兩路輸入與正交混頻電路連接，正交混頻電路的輸出分別與相位誤差估計電路和頻域均衡電路連接，相位誤差估計電路的輸出與環(huán)路濾波電路連接，環(huán)路濾波電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接；所述的數(shù)控振蕩電路的實(shí)現(xiàn)使用的是DDS算法，而不是cordic算法，因?yàn)镕PGA中cordic邏輯的時序延時量較大，導(dǎo)致環(huán)路延遲大，影響頻偏捕獲能力，而DDS只有I到3個elk的延時，可以保證環(huán)路捕獲行為和跟蹤行為的性能。
[0013]頻域均衡采用單載波頻域均衡技術(shù)，將信號變換到頻域進(jìn)行信道估計和均衡，均衡完后再變換回時域；所述的頻域均衡模塊包括三個FFT模塊即FFT1、FFT2和FFT3、二個IFFT模塊即IFFTl和IFFT2、獨(dú)特字搜索模塊、信道估計模塊、本地獨(dú)特字模塊、補(bǔ)O模塊和信道均衡模塊，輸入信號分別與FFTl和獨(dú)特字搜索模塊連接，本地關(guān)鍵字模塊的輸出與FFT2連接，獨(dú)特字搜索模塊、FFTl和FFT2的輸出與信道估計模塊連接，信道估計模塊的輸出與IFFTl連接，IFFTl的輸出與補(bǔ)O模塊連接，補(bǔ)O模塊的輸出與FFT3模塊連接，F(xiàn)FTI和FFT3的輸出與信道均衡模塊連接，信道均衡模塊與IFFT2連接，IFFT2輸出信號。
[0014]所述的譯碼/判決模塊使用維特比軟判決算法，所述的解交織模塊用于實(shí)現(xiàn)簡單的緩沖讀寫。
[0015]所述的勻速緩沖模塊包括數(shù)據(jù)緩沖模塊、緩沖量監(jiān)測模塊、環(huán)路濾波模塊和數(shù)控振蕩模塊，數(shù)據(jù)緩沖模塊接收輸入數(shù)據(jù)和輸入時鐘，數(shù)據(jù)緩沖模塊的一路輸出與緩沖量監(jiān)測模塊連接，數(shù)據(jù)緩沖模塊的另一路輸出輸出數(shù)據(jù)，緩沖量監(jiān)測模塊的輸出與環(huán)路濾波模塊連接，環(huán)路濾波模塊的輸出與數(shù)控振蕩模塊連接，數(shù)控振蕩模塊的一路輸出與數(shù)據(jù)緩沖模塊連接，數(shù)控振蕩模塊的另一路輸出輸出時鐘。
[0016]所述的射頻接收模塊包括雙工器、發(fā)送端處理模塊、接收端處理模塊和驅(qū)動模塊，所述的雙工器用于接收和發(fā)送數(shù)據(jù)，所述的發(fā)送端處理模塊的輸出與雙工器連接，接收端處理模塊的輸入與雙工器連接，驅(qū)動模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接；
所述的驅(qū)動模塊包括晶振、本振、功分模塊、兩個驅(qū)動放大模塊和驅(qū)動器，所述的本振需要SPI碼進(jìn)行控制，所述的驅(qū)動器輸出5位并行控制碼，晶振的輸出與本振連接，本振的輸出與功分模塊連接，功分模塊的兩路輸出分別與兩個驅(qū)動放大模塊連接，兩個驅(qū)動放大模塊分別與發(fā)送端處理模塊和接收端處理模塊連接，驅(qū)動器與發(fā)送端處理模塊連接；
所述的發(fā)射端處理模塊包括混頻模塊、濾波模塊、放大模塊、數(shù)控衰減模塊、驅(qū)放模塊和功放模塊，混頻模塊的輸入分別與中頻信號和驅(qū)動模塊中的其中一個驅(qū)動放大模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出與數(shù)控衰減模塊連接，數(shù)控衰減模塊的另一路輸入與驅(qū)動模塊的驅(qū)動器連接，數(shù)控衰減模塊的輸出與驅(qū)放模塊連接，驅(qū)放模塊的輸出與功放模塊連接，功放模塊的輸出與雙工器連接;
所述的接收端處理模塊包括低噪放大模塊、濾波模塊、放大模塊、混頻模塊、濾波模塊和放大模塊，低噪放大模塊的輸入與雙工器連接，低噪放大模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出與混頻模塊連接，混頻模塊的另一路輸入與驅(qū)動模塊的另一個驅(qū)動放大模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊與放大模塊連接，放大模塊輸出信號。
[0017]本發(fā)明的有益效果是:對于發(fā)射端:本系統(tǒng)采用頻分多址來支持多架飛機(jī)的同時工作，在頻分多址的情況下，基帶瞬時調(diào)制速率比較低，在同樣的有效速率下，飛機(jī)所需要消耗的瞬時發(fā)射功率相對于時分多址和碼分多址低很多，這對于體積和功率很受限的小型無人機(jī)來說是非常重要的。對于接收端=(I)ADC輸入的信號經(jīng)過下變頻得到基帶信號，下變頻中的數(shù)控振蕩電路使用CORDIC算法實(shí)現(xiàn)，僅消耗少量的寄存器和加法器資源，不消耗RAM，資源損耗基本上可以忽略不計；(2)基帶信號進(jìn)行小數(shù)倍抽取，得到4倍碼元速率的信號樣值，再進(jìn)行匹配濾波，這樣做的好處是利于成型匹配濾波器系數(shù)的計算；(3)匹配后的信號進(jìn)入位同步和頻偏同步模塊，完成基本的同步解調(diào)，由于DDC后殘余頻偏為碼元速率的0.1%左右，頻偏同步模塊的接收算法無需考慮粗頻偏同步，直接進(jìn)行精頻偏跟蹤即可，精頻偏跟蹤中的數(shù)控振蕩電路的實(shí)現(xiàn)使用的是DDS，而不是cordic算法，因?yàn)镕PGA中cordic邏輯的時序延時量較大，導(dǎo)致環(huán)路延遲大，影響頻偏捕獲能力，而DDS只有I到3個elk的延時，可以保證環(huán)路捕獲行為和跟蹤行為的性能；(4)隨后，使用頻域均衡技術(shù)進(jìn)行信道解卷，再進(jìn)行碼元判決，保證整體的解調(diào)信噪比，頻域均衡采用單載波頻域均衡技術(shù)，將信號變換到頻域進(jìn)行信道估計和均衡，均衡完后再變換回時域；(5)判決后的比特信息經(jīng)過信道譯碼，得到糾錯后的結(jié)果，為了支持遙測的精確時標(biāo)，解調(diào)數(shù)據(jù)將進(jìn)行勻速輸出；
(6)射頻接收模塊和射頻發(fā)射模塊采用結(jié)構(gòu)相同的模塊構(gòu)成，生產(chǎn)方便。

【專利附圖】

【附圖說明】
[0018]圖1為本發(fā)明結(jié)構(gòu)方框圖；
圖2為發(fā)射端FPGA功能模塊結(jié)構(gòu)圖；
圖3為接收端FPGA功能模塊結(jié)構(gòu)圖；
圖4為下變頻模塊結(jié)構(gòu)圖；
圖5為位同步模塊結(jié)構(gòu)圖；
圖6為Farrow結(jié)構(gòu)框圖；
圖7為頻偏同步模塊結(jié)構(gòu)圖；
圖8為頻域均衡模塊結(jié)構(gòu)圖；
圖9為巾貞結(jié)構(gòu)意圖；
圖10為勻速緩沖模塊結(jié)構(gòu)圖；
圖11為無人機(jī)端射頻發(fā)射模塊結(jié)構(gòu)圖；
圖12為地面端射頻接收模塊結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0019]下面結(jié)合附圖進(jìn)一步詳細(xì)描述本發(fā)明的技術(shù)方案:如圖1所示，一種用于無人機(jī)的地空寬帶通信系統(tǒng)，它包括用于無人機(jī)的發(fā)射端和用于地面設(shè)備的接收端；
所述的發(fā)射端包括第一 FPGA、DAC、高頻濾波電路和射頻發(fā)射模塊，第一 FPGA的數(shù)字信號輸出與DAC連接，第一 FPGA的功率控制輸出與射頻發(fā)射模塊連接，DAC的輸出與濾波電路連接，濾波電路的輸出與射頻發(fā)射模塊連接；射頻發(fā)射模塊接收來自濾波電路的中頻信號大小為160MHz，通過FPGA對射頻發(fā)射模塊的功率控制范圍為30db ；
如圖2所示，所述的第一 FPGA包括交織模塊、組幀模塊、卷積編碼模塊、QPSK映射模塊、成型濾波模塊、DUC模塊和功率控制模塊，數(shù)據(jù)源輸入交織模塊，交織模塊的輸出與組幀模塊連接，組幀模塊的輸出與卷積編碼模塊連接，卷積編碼模塊的輸出與QPSK映射模塊連接，QPSK映射模塊的輸出與成型濾波模塊連接，成型濾波模塊的輸出與DUC模塊連接，DUC模塊的輸出與DAC連接，功率控制模塊的輸出與射頻發(fā)射模塊連接；
如圖1所示，所述的接收端包括射頻接收模塊、中頻濾波模塊、ADC和第二 FPGA，射頻接收模塊接收來自外部的通信信號以及來自第二 FPGA的控制信號，射頻接收模塊的輸出與中頻濾波模塊連接，中頻濾波模塊的輸出與ADC連接，ADC的輸出與第二 FPGA連接，第二FPGA的時鐘控制輸出與ADC連接，第二 FPGA的增益控制輸出與射頻接收模塊連接，第二FPGA還通過內(nèi)部接口輸出解調(diào)數(shù)據(jù)；中頻濾波模塊接收來自射頻接收模塊的信號的大小為160MHz，通過FPGA對射頻接收模塊的增益控制范圍為30db ；
如圖3所示，所述的第二 FPGA包括下變頻模塊、AGC控制模塊、小數(shù)抽取模塊、匹配濾波模塊、位同步模塊、頻偏同步模塊、頻域均衡模塊、譯碼/判決模塊、解交織模塊和勻速緩沖模塊，下變頻模塊的輸入與ADC連接，下變頻模塊的輸出與AGC控制模塊連接，AGC控制模塊的增益控制輸出分與射頻接收模塊連接，AGC控制模塊的調(diào)解輸出與小數(shù)抽取模塊連接，小數(shù)抽取模塊的輸出與匹配濾波模塊連接，匹配濾波模塊的輸出與位同步模塊連接，位同步模塊的輸出與頻偏同步模塊連接，頻偏同步模塊的輸出與頻域均衡模塊連接，頻域均衡模塊的輸出與譯碼/判決模塊連接，譯碼/判決模塊的輸出與解交織模塊連接，解交織模塊的輸出與勻速緩沖模塊連接，勻速緩沖模塊的輸出通過內(nèi)部接口輸出調(diào)解增益。
[0020]所述的成型濾波模塊采用alhpa=0.5的根升余弦濾波，階數(shù)為50 ;所述的卷積編碼模塊的參數(shù)為(2，1，7)。
[0021 ] ADC輸入的信號經(jīng)過下變頻得到基帶信號；基帶信號進(jìn)行小數(shù)倍抽取，得到4倍碼元速率的信號樣值，再進(jìn)行匹配濾波，這樣做的好處是利于成型匹配濾波器系數(shù)的計算；匹配后的信號進(jìn)入位同步和頻偏同步模塊，完成基本的同步解調(diào)；隨后，使用頻域均衡技術(shù)進(jìn)行信道解卷，再進(jìn)行碼元判決，保證整體的解調(diào)信噪比；判決后的比特信息經(jīng)過信道譯碼，得到糾錯后的結(jié)果，最終勻速緩沖輸出。
[0022]如圖4所示，所述的下變頻模塊包括正交混頻電路、低通濾波電路和數(shù)控振蕩電路，正交混頻電路的輸入分別與外部輸入信號和數(shù)控振蕩電路連接，正交混頻電路輸出1、Q兩路信號至低通濾波電路，低通濾波電路輸出1、Q兩路信號至AGC控制模塊。數(shù)控振蕩電路使用CORDIC算法實(shí)現(xiàn)，僅消耗少量的寄存器和加法器資源，不消耗RAM，資源損耗基本上可以忽略不計。
[0023]所述的AGC控制模塊根據(jù)信號的功率做自適應(yīng)的功率控制，用于保證解調(diào)算法的信噪比，AGC控制模塊向射頻接收模塊輸出AGC增益控制信號。因本系統(tǒng)為非高速巡航，所以信號功率的變化比較緩慢，通過FPGA判斷再返回控制RF的電路結(jié)構(gòu)可滿足本系統(tǒng)的接收功率控制要求。
[0024]所述的小數(shù)抽取模塊對下變頻以及AGC控制得到的基帶信號進(jìn)行小數(shù)倍抽取，輸出4倍碼元速率的信號樣值至匹配濾波模塊，利于成型匹配濾波器系數(shù)的計算；如圖5所示，所述的位同步模塊采用Gardner算法，輸入數(shù)據(jù)進(jìn)行小數(shù)倍內(nèi)插/抽取后，得到4倍符號采樣率的信號，對4倍樣值信號進(jìn)行g(shù)ardner位定時誤差估計，得到瞬時誤差值，通過環(huán)路濾波器濾除高頻噪聲后，驅(qū)動NCO產(chǎn)生定時內(nèi)插使能及內(nèi)插參數(shù)；“Farrow定時內(nèi)插”模塊使用Farrow結(jié)構(gòu),插值得到準(zhǔn)確的碼元判決點(diǎn),最終通過輸出緩沖輸出，所述的Farrow結(jié)構(gòu)是一種高效的多項(xiàng)式內(nèi)插實(shí)現(xiàn)結(jié)構(gòu)，其邏輯結(jié)構(gòu)如圖6所示。
[0025]如圖7所不，由于DDC后殘余頻偏為碼兀速率的0.1%左右，接收算法無需考慮粗頻偏同步，直接進(jìn)行精頻偏跟蹤即可，所述的頻偏同步模塊為精頻偏跟蹤模塊，所述的頻偏同步模塊包括正交混頻電路、NCO電路、相位誤差估計電路和環(huán)路濾波電路,正交混頻電路、數(shù)控振蕩電路、相位誤差估計電路和環(huán)路濾波電路組成數(shù)字鎖相環(huán)，外部1、Q兩路輸入與正交混頻電路連接，正交混頻電路的輸出分別與相位誤差估計電路和頻域均衡電路連接，相位誤差估計電路的輸出與環(huán)路濾波電路連接，環(huán)路濾波電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接；所述的數(shù)控振蕩電路的實(shí)現(xiàn)使用的是DDS算法，而不是cordic算法，因?yàn)镕PGA中cordic邏輯的時序延時量較大，導(dǎo)致環(huán)路延遲大，影響頻偏捕獲能力，而DDS只有I到3個elk的延時，可以保證環(huán)路捕獲行為和跟蹤行為的性能。
[0026]頻域均衡采用單載波頻域均衡技術(shù)，將信號變換到頻域進(jìn)行信道估計和均衡，均衡完后再變換回時域；針對下行鏈路，算上信道糾錯、幀結(jié)構(gòu)損耗等，信息速率較高，達(dá)1Mbps左右，多徑延遲在十個碼元以上，所以應(yīng)該考慮信道均衡。如果使用傳統(tǒng)的單載波時域均衡，在多徑延時超過的碼元數(shù)量較多時，會導(dǎo)致抽自適應(yīng)濾波器的階數(shù)過大，從而運(yùn)算復(fù)雜并且影響邏輯電路的時序吞吐能力。本系統(tǒng)采用最新的信道均衡技術(shù)SCFDE(單載波頻域均衡)解決多徑干擾。SCFDE和OFDM (正交頻分復(fù)用)都是在頻域上進(jìn)行信道估計和均衡，相比于傳統(tǒng)的單載波時域均衡，具有更高的計算效率和均衡性能，已經(jīng)成為當(dāng)今通信系統(tǒng)的熱點(diǎn)，并且已經(jīng)作為IEEE802.16和4G通信的均衡技術(shù)方案。而SCFDE相比于0FDM，具有如下優(yōu)勢:(I) SCFDE可克服OFDM技術(shù)PAR(峰值平均功率比)過高的問題，從而發(fā)射端可以使用低成本的RF功放；(2) SCFDE可克服OFDM技術(shù)對頻偏比較敏感的弱點(diǎn)，在高速飛行器通信中比OFDM更加可靠；(3)SCFDE和OFDM雖然在信號鏈路運(yùn)算模型類似(都存在IFFT和FFT)，但是OFDM的IFFT放在發(fā)射端，而SCFDE的IFFT和FFT都在接收端，這樣空中載體作為發(fā)射端可以消耗更少的硬件資源，對于發(fā)射端的小型化及功耗優(yōu)化來說很有好處。(4) SCFDE在不使用信道編碼的情況下，不像OFDM會受到頻率選擇性衰落的損傷。
[0027]如圖8所示，所述的頻域均衡模塊包括三個FFT模塊即FFTl、FFT2和FFT3、二個IFFT模塊即IFFTl和IFFT2、獨(dú)特字搜索模塊、信道估計模塊、本地獨(dú)特字模塊、補(bǔ)O模塊和信道均衡模塊，輸入的信號分別與FFTl和獨(dú)特字搜索模塊連接，本地關(guān)鍵字模塊的輸出與FFT2連接，獨(dú)特字搜索模塊、FFTl和FFT2的輸出與信道估計模塊連接，信道估計模塊的輸出與IFFTl連接，IFFTl的輸出與補(bǔ)O模塊連接，補(bǔ)O模塊的輸出與FFT3模塊連接，F(xiàn)FTI和FFT3的輸出與信道均衡模塊連接，信道均衡模塊與IFFT2連接，IFFT2輸出信號。如圖9所示，數(shù)據(jù)幀為連續(xù)重復(fù)幀結(jié)構(gòu)，獨(dú)特字UW采用Frank序列，其時域具有適當(dāng)?shù)腜AR和幅度分布，同時在頻域上具有頻帶平坦特性，利于作為信道估計的參考。UW的長度設(shè)置為128bit，大約對應(yīng)14.2us的時間，實(shí)際可克服的多徑時延不低于5us。數(shù)據(jù)載荷長度為1024bit。則組幀損耗大約為1/8。數(shù)據(jù)幀為已知，信道估計是根據(jù)UW進(jìn)行運(yùn)算；而均衡則針對UW和數(shù)據(jù)載荷均進(jìn)行運(yùn)算。本系統(tǒng)采用最直接的迫零均衡，不需使用反饋調(diào)整。在信道估計階段，使用的是64點(diǎn)FFT，估計出64點(diǎn)信道頻域系數(shù)。而均衡運(yùn)算時使用的時512點(diǎn)的FFT和IFFT，這樣就需要將64點(diǎn)信道系數(shù)內(nèi)插成512點(diǎn)參數(shù)。具體的方法是，將64點(diǎn)的系數(shù)進(jìn)行IFFT后，末尾補(bǔ)O成512點(diǎn)的長度，再進(jìn)行FFT轉(zhuǎn)換到頻域，得到512點(diǎn)的頻域參數(shù)，送到信道均衡模塊。均衡時，F(xiàn)FT和IFFT均使用Steam 1時序，保證足夠的吞吐能力。實(shí)際上使用Burst 1也可以應(yīng)付，因?yàn)楸鞠到y(tǒng)碼元速率只有大約15Mbaud/s，可以使用10MHz甚至更高的時鐘速率獲得時序復(fù)用。
[0028]所述的譯碼/判決模塊使用維特比軟判決算法，調(diào)用Xilinx官方IPCORE即可。
[0029]所述的解交織模塊用于實(shí)現(xiàn)簡單的緩沖讀寫。
[0030]由于ADC采樣時鐘和實(shí)際的信號碼元速率并非整數(shù)倍關(guān)系，加上解調(diào)過程中可能使用了高倍時鐘來提升運(yùn)算速度，所以前面的模塊實(shí)際上是斷續(xù)使能的時序。為了支持遙測的精確時標(biāo)，這里將解調(diào)數(shù)據(jù)進(jìn)行勻速輸出。如圖10所示，所述的勻速緩沖模塊包括數(shù)據(jù)緩沖模塊、緩沖量監(jiān)測模塊、環(huán)路濾波模塊和數(shù)控振蕩模塊，數(shù)據(jù)緩沖模塊接收輸入數(shù)據(jù)和輸入時鐘，數(shù)據(jù)緩沖模塊的一路輸出與緩沖量監(jiān)測模塊連接，數(shù)據(jù)緩沖模塊的另一路輸出輸出數(shù)據(jù)，緩沖量監(jiān)測模塊的輸出與環(huán)路濾波模塊連接，環(huán)路濾波模塊的輸出與數(shù)控振蕩模塊連接，數(shù)控振蕩模塊的一路輸出與數(shù)據(jù)緩沖模塊連接，數(shù)控振蕩模塊的另一路輸出輸出時鐘。
[0031]如圖11所示，所述的射頻接收模塊包括雙工器、發(fā)送端處理模塊、接收端處理模塊和驅(qū)動模塊，所述的雙工器用于接收和發(fā)送數(shù)據(jù)，所述的發(fā)送端處理模塊的輸出與雙工器連接，接收端處理模塊的輸入與雙工器連接，驅(qū)動模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接；
所述的驅(qū)動模塊包括晶振、本振、功分模塊、兩個驅(qū)動放大模塊和驅(qū)動器，所述的本振需要SPI碼進(jìn)行控制，所述的驅(qū)動器輸出5位并行控制碼，晶振的輸出與本振連接，本振的輸出與功分模塊連接，功分模塊的兩路輸出分別與兩個驅(qū)動放大模塊連接，兩個驅(qū)動放大模塊分別與發(fā)送端處理模塊和接收端處理模塊連接，驅(qū)動器與發(fā)送端處理模塊連接；
所述的發(fā)射端處理模塊包括混頻模塊、濾波模塊、放大模塊、數(shù)控衰減模塊、驅(qū)放模塊和功放模塊，混頻模塊的輸入分別與中頻信號和驅(qū)動模塊中的其中一個驅(qū)動放大模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出與數(shù)控衰減模塊連接，數(shù)控衰減模塊的另一路輸入與驅(qū)動模塊的驅(qū)動器連接，數(shù)控衰減模塊的輸出與驅(qū)放模塊連接，驅(qū)放模塊的輸出與功放模塊連接，功放模塊的輸出與雙工器連接;
所述的接收端處理模塊包括低噪放大模塊、濾波模塊、放大模塊、混頻模塊、濾波模塊和放大模塊，低噪放大模塊的輸入與雙工器連接，低噪放大模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出與混頻模塊連接，混頻模塊的另一路輸入與驅(qū)動模塊的另一個驅(qū)動放大模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊與放大模塊連接，放大模塊輸出信號。
[0032]如圖11所示，在發(fā)射通道，160MHz (下行遙測/圖像信號)中頻信號進(jìn)入本模塊后，經(jīng)與變頻本振混頻變至1520±40MHz (下行遙測/圖像信號)內(nèi)(每個無人機(jī)占用7MHz帶寬，共5組無人機(jī)，頻段間隔約10MHz，即占用80MHz帶寬)，經(jīng)放大后進(jìn)行數(shù)控衰減，衰減范圍為30dB，使信號具有30dB動態(tài)范圍。然后將信號放大到IW作為下行信號輸出。其中數(shù)控衰減器需5位并行碼控制，本振需SPI碼控制。
[0033]如圖12所示，在接收通道，1520±40MHz (下行遙測/圖像信號)信號經(jīng)低噪放大后濾波再放大，混頻到160±4MHz中頻。將中頻放大后輸出，輸出功率為_5dBm?OdBm。
【權(quán)利要求】
1.一種用于無人機(jī)的地空寬帶通信系統(tǒng)，其特征在于:它包括用于無人機(jī)的發(fā)射端和用于地面設(shè)備的接收端； 所述的發(fā)射端包括第一 FPGA、DAC、高頻濾波電路和射頻發(fā)射模塊，第一 FPGA的數(shù)字信號輸出與DAC連接，第一 FPGA的功率控制輸出與射頻發(fā)射模塊連接，DAC的輸出與高頻濾波電路連接，高頻濾波電路的輸出與射頻發(fā)射模塊連接； 所述的第一 FPGA包括交織模塊、組幀模塊、卷積編碼模塊、QPSK映射模塊、成型濾波模塊、DUC模塊和功率控制模塊，數(shù)據(jù)源輸入交織模塊，交織模塊的輸出與組幀模塊連接，組幀模塊的輸出與卷積編碼模塊連接，卷積編碼模塊的輸出與QPSK映射模塊連接，QPSK映射模塊的輸出與成型濾波模塊連接，成型濾波模塊的輸出與DUC模塊連接，DUC模塊的輸出與DAC連接，功率控制模塊的輸出與射頻發(fā)射模塊連接； 所述的接收端包括射頻接收模塊、中頻濾波模塊、ADC和第二 FPGA，射頻接收模塊接收來自外部的通信信號以及來自第二 FPGA的控制信號，射頻接收模塊的輸出與中頻濾波模塊連接，中頻濾波模塊的輸出與ADC連接，ADC的輸出與第二 FPGA連接，第二 FPGA的時鐘控制輸出與ADC連接，第二 FPGA的增益控制輸出與射頻接收模塊連接，第二 FPGA還通過內(nèi)部接口輸出解調(diào)數(shù)據(jù)； 所述的第二 FPGA包括下變頻模塊、AGC控制模塊、小數(shù)抽取模塊、匹配濾波模塊、位同步模塊、頻偏同步模塊、頻域均衡模塊、譯碼/判決模塊、解交織模塊和勻速緩沖模塊，下變頻模塊的輸入與ADC連接，下變頻模塊的輸出與AGC控制模塊連接，AGC控制模塊的增益控制輸出分與射頻接收模塊連接，AGC控制模塊的調(diào)解輸出與小數(shù)抽取模塊連接，小數(shù)抽取模塊的輸出與匹配濾波模塊連接，匹配濾波模塊的輸出與位同步模塊連接，位同步模塊的輸出與頻偏同步模塊連接，頻偏同步模塊的輸出與頻域均衡模塊連接，頻域均衡模塊的輸出與譯碼/判決模塊連接，譯碼/判決模塊的輸出與解交織模塊連接，解交織模塊的輸出與勻速緩沖模塊連接，勻速緩沖模塊的輸出通過內(nèi)部接口輸出調(diào)解增益。
2.根據(jù)權(quán)利要求1所述的一種用于無人機(jī)的地空寬帶通信系統(tǒng)，其特征在于:所述的成型濾波模塊采用alhpa=0.5的根升余弦濾波，階數(shù)范圍為48_52 ;所述的卷積編碼模塊的參數(shù)為(2，1，7)。
3.根據(jù)權(quán)利要求1所述的一種用于無人機(jī)的地空寬帶通信系統(tǒng)，其特征在于:所述的下變頻模塊包括正交混頻電路、低通濾波電路和數(shù)控振蕩電路，正交混頻電路的輸入分別與外部輸入信號和數(shù)控振蕩電路連接，正交混頻電路輸出1、Q兩路信號至低通濾波電路，低通濾波電路輸出1、Q兩路信號至AGC控制模塊，所述的數(shù)控振蕩電路使用CORDIC算法。
4.根據(jù)權(quán)利要求1所述的一種用于無人機(jī)的地空寬帶通信系統(tǒng)，其特征在于:所述的位同步模塊包括輸入緩沖模塊、reg模塊、定時誤差估計模塊、環(huán)路濾波器、數(shù)控振蕩電路、定時內(nèi)插模塊、輸出緩沖模塊和兩個移位寄存器，輸入緩沖模塊的輸入與匹配濾波模塊連接，輸入緩沖模塊的輸出與reg模塊連接，reg模塊的輸出與其中一個移位寄存器連接，此移位寄存器的輸出與定時內(nèi)插模塊連接，定時內(nèi)插的模塊的一路輸出與另一個移位寄存器連接，此移位寄存器的輸出與定時誤差模塊連接，定時誤差估計模塊的輸出與環(huán)路濾波器連接，環(huán)路濾波器的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與定時內(nèi)插模塊連接，定時內(nèi)插模塊的另一路輸出通過輸出緩沖模塊輸出數(shù)據(jù)。
5.根據(jù)權(quán)利要求1所述的一種用于無人機(jī)的地空寬帶通信系統(tǒng)，其特征在于:所述的頻偏同步模塊包括正交混頻電路、數(shù)控振蕩電路、相位誤差估計電路和環(huán)路濾波電路，正交混頻電路、數(shù)控振蕩電路、相位誤差估計電路和環(huán)路濾波電路組成數(shù)字鎖相環(huán)，外部1、Q兩路輸入與正交混頻電路連接，正交混頻電路的輸出分別與相位誤差估計電路和頻域均衡電路連接，相位誤差估計電路的輸出與環(huán)路濾波電路連接，環(huán)路濾波電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接，所述的數(shù)控振蕩電路實(shí)用DDS算法。
6.根據(jù)權(quán)利要求1所述的一種用于無人機(jī)的地空寬帶通信系統(tǒng)，其特征在于:所述的頻域均衡模塊包括三個FFT模塊即FFT1、FFT2和FFT3、二個IFFT模塊即IFFT1和IFFT2、獨(dú)特字搜索模塊、信道估計模塊、本地獨(dú)特字模塊、補(bǔ)0模塊和信道均衡模塊，輸入信號分別與FFT1和獨(dú)特字搜索模塊連接，本地關(guān)鍵字模塊的輸出與FFT2連接，獨(dú)特字搜索模塊、FFT1和FFT2的輸出與信道估計模塊連接，信道估計模塊的輸出與IFFT1連接，IFFT1的輸出與補(bǔ)0模塊連接，補(bǔ)0模塊的輸出與FFT3模塊連接，F(xiàn)FT1和FFT3的輸出與信道均衡模塊連接，信道均衡模塊與IFFT2連接，IFFT2輸出信號。
7.根據(jù)權(quán)利要求1所述的一種用于無人機(jī)的地空寬帶通信系統(tǒng)，其特征在于:所述的勻速緩沖模塊包括數(shù)據(jù)緩沖模塊、緩沖量監(jiān)測模塊、環(huán)路濾波模塊和數(shù)控振蕩模塊，數(shù)據(jù)緩沖模塊接收輸入數(shù)據(jù)和輸入時鐘，數(shù)據(jù)緩沖模塊的一路輸出與緩沖量監(jiān)測模塊連接，數(shù)據(jù)緩沖模塊的另一路輸出輸出數(shù)據(jù)，緩沖量監(jiān)測模塊的輸出與環(huán)路濾波模塊連接，環(huán)路濾波模塊的輸出與數(shù)控振蕩模塊連接，數(shù)控振蕩模塊的一路輸出與數(shù)據(jù)緩沖模塊連接，數(shù)控振蕩模塊的另一路輸出時鐘。
8.根據(jù)權(quán)利要求1所述的一種用于無人機(jī)的地空寬帶通信系統(tǒng)，其特征在于:所述的射頻接收模塊和射頻發(fā)射模塊結(jié)構(gòu)相同，包括雙工器、發(fā)送端處理模塊、接收端處理模塊和驅(qū)動模塊，所述雙工器的用于接收和發(fā)送數(shù)據(jù)，所述的發(fā)送端處理模塊的輸出與雙工器連接，接收端處理模塊的輸入與雙工器連接，驅(qū)動模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接； 所述的驅(qū)動模塊包括晶振、本振、功分模塊、兩個驅(qū)動放大模塊和驅(qū)動器，本振的兩路輸入分別與晶振和SPI碼連接,本振的輸出與功分模塊連接,功分模塊的兩路輸出分別與兩個驅(qū)動放大模塊連接，兩個驅(qū)動放大模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接，驅(qū)動器的輸出與發(fā)送端處理模塊連接，所述的驅(qū)動器輸出5位并行控制碼； 所述的發(fā)射端處理模塊包括混頻模塊、濾波模塊、放大模塊、數(shù)控衰減模塊、驅(qū)放模塊和功放模塊，混頻模塊的一路輸入為中頻信號，混頻模塊的另一路輸入與驅(qū)動模塊中的其中一個驅(qū)動放大模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出和驅(qū)動模塊的驅(qū)動器的輸出均與數(shù)控衰減模塊連接，數(shù)控衰減模塊的輸出與驅(qū)放模塊連接，驅(qū)放模塊的輸出與功放模塊連接，功放模塊的輸出與雙工器連接; 所述的接收端處理模塊包括低噪放大模塊、濾波模塊、放大模塊、混頻模塊、濾波模塊和放大模塊，低噪放大模塊的輸入與雙工器連接，低噪放大模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出和驅(qū)動模塊的另一個驅(qū)動放大模塊的輸出均與混頻模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊與放大模塊連接，放大模塊輸出信號。
【文檔編號】H04B1/16GK104378129SQ201410689314
【公開日】2015年2月25日 申請日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】龍寧, 李亞斌, 張瀾, 張星星 申請人:成都中遠(yuǎn)信電子科技有限公司