高清視頻處理單元的架構(gòu)的制作方法
【專(zhuān)利摘要】本發(fā)明涉及一種高清視頻處理單元的架構(gòu)，包括高清視頻處理單元、圖像采集外設(shè)、液晶顯示器、ARM微處理器、SDRAM存儲(chǔ)器、與圖像采集外設(shè)的圖像采集接口、與液晶顯示器顯示接口、以及分別與ARM微處理器和SDRAM存儲(chǔ)器相連的AXI系統(tǒng)總線接口；所述高清視頻處理單元包括視頻采集模塊、去方塊濾波模塊、DMA控制模塊、系統(tǒng)控制模塊、視頻調(diào)整控制模塊和高清顯示模塊。本發(fā)明對(duì)于同一款芯片可以按照不同用戶的需求選擇不同的部分進(jìn)行使用，可以很好的滿足大部分用戶的功能，從而一款芯片通過(guò)合理配置解決了大量用戶的功能需求，從成本上來(lái)講，將會(huì)大大降低很多電子產(chǎn)品的設(shè)計(jì)費(fèi)用，從而使設(shè)計(jì)獲得更大的競(jìng)爭(zhēng)優(yōu)勢(shì)，具有廣闊的應(yīng)用價(jià)值。
【專(zhuān)利說(shuō)明】高清視頻處理單元的架構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及高清視頻處理單元的架構(gòu),屬于高清視頻處理的【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]隨著視頻與圖像相關(guān)行業(yè)的發(fā)展以及平安城市等大型工程的建設(shè)，智能方便的視頻圖像處理技術(shù)受到越來(lái)越多的關(guān)注。視頻圖像處理技術(shù)源自計(jì)算機(jī)視覺(jué)技術(shù)，而視頻圖像的采集過(guò)程是計(jì)算機(jī)視覺(jué)技術(shù)的基礎(chǔ)。通過(guò)對(duì)攝像機(jī)或圖像采集傳感器采集的視頻圖像序列進(jìn)行分析，以達(dá)到對(duì)特定場(chǎng)景中的目標(biāo)定位、目標(biāo)識(shí)別、目標(biāo)跟蹤等操作，并在此基礎(chǔ)上理解和描述目標(biāo)的行為。
[0003]視頻圖像處理技術(shù)的研究日益成熟，視頻圖像處理系統(tǒng)逐漸向智能化、高清化和網(wǎng)絡(luò)化方向發(fā)展。高清視頻圖像可以包含大量有用的圖像信息，這也就為視頻圖像處理技術(shù)向抽象語(yǔ)義方向的發(fā)展奠定了處理基礎(chǔ)。然而高清視頻需要處理大量數(shù)據(jù)，這就導(dǎo)致軟件系統(tǒng)的處理速度很難滿足系統(tǒng)設(shè)計(jì)的要求，從而降低了高清視頻處理的實(shí)時(shí)性。
[0004]隨著市場(chǎng)對(duì)高清產(chǎn)品的需求，高清視頻處理技術(shù)得到了突飛猛進(jìn)的發(fā)展。很多公司都以高清視頻處理技術(shù)與ASIC技術(shù)相結(jié)合，紛紛推出了自己的解決方案，設(shè)計(jì)了多款優(yōu)秀的高清視頻處理芯片。在未來(lái)的幾年內(nèi)，高清視頻處理芯片的發(fā)展趨勢(shì)包括:芯片功耗更低，芯片集成度更高，語(yǔ)義抽象層的智能分析以及更高編碼效率的視頻處理算法。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供高清視頻處理單元的架構(gòu)。本發(fā)明所述的高清視頻處理單元的架構(gòu)能夠?qū)崿F(xiàn)高清視頻的采集、處理及顯示功能。
[0006]本發(fā)明的技術(shù)方案如下:
[0007]—種高清視頻處理單元的架構(gòu)，包括高清視頻處理單元、圖像采集外設(shè)、液晶顯示器、ARM微處理器、SDRAM存儲(chǔ)器、與圖像采集外設(shè)的圖像采集接口、與液晶顯示器顯示接口、以及分別與ARM微處理器和SDRAM存儲(chǔ)器相連的AXI系統(tǒng)總線接口 ；
[0008]所述高清視頻處理單元包括視頻采集模塊、去方塊濾波模塊、DMA控制模塊、系統(tǒng)控制1?塊、視頻調(diào)整控制1?塊和聞清顯旲塊；
[0009]所述圖像采集外設(shè)與高清視頻處理單元內(nèi)部的視頻采集模塊相連，完成高清數(shù)據(jù)的采集任務(wù)；
[0010]所述液晶顯示器與高清視頻處理單元的高清視頻顯示模塊相連，完成高清視頻的顯示任務(wù)；
[0011 ] 所述ARM微處理器通過(guò)AXI總線接口與系統(tǒng)控制模塊相連，作用是對(duì)系統(tǒng)的控制寄存器進(jìn)行讀寫(xiě)，控制所述構(gòu)架的工作任務(wù)與參數(shù)；
[0012]所述SDRAM存儲(chǔ)器為視頻數(shù)據(jù)的片外存儲(chǔ)器，一方面DMA控制模塊通過(guò)AXI接口將處理完成的視頻數(shù)據(jù)寫(xiě)入SDRAM存儲(chǔ)器，另一方面DMA控制模塊通過(guò)AXI接口讀取SDRAM存儲(chǔ)模塊內(nèi)的待處理視頻數(shù)據(jù)；[0013]所述DMA控制模塊的任務(wù)是實(shí)現(xiàn)所述構(gòu)架內(nèi)部模塊之間以及所述構(gòu)架內(nèi)部與構(gòu)架外部SDRAM存儲(chǔ)器之間視頻數(shù)據(jù)的直接存??；所述DMA控制模塊最多可被配置16個(gè)通道，每一個(gè)通道對(duì)應(yīng)不同的數(shù)據(jù)傳輸。通道參數(shù)存儲(chǔ)單元儲(chǔ)存著數(shù)據(jù)傳輸所需要的參數(shù)，地址運(yùn)算單元讀取通道參數(shù)存儲(chǔ)單元的通道參數(shù)值計(jì)算數(shù)據(jù)存取的地址。通道控制單元通過(guò)地址算法單元與通道參數(shù)存儲(chǔ)單元生成的參數(shù)，控制FIFO控制器，讀取視頻數(shù)據(jù)并存儲(chǔ)在片內(nèi)FIFO中。AXI主控制器與AXI系統(tǒng)總線接口相連，實(shí)現(xiàn)DMA控制模塊與外部SDRM存儲(chǔ)器之間的數(shù)據(jù)交換；
[0014]所述視頻采集模塊包括采集接口控制單元與視頻類(lèi)型轉(zhuǎn)換單元，所述采集接口控制單元通過(guò)對(duì)接口信號(hào)的控制，讀取圖像采集外設(shè)輸出的視頻數(shù)據(jù)；所述采集的數(shù)據(jù)在視頻類(lèi)型轉(zhuǎn)換單元進(jìn)行YUV與RGB色度空間，視頻采樣，視頻數(shù)據(jù)映射的處理；處理完成的數(shù)據(jù)，通過(guò)DMA控制模塊存儲(chǔ)在SDRAM存儲(chǔ)器中；
[0015]所述去方塊濾波模塊包括濾波流程控制單元、濾波存儲(chǔ)控制單元和濾波算法實(shí)現(xiàn)單元，所述濾波流程控制單元控制整個(gè)濾波的過(guò)程，產(chǎn)生的控制信號(hào)控制濾波算法實(shí)現(xiàn)單元完成具體的濾波任務(wù)；濾波存儲(chǔ)控制單元從濾波存儲(chǔ)器中讀取數(shù)據(jù)送往濾波算法實(shí)現(xiàn)單元，并把濾波算法實(shí)現(xiàn)單元處理完成的數(shù)據(jù)寫(xiě)入濾波存儲(chǔ)器內(nèi)；所述DMA控制模塊向去方塊濾波模塊寫(xiě)入待濾波的視頻數(shù)據(jù)以及讀取處理完成的視頻數(shù)據(jù)；
[0016]所述系統(tǒng)控制模塊包括中斷控制寄存器與任務(wù)控制寄存器；所述中斷控制寄存器控制系統(tǒng)的中斷信息，任務(wù)控制寄存器完成相應(yīng)任務(wù)的使能與配置；寄存器可以通過(guò)AXI接口受ARM微處理器讀寫(xiě)控制。
[0017]所述視頻調(diào)整控制模塊完成視頻圖像幀的縮放與旋轉(zhuǎn)；所述DMA控制模塊將待處理視頻數(shù)據(jù)放入輸入FIFO內(nèi)，縮放算法單元讀取輸入FIFO的數(shù)據(jù)進(jìn)行插值或采樣處理，將處理結(jié)果寫(xiě)入輸出FIFO ，DMA控制模塊讀取輸出FIFO的視頻數(shù)據(jù)；所述流程控制單元控制整個(gè)任務(wù)的實(shí)現(xiàn)過(guò)程；算法參數(shù)FIFO存儲(chǔ)縮放算法單元所需要的處理參數(shù)；視頻旋轉(zhuǎn)包括旋轉(zhuǎn)存儲(chǔ)控制單元、旋轉(zhuǎn)FIFO以及旋轉(zhuǎn)控制單元；旋轉(zhuǎn)存儲(chǔ)單元控制旋轉(zhuǎn)FIFO,完成視頻數(shù)據(jù)的存取；旋轉(zhuǎn)控制單元完成對(duì)旋轉(zhuǎn)存儲(chǔ)控制單元所讀取數(shù)據(jù)的旋轉(zhuǎn)任務(wù)；
[0018]所述高清視頻顯示模塊包括同步顯示單元、異步顯示單元、顯示適配器以及接口時(shí)序變換單元；所述同步顯示單元支持實(shí)時(shí)性視頻的同步顯示；所述異步顯示支持對(duì)實(shí)時(shí)性要求不高的異步顯示；所述同步或異步顯示單元接收所述DMA控制模塊的顯示視頻數(shù)據(jù)，經(jīng)過(guò)同步或異步處理，將視頻數(shù)據(jù)發(fā)送到顯示適配器完成視頻數(shù)據(jù)幀行同步時(shí)序與具體接口的時(shí)序轉(zhuǎn)換；所述接口時(shí)序變換單元與適配器之間進(jìn)行仲裁應(yīng)答，數(shù)據(jù)傳輸以及時(shí)序控制的接口轉(zhuǎn)換，將顯示視頻數(shù)據(jù)送到外部的液晶顯示器進(jìn)行顯示。
[0019]本發(fā)明的有益效果是:
[0020]1、本發(fā)明是基于一款大型SOC的設(shè)計(jì)項(xiàng)目，通過(guò)設(shè)計(jì)、驗(yàn)證、綜合以及版圖等設(shè)計(jì)流程，最終進(jìn)行流片量產(chǎn)。第一，高清視頻處理單元以全硬件方式實(shí)現(xiàn)，其中實(shí)現(xiàn)了眾多常用的軟件算法。對(duì)這些算法的理論研究與創(chuàng)新對(duì)其他算法的硬件實(shí)現(xiàn)具有重要的借鑒意義。第二，本系統(tǒng)目標(biāo)為高清視頻，需要對(duì)巨大的數(shù)據(jù)進(jìn)行相應(yīng)處理，對(duì)系統(tǒng)數(shù)據(jù)的存取帶寬具有很高的要求。對(duì)系統(tǒng)存儲(chǔ)架構(gòu)的研究有利于用于其他大數(shù)據(jù)芯片中。第三，系統(tǒng)控制結(jié)構(gòu)復(fù)雜，簡(jiǎn)單的寄存器不能存儲(chǔ)所有系統(tǒng)運(yùn)行的所需的參數(shù)，所以引入?yún)?shù)存儲(chǔ)器儲(chǔ)存算法執(zhí)行過(guò)程中所需要的參數(shù)，并且可以隨時(shí)存取，大大提高了系統(tǒng)的運(yùn)行效率。第四，數(shù)據(jù)緩存作為片內(nèi)存儲(chǔ)單元，為不同子模塊之間時(shí)鐘的同步發(fā)揮了巨大作用，通過(guò)流水線、狀態(tài)機(jī)以及乒乓操作等技術(shù)很好的實(shí)現(xiàn)了芯片設(shè)計(jì)的功能。
[0021]2、本發(fā)明中視頻處理單元的設(shè)計(jì)重點(diǎn)考慮了存儲(chǔ)、架構(gòu)組成、總線、仲裁方案、算法的硬件實(shí)現(xiàn)等方面。視頻的前處理與處理過(guò)程是所有視頻處理系統(tǒng)所必需的組成部分，如視頻監(jiān)控系統(tǒng)必須以視頻的采集與顯示作為基本組成部分。ASIC設(shè)計(jì)方法把要實(shí)現(xiàn)的功能集成到一個(gè)小的芯片上，整個(gè)系統(tǒng)擁有軟件設(shè)計(jì)所不足的性能優(yōu)勢(shì)、低能耗優(yōu)勢(shì)，低復(fù)雜度，優(yōu)勢(shì)等，從整個(gè)系統(tǒng)的穩(wěn)定性以及設(shè)計(jì)價(jià)格等多個(gè)方面考慮也具有傳統(tǒng)軟件設(shè)計(jì)方式所不比的優(yōu)勢(shì)。對(duì)于同一款芯片可以按照不同用戶的需求選擇不同的部分進(jìn)行使用，可以很好的滿足大部分用戶的功能，從而一款芯片通過(guò)合理配置解決了大量用戶的功能需求，從成本上來(lái)講，將會(huì)大大降低很多電子產(chǎn)品的設(shè)計(jì)費(fèi)用，從而使設(shè)計(jì)獲得更大的競(jìng)爭(zhēng)優(yōu)勢(shì)，具有廣闊的應(yīng)用價(jià)值。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0022]圖1是高清視頻處理單元架構(gòu)的系統(tǒng)框圖。
【具體實(shí)施方式】
[0023]下面結(jié)合實(shí)施例和說(shuō)明書(shū)附圖對(duì)本發(fā)明做詳細(xì)的說(shuō)明，但不限于此。
[0024]實(shí)施例、
[0025]一種高清視頻處理單元的架構(gòu)，包括高清視頻處理單元、圖像采集外設(shè)、液晶顯示器、ARM微處理器、SDRAM存儲(chǔ)器、與圖像采集外設(shè)的圖像采集接口、與液晶顯示器顯示接口、以及分別與ARM微處理 器和SDRAM存儲(chǔ)器相連的AXI系統(tǒng)總線接口 ；
[0026]所述高清視頻處理單元包括視頻采集模塊、去方塊濾波模塊、DMA控制模塊、系統(tǒng)控制1?塊、視頻調(diào)整控制1?塊和聞清顯旲塊；
[0027]所述圖像采集外設(shè)與高清視頻處理單元內(nèi)部的視頻采集模塊相連，完成高清數(shù)據(jù)的采集任務(wù)；
[0028]所述液晶顯示器與高清視頻處理單元的高清視頻顯示模塊相連，完成高清視頻的顯示任務(wù)；
[0029]所述ARM微處理器通過(guò)AXI總線接口與系統(tǒng)控制模塊相連，作用是對(duì)系統(tǒng)的控制寄存器進(jìn)行讀寫(xiě)，控制所述構(gòu)架的工作任務(wù)與參數(shù)；
[0030]所述SDRAM存儲(chǔ)器為視頻數(shù)據(jù)的片外存儲(chǔ)器，一方面DMA控制模塊通過(guò)AXI接口將處理完成的視頻數(shù)據(jù)寫(xiě)入SDRAM存儲(chǔ)器，另一方面DMA控制模塊通過(guò)AXI接口讀取SDRAM存儲(chǔ)模塊內(nèi)的待處理視頻數(shù)據(jù)；
[0031]所述DMA控制模塊的任務(wù)是實(shí)現(xiàn)所述構(gòu)架內(nèi)部模塊之間以及所述構(gòu)架內(nèi)部與構(gòu)架外部SDRAM存儲(chǔ)器之間視頻數(shù)據(jù)的直接存取；所述DMA控制模塊最多可被配置16個(gè)通道，每一個(gè)通道對(duì)應(yīng)不同的數(shù)據(jù)傳輸。通道參數(shù)存儲(chǔ)單元儲(chǔ)存著數(shù)據(jù)傳輸所需要的參數(shù)，地址運(yùn)算單元讀取通道參數(shù)存儲(chǔ)單元的通道參數(shù)值計(jì)算數(shù)據(jù)存取的地址。通道控制單元通過(guò)地址算法單元與通道參數(shù)存儲(chǔ)單元生成的參數(shù)，控制FIFO控制器，讀取視頻數(shù)據(jù)并存儲(chǔ)在片內(nèi)FIFO中。AXI主控制器與AXI系統(tǒng)總線接口相連，實(shí)現(xiàn)DMA控制模塊與外部SDRM存儲(chǔ)器之間的數(shù)據(jù)交換；[0032]所述視頻采集模塊包括采集接口控制單元與視頻類(lèi)型轉(zhuǎn)換單元，所述采集接口控制單元通過(guò)對(duì)接口信號(hào)的控制，讀取圖像采集外設(shè)輸出的視頻數(shù)據(jù)；所述采集的數(shù)據(jù)在視頻類(lèi)型轉(zhuǎn)換單元進(jìn)行YUV與RGB色度空間，視頻采樣，視頻數(shù)據(jù)映射的處理；處理完成的數(shù)據(jù)，通過(guò)DMA控制模塊存儲(chǔ)在SDRAM存儲(chǔ)器中；
[0033]所述去方塊濾波模塊包括濾波流程控制單元、濾波存儲(chǔ)控制單元和濾波算法實(shí)現(xiàn)單元，所述濾波流程控制單元控制整個(gè)濾波的過(guò)程，產(chǎn)生的控制信號(hào)控制濾波算法實(shí)現(xiàn)單元完成具體的濾波任務(wù)；濾波存儲(chǔ)控制單元從濾波存儲(chǔ)器中讀取數(shù)據(jù)送往濾波算法實(shí)現(xiàn)單元，并把濾波算法實(shí)現(xiàn)單元處理完成的數(shù)據(jù)寫(xiě)入濾波存儲(chǔ)器內(nèi)；所述DMA控制模塊向去方塊濾波模塊寫(xiě)入待濾波的視頻數(shù)據(jù)以及讀取處理完成的視頻數(shù)據(jù)；
[0034]所述系統(tǒng)控制模塊包括中斷控制寄存器與任務(wù)控制寄存器；所述中斷控制寄存器控制系統(tǒng)的中斷信息，任務(wù)控制寄存器完成相應(yīng)任務(wù)的使能與配置；寄存器可以通過(guò)AXI接口受ARM微處理器讀寫(xiě)控制。
[0035]所述視頻調(diào)整控制模塊完成視頻圖像幀的縮放與旋轉(zhuǎn)；所述DMA控制模塊將待處理視頻數(shù)據(jù)放入輸入FIFO內(nèi)，縮放算法單元讀取輸入FIFO的數(shù)據(jù)進(jìn)行插值或采樣處理，將處理結(jié)果寫(xiě)入輸出FIFO，DMA控制模塊讀取輸出FIFO的視頻數(shù)據(jù)；所述流程控制單元控制整個(gè)任務(wù)的實(shí)現(xiàn)過(guò)程；算法參數(shù)FIFO存儲(chǔ)縮放算法單元所需要的處理參數(shù)；視頻旋轉(zhuǎn)包括旋轉(zhuǎn)存儲(chǔ)控制單元、旋轉(zhuǎn)FIFO以及旋轉(zhuǎn)控制單元；旋轉(zhuǎn)存儲(chǔ)單元控制旋轉(zhuǎn)FIFO,完成視頻數(shù)據(jù)的存??；旋轉(zhuǎn)控制單元完成對(duì)旋轉(zhuǎn)存儲(chǔ)控制單元所讀取數(shù)據(jù)的旋轉(zhuǎn)任務(wù)；
[0036] 所述高清視頻顯示模塊包括同步顯示單元、異步顯示單元、顯示適配器以及接口時(shí)序變換單元；所述同步顯示單元支持實(shí)時(shí)性視頻的同步顯示；所述異步顯示支持對(duì)實(shí)時(shí)性要求不高的異步顯示；所述同步或異步顯示單元接收所述DMA控制模塊的顯示視頻數(shù)據(jù)，經(jīng)過(guò)同步或異步處理，將視頻數(shù)據(jù)發(fā)送到顯示適配器完成視頻數(shù)據(jù)幀行同步時(shí)序與具體接口的時(shí)序轉(zhuǎn)換；所述接口時(shí)序變換單元與適配器之間進(jìn)行仲裁應(yīng)答，數(shù)據(jù)傳輸以及時(shí)序控制的接口轉(zhuǎn)換，將顯示視頻數(shù)據(jù)送到外部的液晶顯示器進(jìn)行顯示。
【權(quán)利要求】
1.一種高清視頻處理單元的架構(gòu),其特征在于,該高清視頻處理單元的架構(gòu)包括高清視頻處理單元、圖像采集外設(shè)、液晶顯示器、ARM微處理器、SDRAM存儲(chǔ)器、與圖像采集外設(shè)的圖像采集接口、與液晶顯示器顯示接口、以及分別與ARM微處理器和SDRAM存儲(chǔ)器相連的AXI系統(tǒng)總線接口 ； 所述高清視頻處理單元包括視頻采集模塊、去方塊濾波模塊、DMA控制模塊、系統(tǒng)控制豐旲塊、視頻調(diào)整控制1?塊和聞清顯不1旲塊； 所述圖像采集外設(shè)與高清視頻處理單元內(nèi)部的視頻采集模塊相連，完成高清數(shù)據(jù)的采集任務(wù)； 所述液晶顯示器與高清視頻處理單元的高清視頻顯示模塊相連，完成高清視頻的顯示任務(wù)； 所述ARM微處理器通過(guò)AXI總線接口與系統(tǒng)控制模塊相連，作用是對(duì)系統(tǒng)的控制寄存器進(jìn)行讀寫(xiě)，控制所述構(gòu)架的工作任務(wù)與參數(shù)； 所述SDRAM存儲(chǔ)器為視頻數(shù)據(jù)的片外存儲(chǔ)器，一方面DMA控制模塊通過(guò)AXI接口將處理完成的視頻數(shù)據(jù)寫(xiě)入SDRAM存儲(chǔ)器，另一方面DMA控制模塊通過(guò)AXI接口讀取SDRAM存儲(chǔ)模塊內(nèi)的待處理視頻數(shù)據(jù)； 所述DMA控制模塊的任務(wù)是實(shí)現(xiàn)所述構(gòu)架內(nèi)部模塊之間以及所述構(gòu)架內(nèi)部與構(gòu)架外部SDRAM存儲(chǔ)器之間視頻數(shù)據(jù)的直接存取； 所述視頻采集模塊 包括采集接口控制單元與視頻類(lèi)型轉(zhuǎn)換單元，所述采集接口控制單元通過(guò)對(duì)接口信號(hào)的控制，讀取圖像采集外設(shè)輸出的視頻數(shù)據(jù)；所述采集的數(shù)據(jù)在視頻類(lèi)型轉(zhuǎn)換單元進(jìn)行YUV與RGB色度空間，視頻采樣，視頻數(shù)據(jù)映射的處理；處理完成的數(shù)據(jù)，通過(guò)DMA控制模塊存儲(chǔ)在SDRAM存儲(chǔ)器中； 所述去方塊濾波模塊包括濾波流程控制單元、濾波存儲(chǔ)控制單元和濾波算法實(shí)現(xiàn)單元，所述濾波流程控制單元控制整個(gè)濾波的過(guò)程，產(chǎn)生的控制信號(hào)控制濾波算法實(shí)現(xiàn)單元完成具體的濾波任務(wù)；濾波存儲(chǔ)控制單元從濾波存儲(chǔ)器中讀取數(shù)據(jù)送往濾波算法實(shí)現(xiàn)單元，并把濾波算法實(shí)現(xiàn)單元處理完成的數(shù)據(jù)寫(xiě)入濾波存儲(chǔ)器內(nèi)；所述DMA控制模塊向去方塊濾波模塊寫(xiě)入待濾波的視頻數(shù)據(jù)以及讀取處理完成的視頻數(shù)據(jù)； 所述系統(tǒng)控制模塊包括中斷控制寄存器與任務(wù)控制寄存器；所述中斷控制寄存器控制系統(tǒng)的中斷信息，任務(wù)控制寄存器完成相應(yīng)任務(wù)的使能與配置； 所述視頻調(diào)整控制模塊完成視頻圖像幀的縮放與旋轉(zhuǎn)；所述DMA控制模塊將待處理視頻數(shù)據(jù)放入輸入FIFO內(nèi)，縮放算法單元讀取輸入FIFO的數(shù)據(jù)進(jìn)行插值或采樣處理，將處理結(jié)果寫(xiě)入輸出FIFO，DMA控制模塊讀取輸出FIFO的視頻數(shù)據(jù)；所述流程控制單元控制整個(gè)任務(wù)的實(shí)現(xiàn)過(guò)程；算法參數(shù)FIFO存儲(chǔ)縮放算法單元所需要的處理參數(shù)；視頻旋轉(zhuǎn)包括旋轉(zhuǎn)存儲(chǔ)控制單元、旋轉(zhuǎn)FIFO以及旋轉(zhuǎn)控制單元；旋轉(zhuǎn)存儲(chǔ)單元控制旋轉(zhuǎn)FIFO,完成視頻數(shù)據(jù)的存?。恍D(zhuǎn)控制單元完成對(duì)旋轉(zhuǎn)存儲(chǔ)控制單元所讀取數(shù)據(jù)的旋轉(zhuǎn)任務(wù)； 所述高清視頻顯示模塊包括同步顯示單元、異步顯示單元、顯示適配器以及接口時(shí)序變換單元；所述同步顯示單元支持實(shí)時(shí)性視頻的同步顯示；所述異步顯示支持對(duì)實(shí)時(shí)性要求不高的異步顯示；所述同步或異步顯示單元接收所述DMA控制模塊的顯示視頻數(shù)據(jù),經(jīng)過(guò)同步或異步處理，將視頻數(shù)據(jù)發(fā)送到顯示適配器完成視頻數(shù)據(jù)幀行同步時(shí)序與具體接口的時(shí)序轉(zhuǎn)換；所述接口時(shí)序變換單元與適配器之間進(jìn)行仲裁應(yīng)答，數(shù)據(jù)傳輸以及時(shí)序控制的接口轉(zhuǎn)換，將 顯示視頻數(shù)據(jù)送到外部的液晶顯示器進(jìn)行顯示。
【文檔編號(hào)】H04N7/18GK104023202SQ201410100057
【公開(kāi)日】2014年9月3日 申請(qǐng)日期:2014年3月18日 優(yōu)先權(quán)日:2014年3月18日
【發(fā)明者】周莉, 康曉, 孫濤 申請(qǐng)人:山東大學(xué)