一種差分架構(gòu)只讀存儲單元的制作方法
【專利摘要】本實用新型是一種差分架構(gòu)只讀存儲單元，每個單元包括四條位線支路BL1、BL1B、BL2和BL2B，以及一條字線WL，所述支路BL1和支路BL1B之間構(gòu)成差分對，所述支路BL2和支路BL2B之間構(gòu)成差分對，每個差分對之間共用兩個MOS場效應(yīng)晶體管。采用本實用新型技術(shù)方案，差分架構(gòu)ROM單元一定程度上擴大器件讀操作時可區(qū)分的電流范圍，同時讀取時采用兩條支路對比輸入差分放大器，可以避免采用基準電路帶來的不匹配問題，極大地提高了讀取的穩(wěn)定性，具有廣闊的市場應(yīng)用前景。
【專利說明】—種差分架構(gòu)只讀存儲單元

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種半導(dǎo)體存儲器件，具體涉及一種改進的差分架構(gòu)只讀存儲(ROM)單元。

【背景技術(shù)】
[0002]隨著微電子技術(shù)和計算機技術(shù)的迅速發(fā)展，我們正邁向一個信息社會。信息社會離不開信息的存儲。近半個世紀以來，人們不斷地探索存貯新技術(shù)，形成了品種繁多的存儲器家族?，F(xiàn)有的存儲器種類很多，從存取功能方面，可以把他們分為只讀(Read OnlyMemory, ROM)存儲器和隨機(Random Access Memory, RAM)存儲器兩大類。
[0003]其中的ROM存儲器在工作狀態(tài)下，只能從中讀取數(shù)據(jù)，且斷電后數(shù)據(jù)不會消失，屬于半導(dǎo)體非揮發(fā)性存儲器(Non-Volatile Semiconductor Memory)范疇。
[0004]傳統(tǒng)的ROM存儲器以一個和多個NMOS管構(gòu)成，并以一個NMOS管作為基本單元。傳統(tǒng)的ROM存儲單元如圖1所示，它的源極接地(GND)，漏極連接或不連接到位線(Bit Line,BL)，而柵極連接到字線(Word Line, WD0傳統(tǒng)的數(shù)據(jù)“O”通過將NMOS的漏極接到位線來實現(xiàn)編程，傳統(tǒng)的數(shù)據(jù)“I”通過將NMOS的漏極不接到位線來實現(xiàn)編程。
[0005]一般來說，這樣的編程是利用形成ROM單元的NMOS晶體管的前端層實現(xiàn)的，以便在ROM器件中更高密度地集成ROM單元。通常利用通孔(Contact)掩膜版編程或者有源區(qū)(Diffus1n)掩膜版編程來實現(xiàn)。
[0006]隨著近年來集成電路工藝的不斷發(fā)展，受限于工藝規(guī)則，ROM基本存儲單元的面積無法做到跟隨工藝尺寸等比例縮小，單位存儲單元面積較大。隨著工藝的進步，ROM的讀操作也面臨挑戰(zhàn)，讀操作時可區(qū)分的電流范圍也越來越小，電流范圍的局限嚴重限制了參考電路的阻抗選擇，很容易帶來阻抗不匹配問題，造成讀取錯誤。
[0007]有鑒于此，有必要提出一種改進的差分架構(gòu)ROM存儲單元結(jié)構(gòu)來優(yōu)化這些問題。實用新型內(nèi)容
[0008]為克服現(xiàn)有技術(shù)中的不足，本實用新型提供一種差分架構(gòu)只讀存儲單元，在傳統(tǒng)ROM存儲單元的基礎(chǔ)上，讀取時采用兩條支路對比輸入差分放大器，避免了采用基準電路帶來的不匹配問題，極大地提高了讀取的穩(wěn)定性。
[0009]為實現(xiàn)上述技術(shù)目的，達到上述技術(shù)效果，本實用新型通過以下技術(shù)方案實現(xiàn):
[0010]一種差分架構(gòu)只讀存儲單元，其特征在于，每個單元包括四條位線支路BL1、BL1B、BL2和BL2B，以及一條字線WL，所述支路BLl和支路BLlB之間構(gòu)成差分對，所述支路BL2和支路BL2B之間構(gòu)成差分對，每個差分對之間共用兩個MOS場效應(yīng)晶體管；
[0011]所述MOS場效應(yīng)晶體管包括柵極、源極和漏極,兩個
[0012]MOS場效應(yīng)晶體管的柵極共同連接字線WL，源極接地；
[0013]由支路BLl和支路BLlB構(gòu)成的差分對，其中一個MOS場效應(yīng)晶體管的漏極連接支路BLl，另一個MOS場效應(yīng)晶體管的漏極連接支路BLlB ；
[0014]由支路BL2和支路BL2B構(gòu)成的差分對，其中一個MOS場效應(yīng)晶體管的漏極連接支路BL2，另一個MOS場效應(yīng)晶體管的漏極連接支路BL2B。
[0015]進一步的，所述支路BLl和支路BLlB構(gòu)成的差分對中，一個MOS場效應(yīng)晶體管的漏極與位線支路為連接狀態(tài)，另一個MOS場效應(yīng)晶體管漏極與位線支路為未連接狀態(tài)。
[0016]進一步的，所述支路BL2和支路BL2B構(gòu)成的差分對中，一個MOS場效應(yīng)晶體管的漏極與位線支路為連接狀態(tài)，另一個MOS場效應(yīng)晶體管漏極與位線支路為未連接狀態(tài)。
[0017]進一步的，所述MOS場效應(yīng)晶體管包括柵極、柵極的柵介質(zhì)和柵介質(zhì)下面的第I和第2摻雜半導(dǎo)體區(qū)，所述第I和第2摻雜半導(dǎo)體區(qū)分別作為MOS管的源極和漏極，所述MOS場效應(yīng)晶體管有一個導(dǎo)電結(jié)構(gòu)即MOS場效應(yīng)晶體管的柵極，導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)，導(dǎo)電結(jié)構(gòu)下面的第I摻雜半導(dǎo)體區(qū)，所述MOS場效應(yīng)晶體管的第I和第2摻雜半導(dǎo)體區(qū)在空間上隔開并在其中間確定了溝道區(qū)，所述MOS場效應(yīng)晶體管的柵極作為整體器件的字線，所述MOS場效應(yīng)晶體管的漏極作為整體器件的位線。
[0018]本實用新型的有益效果是:
[0019]1、本實用新型采用差分架構(gòu)，兩條支路作為差分對輸入靈敏放大器，因而讀操作時的可區(qū)分電流范圍可以達到最大。同時，因為兩條支路分別存儲“O”和“1”，因而在滿足讀操作速度和準確性的前提下，可以適度地減小存儲單元MOS元件的尺寸，這樣可以很好的優(yōu)化ROM存儲陣列面積問題。
[0020]2、本實用新型采用對稱差分架構(gòu)，存儲單元支路的阻抗匹配更好，穩(wěn)定性更高。對于現(xiàn)有的存儲單元而言，讀取時通常采用一條基準電路作為參考支路，和位線BL —起輸入到靈敏放大器中。這條支路的阻抗必須介于存儲單元存O時BL端等效阻抗和存儲單元存I時等效阻抗中間，這兒的參考支路必須小心設(shè)計，不然很容易引起錯誤，而對于本實用新型提出的差分結(jié)構(gòu)，兩條位線支路都是相同的結(jié)構(gòu)，阻抗值也肯定在存O時等效阻抗和存I時等效阻抗之間變化，因而不用擔(dān)心阻抗匹配問題，存儲單元的穩(wěn)定性也可以得到保障。

【專利附圖】

【附圖說明】
[0021]此處所說明的附圖用來提供對本實用新型的進一步理解，構(gòu)成本申請的一部分，本實用新型的示意性實施例及其說明用于解釋本實用新型，并不構(gòu)成對本實用新型的不當(dāng)限定。在附圖中:
[0022]圖1為傳統(tǒng)ROM存儲單元結(jié)構(gòu)示意圖；
[0023]圖2為本實用新型ROM存儲單元結(jié)構(gòu)示意圖。

【具體實施方式】
[0024]下面將參考附圖并結(jié)合實施例，來詳細說明本實用新型。
[0025]參照圖2所示，一種差分架構(gòu)只讀存儲單元，其中，每個單元包括四條位線支路BL1、BL1B、BL2和BL2B，以及一條字線WL，所述支路BLl和支路BLlB之間構(gòu)成差分對，所述支路BL2和支路BL2B之間構(gòu)成差分對，每個差分對之間共用兩個MOS場效應(yīng)晶體管，本實施例中兩個MOS場效應(yīng)晶體管分別為Ml管和M2管；
[0026]Ml管和M2管皆包括柵極、源極和漏極，Ml管和M2管的柵極共同連接字線WL，源極皆接地。
[0027]在支路BLl和支路BLlB構(gòu)成的差分對中，其中M2管的漏極與位線支路BLl未連接，Ml管的漏極與位線支路BLlB連接，在本實施例中，用金屬層或通孔都可以實現(xiàn)讓兩者(漏極與位線)連上，也可以實現(xiàn)不連接，類似于開關(guān)，選擇哪一種，依據(jù)具體工藝而定。
[0028]在支路BL2和支路BL2B構(gòu)成的差分對中，其中M2管的漏極與位線支路BL2未連接，Ml管的漏極與位線支路BL2B連接，在本實施例中，用金屬層或通孔都可以實現(xiàn)讓兩者(漏極與位線)連上，也可以實現(xiàn)不連接，類似于開關(guān)，選擇哪一種，依據(jù)具體工藝而定。
[0029]所述MOS場效應(yīng)晶體管包括柵極、柵極的柵介質(zhì)和柵介質(zhì)下面的第I和第2摻雜半導(dǎo)體區(qū)，所述第I和第2摻雜半導(dǎo)體區(qū)分別作為MOS管的源極和漏極，所述MOS場效應(yīng)晶體管有一個導(dǎo)電結(jié)構(gòu)即MOS場效應(yīng)晶體管的柵極，導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)，導(dǎo)電結(jié)構(gòu)下面的第I摻雜半導(dǎo)體區(qū)，所述MOS場效應(yīng)晶體管的第I和第2摻雜半導(dǎo)體區(qū)在空間上隔開并在其中間確定了溝道區(qū)，所述MOS場效應(yīng)晶體管的柵極作為整體器件的字線，所述MOS場效應(yīng)晶體管的漏極作為整體器件的位線。
[0030]本實用新型的原理:
[0031]繼續(xù)結(jié)合圖2所示，當(dāng)位線選中BLl和BLlB差分對時，兩條位線BLl和BLlB通過預(yù)充電電路充電至高電平，Ml管和M2管都是標準MOS場效應(yīng)晶體管，當(dāng)Ml管和M2管的柵極連接的字線WL打開，M2管漏極未連接到BL1，不能對位線BLl進行放電操作，即位線BLl保持原來的電平，Ml管打開對BLlB進行放電操作，BLlB電平降低，這時BLl和BLlB之間會產(chǎn)生一定的電壓差，我們定義這種狀態(tài)為只讀存儲器ROM中存了數(shù)據(jù)“1”，即0ne_Cell，這時將BLl和BLlB輸入差分靈敏放大電路中，就可以快速有效的讀出數(shù)據(jù)。
[0032]同理，當(dāng)位線選中BL2和BL2B差分對時，兩條位線BL2和BL2B通過預(yù)充電電路充電至高電平，Ml管和M2管都是標準MOS場效應(yīng)晶體管，當(dāng)Ml管和M2管的柵極連接的字線WL打開，M2管漏極未連接到BL2B，不能對位線BL2B進行放電操作，即位線BL2B保持原來的電平，Ml管打開對BL2進行放電操作，BL2電平降低，這時BL2和BL2B之間會產(chǎn)生一定的電壓差，我們定義這種狀態(tài)為只讀存儲器ROM中存了數(shù)據(jù)“0”，即Ze1_cell，這時將BL2和BL2B輸入差分靈敏放大電路中，就可以快速有效的讀出數(shù)據(jù)。
[0033]以上所述僅為本實用新型的優(yōu)選實施例而已，并不用于限制本實用新型，對于本領(lǐng)域的技術(shù)人員來說，本實用新型可以有各種更改和變化。凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種差分架構(gòu)只讀存儲單元，其特征在于，每個單元包括四條位線支路BL1、BL1B、BL2和BL2B，以及一條字線WL，所述支路BLl和支路BLlB之間構(gòu)成差分對，所述支路BL2和支路BL2B之間構(gòu)成差分對，每個差分對之間共用兩個MOS場效應(yīng)晶體管； 所述MOS場效應(yīng)晶體管包括柵極、源極和漏極,兩個 MOS場效應(yīng)晶體管的柵極共同連接字線WL，源極接地； 由支路BLl和支路BLlB構(gòu)成的差分對，其中一個MOS場效應(yīng)晶體管的漏極連接支路BLl，另一個MOS場效應(yīng)晶體管的漏極連接支路BLlB ； 由支路BL2和支路BL2B構(gòu)成的差分對，其中一個MOS場效應(yīng)晶體管的漏極連接支路BL2，另一個MOS場效應(yīng)晶體管的漏極連接支路BL2B。
2.根據(jù)權(quán)利要求1所述的差分架構(gòu)只讀存儲單元，其特征在于，所述支路BLl和支路BLlB構(gòu)成的差分對中，一個MOS場效應(yīng)晶體管的漏極與位線支路為連接狀態(tài)，另一個MOS場效應(yīng)晶體管漏極與位線支路為未連接狀態(tài)。
3.根據(jù)權(quán)利要求1所述的差分架構(gòu)只讀存儲單元，其特征在于，所述支路BL2和支路BL2B構(gòu)成的差分對中，一個MOS場效應(yīng)晶體管的漏極與位線支路為連接狀態(tài)，另一個MOS場效應(yīng)晶體管漏極與位線支路為未連接狀態(tài)。
4.根據(jù)權(quán)利要求1、2或3所述的差分架構(gòu)只讀存儲單元，其特征在于，所述MOS場效應(yīng)晶體管包括柵極、柵極的柵介質(zhì)和柵介質(zhì)下面的第I和第2摻雜半導(dǎo)體區(qū)，所述第I和第2摻雜半導(dǎo)體區(qū)分別作為MOS管的源極和漏極，所述MOS場效應(yīng)晶體管有一個導(dǎo)電結(jié)構(gòu)即MOS場效應(yīng)晶體管的柵極，導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)，導(dǎo)電結(jié)構(gòu)下面的第I摻雜半導(dǎo)體區(qū)，所述MOS場效應(yīng)晶體管的第I和第2摻雜半導(dǎo)體區(qū)在空間上隔開并在其中間確定了溝道區(qū)，所述MOS場效應(yīng)晶體管的柵極作為整體器件的字線，所述MOS場效應(yīng)晶體管的漏極作為整體器件的位線。
【文檔編號】G11C16/06GK204178726SQ201420553540
【公開日】2015年2月25日 申請日期:2014年9月25日 優(yōu)先權(quán)日:2014年9月25日
【發(fā)明者】翁宇飛, 李力南 申請人:蘇州寬溫電子科技有限公司