不改變數(shù)據(jù)傳輸波特率而減少數(shù)據(jù)位寬的變速箱電路及工作方法
【專利摘要】本發(fā)明涉及一種在不改變數(shù)據(jù)傳輸?shù)牟ㄌ芈实那闆r下減少數(shù)據(jù)位寬的變速箱電路及工作方法。所述變速箱電路包括：數(shù)據(jù)位寬轉(zhuǎn)換電路、計(jì)數(shù)器生成電路和標(biāo)志位產(chǎn)生電路，所述計(jì)數(shù)器生成電路的輸出分別連接數(shù)據(jù)位寬轉(zhuǎn)換電路和標(biāo)志位產(chǎn)生電路。此變速箱可以利用該變速箱的輸入數(shù)據(jù)的同步時(shí)鐘，作為輸出數(shù)據(jù)所使用的時(shí)鐘，而不需要額外的輸入時(shí)鐘，從而達(dá)到簡(jiǎn)化時(shí)鐘電路的設(shè)計(jì)，降低整個(gè)系統(tǒng)電路設(shè)計(jì)的額外開銷，提高設(shè)計(jì)的可靠性。尤其適用于在電路內(nèi)部設(shè)計(jì)中，模塊之間或者各IP之間的數(shù)據(jù)位寬不匹配，在不改變數(shù)據(jù)傳輸波特率的情況下調(diào)整模塊之間的數(shù)據(jù)位寬，從而實(shí)現(xiàn)各內(nèi)部模塊之間的數(shù)據(jù)位寬匹配。
【專利說明】不改變數(shù)據(jù)傳輸波特率而減少數(shù)據(jù)位寬的變速箱電路及工作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種變速箱電路及工作方法，尤其適用于在不改變數(shù)據(jù)傳輸波特率的情況下減少數(shù)據(jù)位寬的變速箱電路及工作方法。
[0002]
【背景技術(shù)】
[0003]隨著SOC向高集成度發(fā)展，SOC電路的規(guī)模越來越大，動(dòng)輒上千萬門的電路比比皆是，在SOC電路中集成的各種模塊和IP，如高速端口收發(fā)器，SRAM, DSP等的數(shù)量也越來越多。這樣就帶來了一個(gè)問題，不同廠商研發(fā)的模塊或者IP，它們的數(shù)據(jù)位寬往往不盡相同。比如在萬兆以太網(wǎng)10G-WIS的物理層標(biāo)準(zhǔn)中，從上層協(xié)議發(fā)送過來的數(shù)據(jù)首先需要經(jīng)過64B/66B的編碼，然后再進(jìn)入10G-WIS標(biāo)準(zhǔn)的PCS中進(jìn)行數(shù)據(jù)處理。但10G-WIS的PCS定義的數(shù)據(jù)位寬是64位，為了能讓經(jīng)過64B/66B編碼后的數(shù)據(jù)能夠在10G-WIS的PCS中進(jìn)行處理，就需要有一個(gè)模塊把66比特轉(zhuǎn)成64比特。又例如在Interlaken協(xié)議中，經(jīng)過64B/67B編碼后的數(shù)據(jù)在發(fā)送到Serdes之前，一般也要進(jìn)行位寬轉(zhuǎn)換，因?yàn)樵诟咚偻ㄓ嵪到y(tǒng)中，Serdes的并行端數(shù)據(jù)輸入的位寬數(shù)一般不會(huì)是67比特，一般都是偶數(shù)或者2的η次方位。因此需要提供一種簡(jiǎn)便，低成本的，能實(shí)現(xiàn)任意數(shù)據(jù)位寬減少的方法，來保證芯片內(nèi)各模塊之間的無縫連接與正常的數(shù)據(jù)傳輸功能。
[0004]如果直接根據(jù)變速箱兩側(cè)的數(shù)據(jù)輸出和輸入的數(shù)據(jù)率相等的原理，利用兩個(gè)頻率的時(shí)鐘對(duì)數(shù)據(jù)位寬直接進(jìn)行由多向少的轉(zhuǎn)換，而不對(duì)兩側(cè)時(shí)鐘，或者數(shù)據(jù)進(jìn)行任何的控制，則因?yàn)樽兯傧鋽?shù)據(jù)輸出的時(shí)鐘頻率大于變速箱數(shù)據(jù)輸入的時(shí)鐘頻率，即輸出數(shù)據(jù)所用的時(shí)鐘周期小于輸入數(shù)據(jù)的寬度，因此在數(shù)據(jù)位寬轉(zhuǎn)換過程中，由于兩個(gè)時(shí)鐘存在頻率差，在某個(gè)時(shí)鐘周期下，輸出數(shù)據(jù)的時(shí)鐘會(huì)將當(dāng)前周期下的數(shù)據(jù)采樣2次，從而造成輸出數(shù)據(jù)的重復(fù)，影響數(shù)據(jù)傳輸?shù)恼_性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有技術(shù)的不足，提供一種新的變速箱電路及工作方法，可以在相同的波特率下進(jìn)行數(shù)據(jù)位寬由多向少的轉(zhuǎn)換。本發(fā)明使用計(jì)數(shù)器控制數(shù)據(jù)位寬轉(zhuǎn)換的整個(gè)過程，并產(chǎn)生標(biāo)志位來控制變速箱數(shù)據(jù)的輸入，在不改變數(shù)據(jù)傳輸波特率的情況下，克服上述問題，實(shí)現(xiàn)對(duì)數(shù)據(jù)位寬的無損減少。
[0006]所述不改變數(shù)據(jù)傳輸波特率而減少數(shù)據(jù)位寬的變速箱電路包括:數(shù)據(jù)位寬轉(zhuǎn)換電路、計(jì)數(shù)器生成電路和標(biāo)志位產(chǎn)生電路，所述計(jì)數(shù)器生成電路的輸出分別連接數(shù)據(jù)位寬轉(zhuǎn)換電路和標(biāo)志位產(chǎn)生電路；
所述數(shù)據(jù)位寬轉(zhuǎn)換電路，用以在相同的波特率下進(jìn)行不同數(shù)據(jù)位寬的轉(zhuǎn)換，
a)數(shù)據(jù)位寬轉(zhuǎn)換電路輸入數(shù)據(jù)的位寬為m，輸出數(shù)據(jù)的位寬為n，m>n；
b)數(shù)據(jù)位寬轉(zhuǎn)換電路輸出數(shù)據(jù)與輸入數(shù)據(jù)使用同一個(gè)時(shí)鐘；c)在每個(gè)輸出時(shí)鐘的時(shí)鐘周期下，數(shù)據(jù)位寬轉(zhuǎn)換電路都輸出一個(gè)η比特的數(shù)據(jù)；
d)在進(jìn)行位寬轉(zhuǎn)換之前，對(duì)輸入的m比特?cái)?shù)據(jù)進(jìn)行多周期延時(shí)；
e)根據(jù)計(jì)數(shù)器的值決定變速箱數(shù)據(jù)的輸入和輸出，計(jì)數(shù)器的值為i，2i，…，((m-n)/k-l)*i時(shí)，暫停輸入一個(gè)新的m位數(shù)據(jù)，當(dāng)前周期繼續(xù)輸出η比特的數(shù)據(jù)，在計(jì)數(shù)器的值為((m-n)/k)*i時(shí)，輸出η比特?cái)?shù)據(jù)后，當(dāng)前周期的保留比特?cái)?shù)為零；在計(jì)數(shù)器的其余數(shù)值時(shí)，輸入新的m位數(shù)據(jù)，上周期保留的數(shù)據(jù)作為η位輸出數(shù)據(jù)的低位，當(dāng)前周期輸入的數(shù)據(jù)填充高位，輸入數(shù)據(jù)的其余比特?cái)?shù)作為下一周期的保留數(shù)據(jù)；其中i為正整數(shù)，k為m、η和n-m的最小公約數(shù)；
所述計(jì)數(shù)器生成電路，用來控制位寬轉(zhuǎn)換的整個(gè)過程，
a)接收到數(shù)據(jù)發(fā)送端開始發(fā)送數(shù)據(jù)的信號(hào)時(shí)，計(jì)數(shù)器清零；
b)計(jì)數(shù)器的值由輸入數(shù)據(jù)位寬的值決定；
c)每一個(gè)時(shí)鐘周期,計(jì)數(shù)器加1;
d)計(jì)數(shù)器的計(jì)數(shù)范圍是O到m/k-1；
所述產(chǎn)生標(biāo)志位電路，用以產(chǎn)生變速箱電路的標(biāo)志位，當(dāng)計(jì)數(shù)器的值為1-l，21-l，…，((m-n)/k)1-l時(shí)，產(chǎn)生暫停輸入標(biāo)志位送到數(shù)據(jù)發(fā)送模塊，使數(shù)據(jù)發(fā)送模塊在當(dāng)前時(shí)鐘周期下暫停發(fā)送一個(gè)m位新數(shù)據(jù)到數(shù)據(jù)位寬轉(zhuǎn)換電路中。
[0007]所述不改變數(shù)據(jù)傳輸波特率而減少數(shù)據(jù)位寬的變速箱電路工作方法如下:變速箱輸入數(shù)據(jù)所用時(shí)鐘頻率是a，輸入數(shù)據(jù)的位寬是m比特，變速箱輸出數(shù)據(jù)所用的時(shí)鐘頻率是a，輸出數(shù)據(jù)位寬是η比特,且和m_n的最小公約數(shù)為k ;變速箱經(jīng)過m/k個(gè)時(shí)鐘周期才能夠完成n/k個(gè)m比特到m/k個(gè)η比特的數(shù)據(jù)位寬轉(zhuǎn)換；
a)在開始位寬轉(zhuǎn)換的第一個(gè)時(shí)鐘周期，m比特?cái)?shù)據(jù)輸入，η比特的數(shù)據(jù)輸出，m_n個(gè)比特的數(shù)據(jù)保留到下一個(gè)時(shí)鐘周期，此時(shí)變速箱中保留的本時(shí)鐘周期數(shù)據(jù)的比特?cái)?shù)r=m-n;
b)在位寬轉(zhuǎn)換的j個(gè)時(shí)鐘周期，暫停輸入m比特?cái)?shù)據(jù)，η比特?cái)?shù)據(jù)繼續(xù)輸出，此時(shí)變速箱中保留的比特?cái)?shù)為r=m-j*n〈n,直到下一個(gè)時(shí)鐘周期；
c)在位寬轉(zhuǎn)換的第j+Ι個(gè)時(shí)鐘周期，輸入m比特?cái)?shù)據(jù)進(jìn)變速箱，η比特?cái)?shù)據(jù)繼續(xù)輸出，此時(shí)變速箱中保留的比特?cái)?shù)為r=2m-(j+l)*n,直到下一個(gè)時(shí)鐘周期；
d)在進(jìn)行到位寬轉(zhuǎn)換的第i個(gè)時(shí)鐘周期時(shí)，當(dāng)變速箱中累積的比特?cái)?shù)r=(m-n)*i>n時(shí)，則在第i+1個(gè)時(shí)鐘周期，暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前時(shí)鐘周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù),此時(shí)變速箱中積累的比特?cái)?shù)為r=(m-n)* i_n ；
e)在進(jìn)行到位寬轉(zhuǎn)換的第2i個(gè)時(shí)鐘周期時(shí)，當(dāng)變速箱中保留的比特?cái)?shù)r=(m-n)*(21-l)-n >n,則在第2i+l個(gè)時(shí)鐘周期，暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前時(shí)鐘周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù)，此時(shí)變速箱中累積的比特?cái)?shù)為r=(m-n)* (21-l)-2n ；
f)依次類推，在進(jìn)行到位寬轉(zhuǎn)換的第((m_n)/k)*i個(gè)時(shí)鐘周期時(shí)，也就是第(m/k)-1個(gè)時(shí)鐘周期，此時(shí)在變速箱中累積的比特?cái)?shù)為r= (i* (m-n) /k- ((m-n) /k_l)) * (m-n) - ((m-n) /k)-1) *n=n,則在第m/k個(gè)時(shí)鐘周期時(shí),暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù)，此時(shí)變速箱中累積的比特?cái)?shù)為r=0，完成n/k個(gè)m比特到m/k個(gè)η比特的數(shù)據(jù)位寬轉(zhuǎn)換；
其中 i= (m/k-1)/((m-n)/k), j=m/n, i, j 的值取整數(shù)；當(dāng) n〈m〈2n 時(shí)，j=l ;im>2n 時(shí)，1=1 ;步驟a)到f)根據(jù)i和j的具體值進(jìn)行操作；當(dāng)在第m/k個(gè)時(shí)鐘周期，完成n/k個(gè)m比特到m/k個(gè)η比特的數(shù)據(jù)位寬轉(zhuǎn)換后，則重新開始a)到f)的步驟。
[0008]本發(fā)明的優(yōu)點(diǎn)是:在不改變數(shù)據(jù)傳輸?shù)牟ㄌ芈实那闆r下減少數(shù)據(jù)位寬，適用于任何芯片中的變速箱電路的設(shè)計(jì)。尤其適用于在電路內(nèi)部設(shè)計(jì)中，模塊之間或者各IP之間的數(shù)據(jù)位寬不匹配，在不改變數(shù)據(jù)傳輸波特率的情況下調(diào)整模塊之間的數(shù)據(jù)位寬，從而實(shí)現(xiàn)各內(nèi)部模塊之間的數(shù)據(jù)位寬匹配。此變速箱可以利用該變速箱的輸入數(shù)據(jù)的同步時(shí)鐘,作為輸出數(shù)據(jù)所使用的時(shí)鐘，而不需要額外的輸入時(shí)鐘，從而達(dá)到簡(jiǎn)化時(shí)鐘電路的設(shè)計(jì)，降低整個(gè)系統(tǒng)電路設(shè)計(jì)的額外開銷，提高設(shè)計(jì)的可靠性。
【專利附圖】

【附圖說明】
[0009]圖1為本發(fā)明的變速箱電路結(jié)構(gòu)圖。
[0010]圖2為本發(fā)明數(shù)據(jù)位寬轉(zhuǎn)換的流程圖。
[0011]圖3為本發(fā)明數(shù)據(jù)位寬轉(zhuǎn)換的示意圖。
[0012]
【具體實(shí)施方式】
[0013]本發(fā)明提供一種新的變速箱設(shè)計(jì)方法與電路，可以在相同的比特率下進(jìn)行不同數(shù)據(jù)位寬的轉(zhuǎn)換，該變速箱的電路架構(gòu)如圖1所示，包括三個(gè)部分:數(shù)據(jù)位寬轉(zhuǎn)換電路、計(jì)數(shù)器生成電路和標(biāo)志位產(chǎn)生電路，所述計(jì)數(shù)器生成電路的輸出分別連接數(shù)據(jù)位寬轉(zhuǎn)換電路和標(biāo)志位產(chǎn)生電路。
[0014]變速箱輸入數(shù)據(jù)所用時(shí)鐘頻率是a，數(shù)據(jù)的位寬是m比特，變速箱輸出數(shù)據(jù)所用的時(shí)鐘頻率也是a，數(shù)據(jù)位寬是η比特。在本發(fā)明中約定m>n ;輸入位寬m，輸出位寬η和m-n的最小公約數(shù)為k，分別除以k后得到的值分別為m/k、n/k和(m-n) /k。
[0015]變速箱的工作方法如下:
1)、開始位寬轉(zhuǎn)換的第一個(gè)時(shí)鐘周期，m比特?cái)?shù)據(jù)輸入，η比特的數(shù)據(jù)輸出，m-n個(gè)比特的數(shù)據(jù)保留到下一個(gè)時(shí)鐘周期，此時(shí)變速箱中保留的本時(shí)鐘周期數(shù)據(jù)的比特?cái)?shù)r=m-n ；
2)、在位寬轉(zhuǎn)換的第j個(gè)時(shí)鐘周期，暫停輸入m比特?cái)?shù)據(jù)，η比特?cái)?shù)據(jù)繼續(xù)輸出，此時(shí)變速箱中保留的比特?cái)?shù)為r=m-j*n〈n,直到下一個(gè)時(shí)鐘周期；
3)、在位寬轉(zhuǎn)換的第j+Ι個(gè)時(shí)鐘周期，輸入m比特?cái)?shù)據(jù)進(jìn)變速箱，η比特?cái)?shù)據(jù)繼續(xù)輸出，此時(shí)變速箱中保留的比特?cái)?shù)為r=2m-(j+l)*n,直到下一個(gè)時(shí)鐘周期；
4)、在進(jìn)行到位寬轉(zhuǎn)換的第i個(gè)時(shí)鐘周期時(shí)，當(dāng)變速箱中累積的比特?cái)?shù)r=(m-n)*i>n時(shí)，則在第i+1個(gè)時(shí)鐘周期，暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前時(shí)鐘周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù),此時(shí)變速箱中積累的比特?cái)?shù)為r=(m-n)* i_n ；
5)、在進(jìn)行到位寬轉(zhuǎn)換的第2i個(gè)時(shí)鐘周期時(shí)，當(dāng)變速箱中保留的比特?cái)?shù)r=(m-n)*(21-l)-n >n,則在第2i+l個(gè)時(shí)鐘周期,暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前時(shí)鐘周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù)，此時(shí)變速箱中累積的比特?cái)?shù)為r=(m-n)* (21-l)-2n ；
6)、依次類推，在進(jìn)行到位寬轉(zhuǎn)換的第((m-n)/k)*i個(gè)時(shí)鐘周期時(shí)，也就是第(m/k) -1個(gè)時(shí)鐘周期，此時(shí)在變速箱中累積的比特?cái)?shù)為r= (i* (m-n) /k- ((m-n) /k-l))*(m-n)-((m-n)/k)_l)*n=n,則在第m/k個(gè)時(shí)鐘周期時(shí),暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù)，此時(shí)變速箱中累積的比特?cái)?shù)為r=0,完成n/k個(gè)m比特到m/k個(gè)η比特的數(shù)據(jù)位寬轉(zhuǎn)換；
7)、i=(m/k-1)/((m-n)/k), i 的值取整數(shù)；j=m/n, j 的值取整數(shù)；當(dāng) n〈m〈2n 時(shí)，j=l ;當(dāng)m>2n時(shí)，i=l ;步驟I到6根據(jù)i和j的具體值進(jìn)行操作；
8)、當(dāng)在第m/k個(gè)時(shí)鐘周期，完成n/k個(gè)m比特到m/k個(gè)η比特的數(shù)據(jù)位寬轉(zhuǎn)換后，則重新開始I到6的步驟。
[0016]該變速機(jī)制的電路架構(gòu)包括三個(gè)部分:數(shù)據(jù)位寬轉(zhuǎn)換電路；計(jì)數(shù)器生成電路；標(biāo)志位產(chǎn)生電路。
[0017]所述計(jì)數(shù)器生成電路，用來控制位寬轉(zhuǎn)換的整個(gè)過程。接收到數(shù)據(jù)發(fā)送端開始發(fā)送數(shù)據(jù)的信號(hào)時(shí)，該計(jì)數(shù)器清零；
該計(jì)數(shù)器的值由輸入數(shù)據(jù)位寬的值決定；每一個(gè)時(shí)鐘周期，該計(jì)數(shù)器加一；計(jì)數(shù)器的計(jì)數(shù)范圍是O到m/k-1。
[0018]所述數(shù)據(jù)位寬轉(zhuǎn)換電路，用以在相同的波特率下進(jìn)行不同數(shù)據(jù)位寬的轉(zhuǎn)換。數(shù)據(jù)位寬轉(zhuǎn)換電路輸入數(shù)據(jù)的位寬為m，輸出數(shù)據(jù)的位寬為η ；
該數(shù)據(jù)位寬轉(zhuǎn)換電路用于輸出數(shù)據(jù)的時(shí)鐘與輸入數(shù)據(jù)的使用的時(shí)鐘，是同一個(gè)時(shí)鐘； 在每個(gè)輸出時(shí)鐘的時(shí)鐘周期下，該數(shù)據(jù)位寬轉(zhuǎn)換電路都輸出一個(gè)η比特的數(shù)據(jù)； 在進(jìn)行位寬轉(zhuǎn)換之前， 輸入的m比特?cái)?shù)據(jù)延時(shí)多個(gè)時(shí)鐘周期。
[0019]根據(jù)計(jì)數(shù)器的值決定變速箱數(shù)據(jù)的輸入和輸出，計(jì)數(shù)器的值為i，2i，…，((m-n)/k-1) i時(shí)，暫停輸入一個(gè)新的m位數(shù)據(jù)，當(dāng)前周期繼續(xù)輸出η比特的數(shù)據(jù)，在計(jì)數(shù)器的值為((m-n)/k)i時(shí)，輸出η比特?cái)?shù)據(jù)后，當(dāng)前周期的保留比特?cái)?shù)為零；在計(jì)數(shù)器的其余數(shù)值時(shí)，輸入新的m位數(shù)據(jù)，上周期保留的數(shù)據(jù)作為η輸出數(shù)據(jù)的低位，當(dāng)前周期輸入的數(shù)據(jù)按先低位后高位的順序填充高位，輸入數(shù)據(jù)的其余比特?cái)?shù)作為下一周期的保留數(shù)據(jù)。
[0020]所述產(chǎn)生標(biāo)志位電路，用以產(chǎn)生變速箱電路的各種標(biāo)志位。當(dāng)計(jì)數(shù)器的值為i_l，2?-1,…，((m-n)/k)1-l時(shí)，產(chǎn)生暫停輸入標(biāo)志位送到數(shù)據(jù)發(fā)送模塊，說明此時(shí)變速箱電路沒有準(zhǔn)備好接收數(shù)據(jù)，在當(dāng)前時(shí)鐘周期，變速箱接收的數(shù)據(jù)重復(fù)上個(gè)周期的m比特?cái)?shù)據(jù)，并且此m比特?cái)?shù)據(jù)會(huì)被變速箱丟棄，不會(huì)作為變速箱的數(shù)據(jù)輸出。
[0021]如圖2是變速箱對(duì)m>n位寬轉(zhuǎn)變的流程圖。當(dāng)變速箱接收到數(shù)據(jù)發(fā)送端發(fā)送的開始發(fā)送數(shù)據(jù)標(biāo)志位時(shí)，變速箱開始進(jìn)行位寬轉(zhuǎn)換，在第一個(gè)時(shí)鐘周期，輸入m位寬的數(shù)據(jù)，輸出η位寬的數(shù)據(jù)，并保留m-n位寬的數(shù)據(jù)到下個(gè)周期，在接下來的時(shí)鐘周期內(nèi)，把新輸入的m位寬的數(shù)據(jù)作為高位，上周期保留的數(shù)據(jù)最為低位，輸出η比特的數(shù)據(jù)，其余的數(shù)據(jù)作為保留數(shù)據(jù)，當(dāng)保留的數(shù)據(jù)位寬大于η時(shí)，下一周期暫停輸入新的m位寬數(shù)據(jù)，但是繼續(xù)輸出η位寬的數(shù)據(jù)，重復(fù)以上操作直到保留位寬為零，說明n/k個(gè)m比特到m/k個(gè)η比特的數(shù)據(jù)位寬轉(zhuǎn)換完成。
[0022]以67比特位寬轉(zhuǎn)換為64比特位寬為例，說明變速箱位寬轉(zhuǎn)變的方法和轉(zhuǎn)換過程。在本實(shí)施例中，67比特位寬的數(shù)據(jù)是變速箱電路的數(shù)據(jù)輸入，需要轉(zhuǎn)換為64比特位寬的數(shù)據(jù)輸出。如圖3所示，m的值為67，η的值為64，則m_n的值為3，可以得出i=22，變速箱電路具體轉(zhuǎn)換方法和步驟如下:
1)、67比特的位寬轉(zhuǎn)換為64比特位寬，第一個(gè)時(shí)鐘周期，67比特的數(shù)據(jù)中的低64比特作為本周期的數(shù)據(jù)輸出，最高3比特的數(shù)據(jù)等待進(jìn)入到第二個(gè)時(shí)鐘周期；
2)、在第二個(gè)周期時(shí)，將新的67比特輸入數(shù)據(jù)與上一個(gè)周期保留下來的3比特?cái)?shù)據(jù)，按照67位作為高位，3位作為低位，組成一個(gè)新的數(shù)據(jù)；
3 )、在第二個(gè)周期中，輸出這個(gè)新的數(shù)據(jù)的低64位；
4)、經(jīng)過第二個(gè)周期后，累積下來的6比特等待進(jìn)入下一個(gè)周期，以此類推，在第23個(gè)時(shí)鐘周期時(shí)，前面22個(gè)時(shí)鐘周期累計(jì)下來66比特的數(shù)據(jù)；
5)、如果第23個(gè)時(shí)鐘周期再輸入67比特的數(shù)據(jù)，此67比特的數(shù)據(jù)就會(huì)丟失；
6)、在第23個(gè)時(shí)鐘周期時(shí)，計(jì)數(shù)器電路給發(fā)送數(shù)據(jù)電路送一個(gè)標(biāo)志信號(hào)，67比特的數(shù)據(jù)暫停發(fā)送；
7)、在第23個(gè)時(shí)鐘周期時(shí)，變速箱繼續(xù)輸出前22個(gè)周期中累積下來的66個(gè)比特中的64比特?cái)?shù)據(jù)；
8)、在第24個(gè)時(shí)鐘周期，計(jì)數(shù)器電路給發(fā)送數(shù)據(jù)電路的標(biāo)志信號(hào)消失，新的67比特輸入數(shù)據(jù)產(chǎn)生；
9)、在第24個(gè)時(shí)鐘周期，新的67比特輸入數(shù)據(jù)與在第23個(gè)時(shí)鐘周期中累積下來的2比特?cái)?shù)據(jù)，組成一個(gè)新的待發(fā)送的69比特?cái)?shù)據(jù)；
10)、在第24個(gè)時(shí)鐘周期時(shí)，繼續(xù)輸出這個(gè)待發(fā)送數(shù)據(jù)的低64位，剩余的5比特?cái)?shù)據(jù)累積到下一個(gè)時(shí)鐘周期；
11)、以此類推到第45周期，前面22個(gè)時(shí)鐘周期累計(jì)下來65比特的數(shù)據(jù)；
12)、如果第45個(gè)時(shí)鐘周期再輸入一個(gè)新的67比特的數(shù)據(jù)，此67比特的數(shù)據(jù)就會(huì)丟
失;
13)、因此在第45個(gè)時(shí)鐘周期時(shí)，計(jì)數(shù)器電路給發(fā)送數(shù)據(jù)電路送一個(gè)標(biāo)志信號(hào)，新的67比特的數(shù)據(jù)暫停發(fā)送；
14)、在第45個(gè)時(shí)鐘周期時(shí)，變速箱繼續(xù)輸出前22個(gè)周期中累積下來的65個(gè)比特中的64比特?cái)?shù)據(jù)；
15)、在第46個(gè)時(shí)鐘周期，計(jì)數(shù)器電路給發(fā)送數(shù)據(jù)電路的標(biāo)志信號(hào)消失，新的67比特輸入數(shù)據(jù)產(chǎn)生并發(fā)送給變速箱；
16)、在第46個(gè)時(shí)鐘周期，新的67比特輸入數(shù)據(jù)與在第23個(gè)時(shí)鐘周期中累積下來的I比特?cái)?shù)據(jù)，組成一個(gè)新的待發(fā)送的68比特?cái)?shù)據(jù)；
17)、在第46個(gè)時(shí)鐘周期時(shí)，繼續(xù)輸出這個(gè)待發(fā)送數(shù)據(jù)的低64位，剩余的4比特?cái)?shù)據(jù)累積到下一個(gè)時(shí)鐘周期；
18)、以此類推到第67周期，前面22個(gè)時(shí)鐘周期累計(jì)下來64比特的數(shù)據(jù)；
19)、如果第67個(gè)時(shí)鐘周期再輸入新的67比特的數(shù)據(jù)，此67比特的數(shù)據(jù)就會(huì)丟失；
20)、在第67個(gè)時(shí)鐘周期時(shí)，計(jì)數(shù)器電路給發(fā)送數(shù)據(jù)電路送一個(gè)標(biāo)志信號(hào)，新的67比特的數(shù)據(jù)暫停發(fā)送；
21)、在第67個(gè)時(shí)鐘周期時(shí)，變速箱繼續(xù)輸出前22個(gè)周期中累積下來的64個(gè)比特?cái)?shù)據(jù)，沒有數(shù)據(jù)積累到下一個(gè)周期；
22)、接下來重新開始I到21的操作。
[0023]經(jīng)過67個(gè)時(shí)鐘周期，可以把64個(gè)時(shí)鐘周期的67比特位寬的數(shù)據(jù)轉(zhuǎn)換為67個(gè)64比特位寬的數(shù)據(jù)，則計(jì)數(shù)器的值設(shè)為0-66，每一個(gè)時(shí)鐘周期，計(jì)數(shù)器的值加一。[0024]當(dāng)計(jì)數(shù)器的值為22、44和66時(shí)，變速箱電路產(chǎn)生一個(gè)數(shù)據(jù)等待的信號(hào)給數(shù)據(jù)發(fā)送端，說明此時(shí)的變速箱沒有準(zhǔn)備好接收數(shù)據(jù)，在當(dāng)前時(shí)鐘周期，變速箱繼續(xù)接收上個(gè)周期的67比特位寬的數(shù)據(jù)。在下一個(gè)周期，計(jì)數(shù)器加一，變速箱可以接收新的67比特的數(shù)據(jù)，此時(shí)數(shù)據(jù)發(fā)送端正常發(fā)送數(shù)據(jù)。
【權(quán)利要求】
1.不改變數(shù)據(jù)傳輸波特率而減少數(shù)據(jù)位寬的變速箱電路，其特征是，包括數(shù)據(jù)位寬轉(zhuǎn)換電路、計(jì)數(shù)器生成電路和標(biāo)志位產(chǎn)生電路，所述計(jì)數(shù)器生成電路的輸出分別連接數(shù)據(jù)位寬轉(zhuǎn)換電路和標(biāo)志位產(chǎn)生電路； 所述數(shù)據(jù)位寬轉(zhuǎn)換電路，用以在相同的波特率下進(jìn)行不同數(shù)據(jù)位寬的轉(zhuǎn)換， a)數(shù)據(jù)位寬轉(zhuǎn)換電路輸入數(shù)據(jù)的位寬為m，輸出數(shù)據(jù)的位寬為n，m>n; b)數(shù)據(jù)位寬轉(zhuǎn)換電路輸出數(shù)據(jù)與輸入數(shù)據(jù)使用同一個(gè)時(shí)鐘； c)在每個(gè)輸出時(shí)鐘的時(shí)鐘周期下，數(shù)據(jù)位寬轉(zhuǎn)換電路都輸出一個(gè)η比特的數(shù)據(jù)； d)在進(jìn)行位寬轉(zhuǎn)換之前，對(duì)輸入的m比特?cái)?shù)據(jù)進(jìn)行多周期延時(shí)； e)根據(jù)計(jì)數(shù)器的值決定變速箱數(shù)據(jù)的輸入和輸出，計(jì)數(shù)器的值為i，2i，…，((m-n)/k - l)*i時(shí)，暫停輸入一個(gè)新的m位數(shù)據(jù)，當(dāng)前周期繼續(xù)輸出η比特的數(shù)據(jù)，在計(jì)數(shù)器的值為((m-n)/k)*i時(shí)，輸出η比特?cái)?shù)據(jù)后，當(dāng)前周期的保留比特?cái)?shù)為零；在計(jì)數(shù)器的其余數(shù)值時(shí)，輸入新的m位數(shù)據(jù)，上周期保留的數(shù)據(jù)作為η位輸出數(shù)據(jù)的低位，當(dāng)前周期輸入的數(shù)據(jù)填充高位，輸入數(shù)據(jù)的其余比特?cái)?shù)作為下一周期的保留數(shù)據(jù)；其中i為正整數(shù)，k為m、η和η - m的最小公約數(shù)； 所述計(jì)數(shù)器生成電路，用來控制位寬轉(zhuǎn)換的整個(gè)過程， a)接收到數(shù)據(jù)發(fā)送端開始發(fā)送數(shù)據(jù)的信號(hào)時(shí)，計(jì)數(shù)器清零； b)計(jì)數(shù)器的值由輸入數(shù)據(jù)位寬的值決定； c)每一個(gè)時(shí)鐘周期,計(jì)數(shù)器加I; d)計(jì)數(shù)器的計(jì)數(shù)范圍是O到m/k`-1 ; 所述產(chǎn)生標(biāo)志位電路，用以產(chǎn)生變速箱電路的標(biāo)志位，當(dāng)計(jì)數(shù)器的值為1-l，21-1,…，((m-n)/k)1-l時(shí)，產(chǎn)生暫停輸入標(biāo)志位送到數(shù)據(jù)發(fā)送模塊，使數(shù)據(jù)發(fā)送模塊在當(dāng)前時(shí)鐘周期下暫停發(fā)送一個(gè)m位新數(shù)據(jù)到數(shù)據(jù)位寬轉(zhuǎn)換電路中。
2.不改變數(shù)據(jù)傳輸波特率而減少數(shù)據(jù)位寬的變速箱電路工作方法，其特征是:變速箱輸入數(shù)據(jù)所用時(shí)鐘頻率是a，輸入數(shù)據(jù)的位寬是m比特，變速箱輸出數(shù)據(jù)所用的時(shí)鐘頻率是a，輸出數(shù)據(jù)位寬是η比特,且m>n, m, η和m - η的最小公約數(shù)為k ;變速箱經(jīng)過m/k個(gè)時(shí)鐘周期才能夠完成n/k個(gè)m比特到m/k個(gè)η比特的數(shù)據(jù)位寬轉(zhuǎn)換； a)在開始位寬轉(zhuǎn)換的第一個(gè)時(shí)鐘周期，m比特?cái)?shù)據(jù)輸入，η比特的數(shù)據(jù)輸出，m-n個(gè)比特的數(shù)據(jù)保留到下一個(gè)時(shí)鐘周期，此時(shí)變速箱中保留的本時(shí)鐘周期數(shù)據(jù)的比特?cái)?shù)r=m - η ; b)在位寬轉(zhuǎn)換的j個(gè)時(shí)鐘周期，暫停輸入m比特?cái)?shù)據(jù)，η比特?cái)?shù)據(jù)繼續(xù)輸出，此時(shí)變速箱中保留的比特?cái)?shù)為r=m - j*n〈n,直到下一個(gè)時(shí)鐘周期； c)在位寬轉(zhuǎn)換的第j+Ι個(gè)時(shí)鐘周期，輸入m比特?cái)?shù)據(jù)進(jìn)變速箱，η比特?cái)?shù)據(jù)繼續(xù)輸出，此時(shí)變速箱中保留的比特?cái)?shù)為r=2m - (j+l)*n,直到下一個(gè)時(shí)鐘周期； d)在進(jìn)行到位寬轉(zhuǎn)換的第i個(gè)時(shí)鐘周期時(shí)，當(dāng)變速箱中累積的比特?cái)?shù)r=(m- n)*i>n時(shí)，則在第i+Ι個(gè)時(shí)鐘周期，暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前時(shí)鐘周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù),此時(shí)變速箱中積累的比特?cái)?shù)為r=(m - n)*1- η ； e)在進(jìn)行到位寬轉(zhuǎn)換的第2i個(gè)時(shí)鐘周期時(shí)，當(dāng)變速箱中保留的比特?cái)?shù)r=(m - n)*(21-1) - n>n,則在第2i+l個(gè)時(shí)鐘周期，暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前時(shí)鐘周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù)，此時(shí)變速箱中累積的比特?cái)?shù)為r= (m-n)*(21-1) - 2n ;f)依次類推，在進(jìn)行到位寬轉(zhuǎn)換的第((m-n)/k)*i個(gè)時(shí)鐘周期時(shí)，也就是第(m/k) -1個(gè)時(shí)鐘周期，此時(shí)在變速箱中累積的比特?cái)?shù)為r= (i* (m - n) /k - ((m - η) /k-l))*(m-n) - ((m - n) /k) -1) *η=η,則在第m/k個(gè)時(shí)鐘周期時(shí),暫停輸入一個(gè)新的m位數(shù)據(jù)進(jìn)變速箱，同時(shí)在當(dāng)前周期，變速箱繼續(xù)輸出η比特的數(shù)據(jù)，此時(shí)變速箱中累積的比特?cái)?shù)為r=0,完成n/k個(gè)m比特到m/k個(gè)η比特的數(shù)據(jù)位寬轉(zhuǎn)換；
其中 i=(m/k - l)/((m - n) /k)，j=m/n, i, j 的值取整數(shù)；當(dāng) n〈m〈2n 時(shí)，j=l ;當(dāng) m>2n 時(shí)，i=l ;步驟a)到f)根據(jù)i和j的具體值進(jìn)行操作；當(dāng)在第m/k個(gè)時(shí)鐘周期，完成n/k個(gè)m比特到m/k個(gè)η比 特的數(shù)據(jù)位寬轉(zhuǎn)換后，則重新開始a)到f)的步驟。
【文檔編號(hào)】H04L1/00GK103763063SQ201410027301
【公開日】2014年4月30日 申請(qǐng)日期:2014年1月21日 優(yōu)先權(quán)日:2014年1月21日
【發(fā)明者】周昱, 雷淑嵐, 魏敬和, 鄒家軒 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第五十八研究所