一種復(fù)雜電磁環(huán)境干擾信號模擬器的制造方法
【專利摘要】本實(shí)用新型涉及信號模擬領(lǐng)域，尤其涉及一種復(fù)雜電磁環(huán)境干擾信號模擬器，包括安裝有液晶、鍵盤、USB、LAN、射頻口和音頻口的前面板；包括實(shí)現(xiàn)電源信號和控制信號的轉(zhuǎn)接的背板；包括實(shí)現(xiàn)各路干擾信號的功率合成的干擾功能板和功率合成板；包括外接電源、并分別向前面板、背板、干擾功能板和功率合成板供電的嵌入式主控電源板；其中所述嵌入式主控電源板通過SPI總線與干擾功能板連接，通過IIC總線、USB總線和前面板連接，通過RS485串行總線與功率合成板連接，實(shí)現(xiàn)雙向數(shù)據(jù)通訊，嵌入式主控板通過串行總線將得到測試數(shù)據(jù)經(jīng)過處理后送至前面板顯示。本實(shí)用新型采用ＤSP、EPGA、DDS和功率合成的方法，實(shí)現(xiàn)了對不同干擾信號的模擬，滿足復(fù)雜電磁環(huán)境的要求。
【專利說明】一種復(fù)雜電磁環(huán)境干擾信號模擬器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及信號模擬領(lǐng)域，尤其涉及一種復(fù)雜電磁環(huán)境干擾信號模擬器?！颈尘凹夹g(shù)】。
[0002]現(xiàn)有的無線通信設(shè)備型號非常多、結(jié)構(gòu)復(fù)雜、而且其工作的電磁環(huán)境也異常復(fù)雜，為了能夠在內(nèi)場或者出廠前對無線通信設(shè)備的功能性能進(jìn)行測試，需要將無線通信設(shè)備放在復(fù)雜電磁環(huán)境進(jìn)行信號模擬，通過復(fù)雜電磁環(huán)境下的通信設(shè)備的測試，來衡量通信設(shè)備的真實(shí)工作性能。
[0003]但是，現(xiàn)有的復(fù)雜電磁干擾信號模擬器干擾模式固定，一般不具備擴(kuò)展功能，且體積功耗較大。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型的目的在于提供一種復(fù)雜電磁環(huán)境干擾信號模擬器，解決了現(xiàn)有的電磁干擾信號模擬器模式固定不靈活和功耗大的問題。
[0005]為解決上述問題，本實(shí)用新型所采取的技術(shù)方案是:
[0006]—種復(fù)雜電磁環(huán)境干擾信號模擬器，
[0007]包括安裝有液晶、鍵盤、USB、LAN、射頻口和音頻口的前面板；
[0008]包括實(shí)現(xiàn)電源信號和控制信號的轉(zhuǎn)接的背板；
[0009]包括實(shí)現(xiàn)各路干擾信號的功率合成的干擾功能板和功率合成板；
[0010]包括外接電源、并分別向前面板、背板、于擾功能板和功率合成板供電的嵌入式主控電源板:
[0011]其中所述嵌入式主控電源板通過S P I總線與干擾功能板連接，通過I I C總線、USB總線和前面板連接，通過R S485串行總線與功率合成板連接，實(shí)現(xiàn)雙向數(shù)據(jù)通訊，嵌入式主控板通過串行總線將得到測試數(shù)據(jù)經(jīng)過處理后送至前面板顯示。
[0012]更進(jìn)一步的技術(shù)方案是，所述干擾功能板主要是由產(chǎn)生各種干擾信號的FPGA、實(shí)現(xiàn)信號上變頻和數(shù)模轉(zhuǎn)換的D D S、完成干擾信號混合的合成器和控制電路的DSP組成。
[0013]更進(jìn)一步的技術(shù)方案是，所述FPGA為EP2S90F I 020C4型號的FPGA，所述實(shí)現(xiàn)信號上變頻和數(shù)模轉(zhuǎn)換的DDS為AD9957型號的DDS。
[0014]采用上述技術(shù)方案所產(chǎn)生的有益效果在于:
[0015]本實(shí)用新型采用DSP、FPGA、DDS和功率合成的方法，實(shí)現(xiàn)了對不同干擾信號的模擬，滿足復(fù)雜電磁環(huán)境的要求。
【專利附圖】

【附圖說明】
[0016]圖1是本實(shí)用新型一種復(fù)雜電磁環(huán)境干擾信號模擬器一個(gè)實(shí)施例的模塊示意圖。
[0017]圖2是本實(shí)用新型一種復(fù)雜電磁環(huán)境干擾信號模擬器的流程示意圖?！揪唧w實(shí)施方式】
[0018]為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本實(shí)用新刑進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0019]圖1不出了本實(shí)用新型一種復(fù)雜電磁環(huán)境干擾信號模擬器的一個(gè)實(shí)施例:一種復(fù)雜電磁環(huán)境干擾信號模擬器，
[0020]包括安裝有液晶、鍵盤、USB、LAN、射頻口和音頻口的前面板；
[0021]包括實(shí)現(xiàn)電源信號和控制信號的轉(zhuǎn)接的背板；
[0022]包括實(shí)現(xiàn)各路干擾信號的功率合成的干擾功能板和功率合成板；
[0023]包括外接電源、并分別向前面板、背板、干擾功能板和功率合成板供電的嵌入式主控電源板；
[0024]其中所述嵌入式主控電源板通過DPI總線與干擾功能板連接，通過IIC總線、USB總線和前面板連接，通過RS485串行總線與功率合成板連接，實(shí)現(xiàn)雙向數(shù)據(jù)通訊，嵌入式主控板通過串行總線將得到測試數(shù)據(jù)經(jīng)過處理后送至前面板顯示。
[0025]根據(jù)本實(shí)用新型一種復(fù)雜電磁環(huán)境干擾信號模擬器的一個(gè)實(shí)施例:一種復(fù)雜電磁環(huán)境干擾信號模擬器，
[0026]包括安裝有液晶、鍵盤、USB、LAN、射頻口 I和音頻口的前面板；
[0027]包括實(shí)現(xiàn)電源信號和控制信號的轉(zhuǎn)接的背板:
[0028]包括實(shí)現(xiàn)各路干擾信號的功率合成的干擾功能板和功率合成板，所述干擾功能板主要是由產(chǎn)生各種干擾信號的FPGA、實(shí)現(xiàn)信號上變頻和數(shù)模轉(zhuǎn)換的DDS、完成干擾信號混個(gè)的合成器和控制電路的DSP組成；
[0029]包括外接㈠源、并分別向前面板、背板、干擾功能板和功率合成板供電的嵌入式主控電源板；
[0030]其中所述嵌入式主控電源板通過SPI總線與干擾功能板連接，通過[]C總線、USB總線和前面板連接，通過RS485串行總線與功率合成板連接，實(shí)現(xiàn)雙向數(shù)據(jù)通訊，嵌入式主控板通過串行總線將得到測試數(shù)據(jù)經(jīng)過處理后送至前面板顯示。
[0031]根據(jù)本實(shí)用新型一種復(fù)雜電磁環(huán)境干擾信號模擬器的另一個(gè)實(shí)施例:一種復(fù)雜電磁環(huán)境干擾信號模擬器，
[0032]包括安裝有液晶、鍵盤、USB、LAN、射頻口和音頻口的前面板；
[0033]包括實(shí)現(xiàn)電源信號和控制信號的轉(zhuǎn)接的背板；
[0034]包括實(shí)現(xiàn)各路干擾信號的功率合成的干擾功能板和功率合成板，所述干擾功能板主要是由產(chǎn)生各種干擾信號的FPGA、實(shí)現(xiàn)信號上變頻和數(shù)模轉(zhuǎn)換的DDS、完成干擾信號混合的合成器和控制電路的DSP組成，所述FPGA為EP2S90F1020C4型號的FPGA，所述實(shí)現(xiàn)信號上變頻和數(shù)模轉(zhuǎn)換的DDS為AD9957型號的DDS ；
[0035]包括外接電源、并分別向前面板、背板、干擾功能板和功率合成板供電的嵌入式主控電源板；
[0036]其中所述嵌入式主控電源板通過SPI總線與干擾功能板連接，通過IIC總線、USB總線和前面板連接，通過RS485串行總線與功率合成板連接，實(shí)現(xiàn)雙向數(shù)據(jù)通訊，嵌入式主控板通過串行總線將得到測試數(shù)據(jù)經(jīng)過處理后送至前面板顯示。[0037]AD9957型號的DDS支持高達(dá)400MHz的正交數(shù)字上變頻器。由于AD9957內(nèi)部集成了高速DDS、14bitDAC、時(shí)鐘倍頻電路和數(shù)字濾波器，當(dāng)應(yīng)用于無線或有線通信基礎(chǔ)設(shè)施系統(tǒng)時(shí)，可以實(shí)現(xiàn)基帶上的變頻，使數(shù)據(jù)傳輸簡單、成本低、效率高。IGSample / s的數(shù)控振蕩器(NCO)和DAC允許AD9957提供達(dá)到400MHz的直接輸出，因此無需使用上級變頻，面且阡低了對濾波器的要求。AD995T這些特性剛好滿足干擾信號信號產(chǎn)生。
[0038]為滿足復(fù)雜電磁環(huán)境模擬的要求，研究軟硬件的系統(tǒng)級設(shè)計(jì)，輔以仿真驗(yàn)證、板級驗(yàn)證的方法，采用的主要技術(shù)措施如下:
[0039]I)電路控制采用DSP芯片實(shí)現(xiàn)，DDS實(shí)現(xiàn)信號的上變頻和數(shù)模轉(zhuǎn)換，配合FPGA產(chǎn)生干擾信號
[0040]2)干擾信號產(chǎn)生部分在以FPGA為物理載體的S0C(System0nChip，片上系統(tǒng))上設(shè)計(jì)與實(shí)現(xiàn)。FPGA具有不漂移、不老化、工作可靠、可自檢、可編程、精度高等優(yōu)點(diǎn)，在設(shè)計(jì)階段即可對電路模型進(jìn)行功能和時(shí)序仿真，保證所設(shè)計(jì)的電路滿足要求。此外FPGA可以提供許多硬件底層的可重構(gòu)能力。特別是當(dāng)測試算法需要變化和升級時(shí)，F(xiàn)PGA器件可以很好地實(shí)現(xiàn)系統(tǒng)在線升級，該特性特別適合于擴(kuò)展功能的實(shí)現(xiàn)。
[0041]3)嵌入式的主控平臺主要由ARM主控電路、存儲(chǔ)器電路、網(wǎng)絡(luò)電路、精簡ISA擴(kuò)展總線r電路、多種串行總線(SP1、IIC、RS232、RS485、USB)等電路組成，主控平臺采用WinCE6.()的嵌入式操作系統(tǒng)。
[0042]嵌入式主控軟件運(yùn)行在嵌入式主控平臺上，如圖2所示:開機(jī)后，首先是WinCE6.0操作系統(tǒng)的啟動(dòng)，啟動(dòng)時(shí)間大約七秒左右，操作系統(tǒng)啟動(dòng)完成后，主控軟件開始啟動(dòng)運(yùn)行，啟動(dòng)完成后等待接受人機(jī)交互的控制指令，在進(jìn)行測試前，首先進(jìn)行干擾源參數(shù)的設(shè)置，根據(jù)不同的干擾模式(主要包括寬帶干擾、窄帶干擾、梳狀干擾以及掃頻干擾)，干擾設(shè)置的參數(shù)也有所區(qū)別，其中寬帶干擾主要設(shè)置中心頻率、峰值功率、調(diào)制方式、調(diào)制速率和調(diào)制頻偏；窄帶干擾主要設(shè)置中心頻率、峰值功率、調(diào)制方式、調(diào)制速率和調(diào)制頻偏；梳狀干擾主要設(shè)置起始頻率、終止頻率、掃描間隔、駐留時(shí)間、峰值功率；掃頻干擾主要設(shè)置起始頻率、終止頻率、頻率步進(jìn)、單頻帶寬、峰值功率。在設(shè)置完干擾參數(shù)后，打開干擾源，進(jìn)行復(fù)雜電磁環(huán)境干擾信號模擬。
[0043]除了測試部分的軟件功能外，還包含選項(xiàng)的設(shè)置以及幫助文件的功能，選項(xiàng)設(shè)置中包括網(wǎng)絡(luò)參數(shù)的設(shè)置、系統(tǒng)時(shí)間的設(shè)置、按鍵音的設(shè)置等等方面。幫助文件主要是本機(jī)工作的幫助提示性說明。
【權(quán)利要求】
1.一種復(fù)雜電磁環(huán)境干擾信號模擬器，共特征在于: 包括安裝有液晶、鍵盤、USB、LAN、射頻口和音頻口的前面板； 包括實(shí)現(xiàn)電源信號和控制信號的轉(zhuǎn)接的背板； 包括實(shí)觀各路干擾信號的功率合成的干擾功能板和功率合成板； 包括外接電源、并分別向前面板、背板、干擾功能板和功率合成板供電的嵌入式主控電源板； 其中所述嵌入式主控電源板通過SPI總線與干擾功能板連接，通過IIC總線、USB總線和前面板連接，通過RS485串行總線與功率合成板連接，實(shí)現(xiàn)雙向數(shù)據(jù)通訊，嵌入式主控板通過串行總線將得到測試數(shù)據(jù)經(jīng)過處理后送至前面板顯示。
2.根據(jù)權(quán)利要求1所述的一種復(fù)雜電磁環(huán)境干擾信號模擬器，其特征在于:所述干擾功能板主要是由產(chǎn)生各種干擾信號的FPGA、實(shí)現(xiàn)信號上變頻和數(shù)模轉(zhuǎn)換的DDS、完成干擾信號混合的合成器和控制電路的DSP組成。
3.根據(jù)權(quán)利要求2所述的一種復(fù)雜電磁環(huán)境干擾信號模擬器,其特征在于:所述FPGA為EP2S90F1020C4型號的FPGA，所述實(shí)現(xiàn)信號上變頻和數(shù)模轉(zhuǎn)換的DDS為AD9957型號的DDS。
【文檔編號】H04B17/00GK203466824SQ201320566336
【公開日】2014年3月5日 申請日期:2013年9月13日 優(yōu)先權(quán)日:2013年9月13日
【發(fā)明者】牛剛, 楊海濤, 陳國順, 王格芳, 夏明飛, 張亞軍, 劉明明 申請人:牛剛