本發(fā)明屬于高速環(huán)網(wǎng)通信技術(shù)，具體涉及一種具有公共時鐘的環(huán)形網(wǎng)絡拓撲結(jié)構(gòu)。

背景技術(shù)：

分布式控制技術(shù)是實現(xiàn)大容量電力電子系統(tǒng)模塊化與標準化的重要基礎(chǔ)，而高速光纖環(huán)網(wǎng)通信技術(shù)是實現(xiàn)分布式控制的重要技術(shù)手段?，F(xiàn)代數(shù)字通信中，既可以使用傳統(tǒng)金屬介質(zhì)，也可以使用光纖介質(zhì)。光纖通信具有抗干擾能力強的優(yōu)點，可以在各種復雜電磁環(huán)境下穩(wěn)定可靠工作，同時光纖通信具有通信速率高的優(yōu)點，使用光纖通信可以使通信速率達到上百Mbps。環(huán)網(wǎng)結(jié)構(gòu)具有靈活性高、組網(wǎng)方便的特點。將環(huán)網(wǎng)通信技術(shù)應用到電力電子裝置的分布式控制系統(tǒng)中，是未來大容量電力電子裝置的發(fā)展趨勢。

傳統(tǒng)的工業(yè)控制中為了搭建通信網(wǎng)絡，通常采用串口通信、SPI總線、CAN網(wǎng)絡和以太網(wǎng)通信等，這些通信方式通信速率不高、實時性不夠強，其中還有一些不適合構(gòu)建環(huán)形網(wǎng)絡。近年來，美國CPES研究人員開始采用一種HOTLink點對點通信技術(shù)來構(gòu)建環(huán)形網(wǎng)絡。已經(jīng)有芯片廠家研制了采用這種技術(shù)的專用通信芯片，研究人員采用這種芯片構(gòu)建了電力電子通信網(wǎng)絡，并設(shè)計了網(wǎng)絡通信協(xié)議PESNET。

然而基于專用通信芯片的環(huán)形通信網(wǎng)絡存在一些不足，首先是專用通信芯片價格昂貴，在節(jié)點數(shù)目比較多的環(huán)網(wǎng)中，因為專用芯片使用數(shù)量較大，造成控制系統(tǒng)成本居高不下。第二點是專用通信芯片引腳比較多，編程配置比較復雜，也一定程度上也影響了環(huán)網(wǎng)通信技術(shù)的大范圍推廣應用。第三點是環(huán)網(wǎng)中的任意兩個不相鄰的節(jié)點不能實現(xiàn)直接點對點通信，而只能依靠其他節(jié)點的轉(zhuǎn)發(fā)，而且串行數(shù)據(jù)在專用芯片中延時較長，造成網(wǎng)絡通信消耗的時間較長。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的就是針對現(xiàn)有技術(shù)的缺陷，提供一種具有公共時鐘的環(huán)形網(wǎng)絡拓撲結(jié)構(gòu)，大幅節(jié)省了網(wǎng)絡通信時間，提高了環(huán)網(wǎng)通信的效率。

本發(fā)明提供了一種具有公共時鐘的環(huán)形網(wǎng)絡拓撲結(jié)構(gòu)，其特征在于：它包括中央控制器和多個子節(jié)點，中央控制器作為主節(jié)點和多個子節(jié)點內(nèi)均設(shè)置有FPGA、第一收發(fā)模塊和第二收發(fā)模塊；FPGA與其對應的第一收發(fā)模塊和第二收發(fā)模塊電連接；第一收發(fā)模塊作為時鐘信號收發(fā)接口，第二收發(fā)模塊作為數(shù)據(jù)信號收發(fā)接口；多個第一收發(fā)模塊依次連接形成時鐘環(huán)網(wǎng)；時鐘環(huán)網(wǎng)為整個網(wǎng)絡傳輸公共時鐘，公共時鐘由主節(jié)點發(fā)出，每個子節(jié)點接收到時鐘的同時，將其發(fā)送到下一下節(jié)點；多個第二收發(fā)模塊依次連接形成數(shù)據(jù)信號環(huán)網(wǎng)；數(shù)據(jù)信號環(huán)網(wǎng)用來傳輸串行數(shù)據(jù)信號，主節(jié)點發(fā)出數(shù)據(jù)信號，數(shù)據(jù)信號將以公共時鐘信號為參考時鐘；每一個子節(jié)點以公共時鐘為參考接收數(shù)據(jù)信號的同時，將其發(fā)送到下一個節(jié)點。

所述第一收發(fā)模塊和第二收發(fā)模塊使用金屬傳輸介質(zhì)或光纖傳輸介質(zhì)。

所述公共時鐘最后終止于主節(jié)點的第一收發(fā)模塊的時鐘信號接收引腳；時鐘環(huán)網(wǎng)中每個節(jié)點的數(shù)據(jù)信號收發(fā)速率由主節(jié)點發(fā)出的公共時鐘頻率決定。

所述數(shù)據(jù)信號環(huán)網(wǎng)中的數(shù)據(jù)信號是按照4B/5B編碼格式進行編碼的，數(shù)據(jù)信號中包含數(shù)據(jù)和命令；4B/5B邏輯編碼對0-F這16個半字節(jié)數(shù)據(jù)進行編碼，每一個半字節(jié)數(shù)據(jù)對應一個5bit的編碼；另外對0-F這16個命令進行編碼，每一個命令對應一個10bit的編碼。通過4B/5B編碼，使串行序列中的數(shù)據(jù)和命令可通過邏輯判斷識別出來。

所述的主節(jié)點發(fā)送數(shù)據(jù)幀給所有子節(jié)點，子節(jié)點內(nèi)部時鐘信號和數(shù)據(jù)信號延遲小，各個子節(jié)點收到主節(jié)點的數(shù)據(jù)幀后，對數(shù)據(jù)幀進行解讀，執(zhí)行相應的操作。

所述子節(jié)點向主節(jié)點反饋數(shù)據(jù)幀，反饋的數(shù)據(jù)幀包括本節(jié)點的各種狀態(tài)、電壓電流采樣值；子節(jié)點和主節(jié)點使用公共的時鐘信號；子節(jié)點在進行工作狀態(tài)切換時可對發(fā)送到下一個節(jié)點的數(shù)據(jù)源進行無縫切換。

所述數(shù)據(jù)信號環(huán)網(wǎng)中主節(jié)點和每個子節(jié)點選擇公共時鐘信號的上升沿進行數(shù)據(jù)信號發(fā)送，選擇公共時鐘信號的下降沿進行數(shù)據(jù)信號接收讀??；子節(jié)點接收到公共時鐘信號時，通過端口直連將其發(fā)送出去；每個子節(jié)點接收到的數(shù)據(jù)信號和公共時鐘信號的相位關(guān)系是相同的。

所述數(shù)據(jù)信號環(huán)網(wǎng)的工作狀態(tài)由主節(jié)點指揮調(diào)度，主節(jié)點根據(jù)需要發(fā)起一次請求，該請求是要求子節(jié)點執(zhí)行某一項操作或要求子節(jié)點回傳本地采樣數(shù)據(jù)；數(shù)據(jù)信號環(huán)網(wǎng)在主節(jié)點的統(tǒng)一調(diào)度下，在主節(jié)點發(fā)送和主節(jié)點接收兩種狀態(tài)之間進行切換；當主節(jié)點有發(fā)送數(shù)據(jù)幀的需求時，主節(jié)點將數(shù)據(jù)幀發(fā)送到所有子節(jié)點，子節(jié)點根據(jù)數(shù)據(jù)幀進行相應的操作或反饋；當主節(jié)點沒有發(fā)送數(shù)據(jù)幀的需求時，主節(jié)點向所有子節(jié)點發(fā)送空閑命令，子節(jié)點接收到空閑命令不會有任何響應。

所述子節(jié)點接收到主節(jié)點請求反饋采樣數(shù)據(jù)的數(shù)據(jù)幀之后，子節(jié)點開始準備進行數(shù)據(jù)源切換，將發(fā)送到下一個節(jié)點的數(shù)據(jù)切換為本地數(shù)據(jù)源；數(shù)據(jù)源切換之前，子節(jié)點開始檢測上一個節(jié)點發(fā)來的數(shù)據(jù)信號；當檢測到一個完整的10bit數(shù)據(jù)或10bit命令時，就在下一個時鐘沿對數(shù)據(jù)源進行無縫切換。

本發(fā)明不需要采用專用的點對點通信芯片就可以實現(xiàn)高速環(huán)網(wǎng)通信，F(xiàn)PGA可以直接對串行序列解碼，大幅降低環(huán)網(wǎng)通信的應用成本。本發(fā)明的整個環(huán)網(wǎng)具有公共參考時鐘，數(shù)據(jù)收發(fā)穩(wěn)定可靠，序列解碼簡便易行，網(wǎng)絡通信速率可以由主節(jié)點根據(jù)需要實時調(diào)控。本發(fā)明的每個子節(jié)點收到時鐘信號和數(shù)據(jù)信號的同時，將它們轉(zhuǎn)發(fā)到下一個節(jié)點，接收和轉(zhuǎn)發(fā)是同步進行的，時鐘信號和數(shù)據(jù)信號在子節(jié)點內(nèi)部的延遲非常小。在環(huán)網(wǎng)的任意一個節(jié)點內(nèi)部，時鐘信號和數(shù)據(jù)信號始終保持同步。本發(fā)明的數(shù)據(jù)信號的串行序列采用4B/5B編碼格式，使串行序列中既包含數(shù)據(jù)，又包含命令，接收端可以根據(jù)4B/5B編碼格式非常方便地對數(shù)據(jù)和命令進行識別，根據(jù)預先設(shè)定的通信協(xié)議，可以很方便地識別出完整數(shù)據(jù)幀。本發(fā)明的環(huán)網(wǎng)具備兩種工作狀態(tài)，主節(jié)點發(fā)送狀態(tài)和主節(jié)點接收狀態(tài)，兩種工作狀態(tài)可以靈活切換，豐富了環(huán)網(wǎng)的功能。對于子節(jié)點而言，兩種工作狀態(tài)切換時，子節(jié)點發(fā)送到下一個節(jié)點的數(shù)據(jù)源可以無縫切換，既節(jié)省了通信時間，又不會在網(wǎng)絡中引入亂碼。

附圖說明

圖1是帶3個子節(jié)點的具有公共時鐘環(huán)網(wǎng)拓撲結(jié)構(gòu)示意圖

圖2是子節(jié)點內(nèi)部功能結(jié)構(gòu)圖與信號連接關(guān)系

圖3是具有公共時鐘環(huán)網(wǎng)的數(shù)據(jù)信號傳輸工作流程示意圖

圖4是環(huán)網(wǎng)通信協(xié)議中完整數(shù)據(jù)幀的格式

具體實施方式

下面結(jié)合附圖和具體實施例對本發(fā)明作進一步的詳細說明，便于清楚地了解本發(fā)明，但它們不對本發(fā)明構(gòu)成限定。

如圖1所示，本發(fā)明提供了一種具有公共時鐘的環(huán)形網(wǎng)絡拓撲結(jié)構(gòu)，其特征在于：它包括中央控制器和多個子節(jié)點，中央控制器作為主節(jié)點和多個子節(jié)點內(nèi)均設(shè)置有FPGA、第一收發(fā)模塊和第二收發(fā)模塊；FPGA與其對應的第一收發(fā)模塊和第二收發(fā)模塊電連接；第一收發(fā)模塊作為時鐘信號收發(fā)接口，第二收發(fā)模塊作為數(shù)據(jù)信號收發(fā)接口；多個第一收發(fā)模塊依次連接形成時鐘環(huán)網(wǎng)；時鐘環(huán)網(wǎng)為整個網(wǎng)絡傳輸公共時鐘，公共時鐘由主節(jié)點發(fā)出，每個子節(jié)點接收到時鐘的同時，將其發(fā)送到下一下節(jié)點，即第一收發(fā)模塊的時鐘發(fā)送引腳和時鐘接收引腳在FPGA內(nèi)部直接連在一起，實現(xiàn)同步收發(fā)；多個第二收發(fā)模塊依次連接形成數(shù)據(jù)信號環(huán)網(wǎng)；數(shù)據(jù)信號環(huán)網(wǎng)用來傳輸串行數(shù)據(jù)信號，主節(jié)點發(fā)出數(shù)據(jù)信號，數(shù)據(jù)信號將以公共時鐘信號為參考時鐘；每一個子節(jié)點以公共時鐘為參考接收數(shù)據(jù)信號的同時，將其發(fā)送到下一個節(jié)點，即數(shù)據(jù)信號也實現(xiàn)同步收發(fā)。主節(jié)點和每個子節(jié)點都不配備專用通信芯片，而是直接由FPGA引腳收發(fā)串行序列。所述數(shù)據(jù)信號是指節(jié)點之間進行傳輸?shù)拇行蛄?。由于時鐘信號和數(shù)據(jù)信號在子節(jié)點內(nèi)部實現(xiàn)同步收發(fā)，因此信號在子節(jié)點內(nèi)部的延遲很小。所有子節(jié)點都可以收到主節(jié)點發(fā)出的數(shù)據(jù)信號，所有子節(jié)點都以公共時鐘為參考接收數(shù)據(jù)信號，而且所有子節(jié)點之間接收數(shù)據(jù)信號的時間延遲很小。本發(fā)明具有兩個信號環(huán)網(wǎng)，公共時鐘信號環(huán)路和數(shù)據(jù)信號環(huán)路，兩路信號所采用的電平轉(zhuǎn)換芯片、光電轉(zhuǎn)換模塊、傳輸介質(zhì)類型、傳輸介質(zhì)長度是完全一樣的。

所述第一收發(fā)模塊和第二收發(fā)模塊使用金屬傳輸介質(zhì)或光纖傳輸介質(zhì)。

如果環(huán)網(wǎng)在物理層采用金屬介質(zhì)，則由金屬導線連接網(wǎng)絡中的主節(jié)點和全部子節(jié)點。在節(jié)點內(nèi)部對接收信號進行必要的電平等級轉(zhuǎn)換，以利于將接收的信號與FPGA的端口信號類型匹配。

如果環(huán)網(wǎng)在物理層采用光纖介質(zhì)，則由光纖連接網(wǎng)絡中的主節(jié)點和全部子節(jié)點。節(jié)點內(nèi)部的光收發(fā)模塊接收光信號后轉(zhuǎn)為PECL電信號，通過電平轉(zhuǎn)換芯片將PECL信號轉(zhuǎn)換為LVDS電信號，將LVDS電信號連接到FPGA芯片的LVDS端口。第一收發(fā)模塊或第二收發(fā)模塊發(fā)出光信號時也是由PECL電信號驅(qū)動的，F(xiàn)PGA芯片的LVDS端口發(fā)出LVDS電信號，通過電平轉(zhuǎn)換芯片將LVDS電信號轉(zhuǎn)為PECL電信號，將PECL電信號連接到。第一收發(fā)模塊或第二收發(fā)模塊的驅(qū)動引腳。

無論采用金屬導體連接還是采用高速光纖連接，目的是構(gòu)建底層信號傳輸介質(zhì)，使網(wǎng)絡中相鄰節(jié)點之間具備數(shù)字信號傳輸能力。在構(gòu)建底層信號傳輸介質(zhì)時，時鐘信號環(huán)網(wǎng)和數(shù)據(jù)信號環(huán)網(wǎng)在物理層上是一致的、等效的、可相互替代的。兩路信號所采用的電平轉(zhuǎn)換芯片、光電轉(zhuǎn)換模塊、傳輸介質(zhì)類型、傳輸介質(zhì)長度等都是完全一樣的。兩路信號在FPGA內(nèi)部取用處理之后相位關(guān)系保持不變。通過這些特殊處理方式，使兩路信號在整個環(huán)網(wǎng)通路上始終保持同步，而不會發(fā)生信號之間相位的偏移。

所述公共時鐘最后終止于主節(jié)點的第一收發(fā)模塊的時鐘信號接收引腳；時鐘環(huán)網(wǎng)中每個節(jié)點的數(shù)據(jù)信號收發(fā)速率由主節(jié)點發(fā)出的公共時鐘頻率決定。

所述數(shù)據(jù)信號環(huán)網(wǎng)中的數(shù)據(jù)信號是按照4B/5B編碼格式進行編碼的，數(shù)據(jù)信號中既包含一般意義上的數(shù)據(jù)(data)，也包含命令(command)，這是根據(jù)4B/5B編碼的特點定義的。4B/5B邏輯編碼對0-F這16個半字節(jié)數(shù)據(jù)進行編碼，每一個半字節(jié)數(shù)據(jù)對應一個5bit的編碼；另外對0-F這16個命令進行編碼，每一個命令對應一個10bit的編碼。通過4B/5B編碼，使串行序列中的數(shù)據(jù)和命令可通過邏輯判斷識別出來。通過這種編碼方式，簡化了接收端對串行序列的解碼邏輯。在一個完整的數(shù)據(jù)幀中，以幀頭命令開始，以幀尾命令結(jié)束，幀頭命令和幀尾命令之間是需要傳輸?shù)臄?shù)據(jù)包。

環(huán)網(wǎng)工作過程中有兩種工作狀態(tài)，一種工作狀態(tài)是主節(jié)點發(fā)送數(shù)據(jù)幀給所有子節(jié)點，因為子節(jié)點內(nèi)部時鐘信號和數(shù)據(jù)信號延遲非常小，因此各個子節(jié)點幾乎同時收到主節(jié)點的數(shù)據(jù)幀。各個子節(jié)點收到主節(jié)點的數(shù)據(jù)幀后，對數(shù)據(jù)幀進行解讀，執(zhí)行相應的操作。另一種工作狀態(tài)是子節(jié)點向主節(jié)點反饋數(shù)據(jù)幀，反饋的數(shù)據(jù)幀主要是本節(jié)點的各種狀態(tài)、電壓電流采樣值等。由于子節(jié)點和主節(jié)點使用公共的時鐘信號，因此子節(jié)點在進行工作狀態(tài)切換時，可以對發(fā)送到下一個節(jié)點的數(shù)據(jù)源進行無縫切換，不會因為數(shù)據(jù)源切換打斷一個完整的字節(jié)傳輸，不會在環(huán)網(wǎng)中引入亂碼。

公共時鐘信號是由主節(jié)點發(fā)出的，主節(jié)點持續(xù)不斷地向下一個子節(jié)點發(fā)送公共時鐘信號，公共時鐘信號經(jīng)過每個子節(jié)點的轉(zhuǎn)發(fā)最終回到主節(jié)點。即主節(jié)點持續(xù)不斷地為整個環(huán)網(wǎng)提供公共時鐘信號所述數(shù)據(jù)信號環(huán)網(wǎng)中主節(jié)點和每個子節(jié)點選擇公共時鐘信號的上升沿進行數(shù)據(jù)信號發(fā)送，選擇公共時鐘信號的下降沿進行數(shù)據(jù)信號接收讀??；子節(jié)點接收到公共時鐘信號時，通過端口直連將其發(fā)送出去，不存在程序處理延遲；子節(jié)點接收數(shù)據(jù)信號時，在公共時鐘信號的下降沿讀取數(shù)據(jù)信號，在下一個公共時鐘信號的上升沿將數(shù)據(jù)信號發(fā)送出去。采用這種處理方式，使兩路信號在FPGA內(nèi)部取用處理之后相位關(guān)系保持不變。即對于每個子節(jié)點來講，它們接收到的數(shù)據(jù)信號和公共時鐘信號的相位關(guān)系都是相同的。

所述數(shù)據(jù)信號環(huán)網(wǎng)的工作狀態(tài)由主節(jié)點指揮調(diào)度，主節(jié)點根據(jù)需要發(fā)起一次請求，該請求是要求子節(jié)點執(zhí)行某一項操作或要求子節(jié)點回傳本地采樣數(shù)據(jù)；數(shù)據(jù)信號環(huán)網(wǎng)在主節(jié)點的統(tǒng)一調(diào)度下，在主節(jié)點發(fā)送和主節(jié)點接收兩種狀態(tài)之間進行切換；當主節(jié)點有發(fā)送數(shù)據(jù)幀的需求時，主節(jié)點將數(shù)據(jù)幀發(fā)送到所有子節(jié)點，子節(jié)點根據(jù)數(shù)據(jù)幀進行相應的操作或反饋；當主節(jié)點沒有發(fā)送數(shù)據(jù)幀的需求時，主節(jié)點向所有子節(jié)點發(fā)送空閑命令，子節(jié)點接收到空閑命令不會有任何響應。

所述子節(jié)點接收到主節(jié)點請求反饋采樣數(shù)據(jù)的數(shù)據(jù)幀之后，子節(jié)點開始準備進行數(shù)據(jù)源切換，將發(fā)送到下一個節(jié)點的數(shù)據(jù)切換為本地數(shù)據(jù)源；數(shù)據(jù)源切換之前，子節(jié)點開始檢測上一個節(jié)點發(fā)來的數(shù)據(jù)信號；當檢測到一個完整的10bit數(shù)據(jù)或10bit命令時，就在下一個時鐘沿對數(shù)據(jù)源進行無縫切換。

本說明書未作詳細描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。