專利名稱：半導(dǎo)體集成電路及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路及其操作方法，并且特別地涉及在不使用具有響應(yīng)率問題的PLL電路的情況下生成供應(yīng)給接收混頻器的本地信號方面有效的技木。
背景技術(shù)：
其內(nèi)裝備有半導(dǎo)體集成電路和天線的所謂的IC卡執(zhí)行在讀寫器件與半導(dǎo)體集成電路之間的信息交換，并且實現(xiàn)各種功能，例如傳輸保留于IC卡內(nèi)的數(shù)據(jù)、保存由讀寫器件所傳輸?shù)臄?shù)據(jù)等。根據(jù)國際標準IS0/IEC14443，具有非接觸式接ロ的IC卡被稱為PICC并且執(zhí)行與稱為rcD的讀寫器件間的RF通信。順便提一下，ISO是國際標準化組織(International Organization for Standardization)的ifB§ 。 IEC ^SP示電エ(International Electrical Commision)的縮略語。PICC 是鄰近卡(Proximity Card)的縮略語，以及 PCD 是鄰近耦合器件(Proximity Coupling Device)的縮略語。例如，在國際標準IS0/IEC14443的類型A中，從P⑶到PICC的通信已被定義為在具有ASK100%的調(diào)制深度的調(diào)制方案下基于變形鏡系統(tǒng)的編碼系統(tǒng)。但是，在國際標準 IS0/IEC14443的類型B中，從P⑶到PICC的通信已被定義為在具有ASK10%的調(diào)制速率的調(diào)制方案下基于變形鏡系統(tǒng)的編碼系統(tǒng)。順便提一下，NRZ-L是不歸零電平(Non Return to Zero-Level)的縮略語。ASK是作為數(shù)字調(diào)制方案之一的幅移鍵控(Amplitude Shift Keying)的縮略語?！N通信技術(shù)近年來得到了廣泛地使用，其被稱為近場通信(NFC)技術(shù)并且其簡化了對家用電器、數(shù)字媒體和消費品、內(nèi)容和商業(yè)交易的無線通信耦合，以及對它們的傳播。這種NFC技術(shù)具有與現(xiàn)有各種通信系統(tǒng)的兼容性并且允許使用13. 56MHz的RF頻率的在大約IOcm處最大通信速率為847Kbps附近的近場通信。特別地，已經(jīng)在其中內(nèi)置了具有電子支付功能的IC卡微型計算機(安全芯片)的移動電話終端被配備了 NFC技木，旨在通過利用它來進行各種非接觸式電子支付(例如在非接觸式商店的商品購買的付款、在站點的交通費用的支付等)而為終端用戶提高便利性。順便提一下，NFC是近場通信(Near Field Communication)白勺IfB^i胃。利用在使用該NFC技術(shù)的非接觸式IC卡與讀寫器件之間的ASK調(diào)制的通信利用了在讀寫器件的相對大的環(huán)形天線與非接觸式IC卡的相對小的環(huán)形天線之間的電磁耦
ム I=I O另ー方面，下面的非專利文獻1已經(jīng)描述了，通信漏洞(communication hole)由于非接觸式IC卡的環(huán)形天線與讀寫器件的角度、它們之間的距離等而出現(xiàn)。這種現(xiàn)象表明，在負載調(diào)制處的ASK調(diào)制的振幅是最不可實現(xiàn)的，盡管非接觸式IC卡存在于讀寫器件的操作磁場范圍之內(nèi)，并且足夠的RF功率由讀寫器件供應(yīng)給非接觸式IC卡。出現(xiàn)通信漏洞的原因是由于這樣的事實當非接觸式IC卡的環(huán)形天線被布置成近似平行于讀寫器件的大環(huán)形天線的外圍部分時，從讀寫器件的環(huán)形天線的內(nèi)部和外部生成的磁場的兩條線的方向在非接觸式IC卡的環(huán)形天線之內(nèi)是相反的，從而消除了 RF接收信號。此外，下面的非專利文獻1還描述了這樣的建議將不僅含有實數(shù)振幅而且含有虛軸方向的振幅和相位的合成矢量提供作為通信漏洞的解決方案。此外，下面的非專利文獻2已經(jīng)描述了避免由于接收信號與本地信號(LO)波之間的相位關(guān)系而沒有獲得檢測信號的零點的零點避免電路，其中零差檢測被應(yīng)用于RFID系統(tǒng)的讀寫器件。零點避免電路通過相位不同的LO波來檢測接收信號并且選擇性地接收檢測電平大的信道。此外，在零點避免電路中，RF接收信號被供應(yīng)給兩個接收混頻器(mixer) 之一的輸入端，并且LO信號和相移了 π/2(90° )的相移LO信號分別被供應(yīng)給一個接收混頻器的另一個輸入端和另一個接收混頻器的另一個輸入端。來自一個接收混頻器的輸出的I信道基帶信號，以及來自另一個接收混頻器的輸出的Q信道基帶信號分別通過I信道基帶放大器和Q信道基帶放大器來供應(yīng)給選擇器的一個輸入端及其另一個輸入端。具有I 信道和Q信道中的任何一個的大檢測電平的基帶信號由選擇器選定為接收數(shù)據(jù)并且供應(yīng)給控制單元。順便提一下，零點被認為是一種基本上類似于以上的通信漏洞的現(xiàn)象。在下面的專利文獻1中已經(jīng)描述了執(zhí)行在原理上與非專利文獻2所描述的零差接收器相同的接收操作的直接變頻接收器。供應(yīng)給兩個接收混頻器的本地信號以及相位相差 90°的相移本地信號由包括壓控振蕩器(VCO)的鎖相環(huán)(PLL)生成。傳統(tǒng)的超外差式接收器需要用于以頻率轉(zhuǎn)換來進行圖像頻率的干涉波消除的圖像消除濾波器，然而在下面的專利文獻1中所描述的直接變頻接收器具有這樣的優(yōu)點讓用作外部零件的圖像消除濾波器變得不必要。此外，在下面的非專利文獻3中描述了在數(shù)字無繩電話中所使用的直接變頻接收器。非專利文獻3還描述了 稱為吉爾伯特混頻器(Gilbert mixer)的雙平衡型交叉耦合式四混頻器(quad mixer) 一般被用于直接變頻接收器的接收混頻器。在該接收混頻器中， 已經(jīng)采用了其中負載電阻器、兩個差分對晶體管和恒流源串聯(lián)耦接于電源電壓和地電壓之間的模擬電路結(jié)構(gòu)。[專利文獻1]日本未經(jīng)審查專利公開No.2001-211098[非專利文獻 1]Hiroshi Karibe “ Introduction To Design of Contactless IC Card (非接觸IC卡設(shè)計導(dǎo)論)”，由Nikkan Kogyo Shinbun有限公司出版，pp 46-50，2005 年10月31日[非專利文獻2]Naohisa Takayama"Effects of Null-Point Avoidance Circuit for UHF-Band RFID Reader-Writer Device (用于UHF帶RFID讀寫器件的零點避免電路煩的效果)，，，2005 IEICE Communication Society Conference, Program Number B-5-166, Page 566[非專利文獻 3]Christopher Dennis Hull 等，"A Direct-Conversion Receiver for 900MHz (ISM Band) Spread-Spectrum Digital Cordless Telephone (用于900MHz (ISM 帶)擴散譜數(shù)字無繩電話的直接變頻接收器)”，IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL. 31，NO. 12，1996 年 12 月，PP. 1955-1963

發(fā)明內(nèi)容
在本發(fā)明之前，本發(fā)明人等已經(jīng)參與了裝備有使用13. 56MHz的RF頻率的NFC技術(shù)的IC卡微型計算機的半導(dǎo)體集成電路的RF接收單元的研發(fā)。在本發(fā)明之前，本發(fā)明人等已經(jīng)決定采用已使圖像消除濾波器變得不必要的直接變頻接收器來將RF接收頻率下變頻為基帶信號頻率，以便降低半導(dǎo)體集成電路的成本以及外部零件的數(shù)量。因而，在本發(fā)明之前，本發(fā)明人等已經(jīng)研究了生成供應(yīng)給專利文獻1所描述的直接變頻接收器的接收混頻器的本地信號的鎖相環(huán)(PLL)電路。PLL電路一般地包括用于生成相對溫度變化等穩(wěn)定的參考頻率的晶體振蕩器、參考分頻器、相位頻率比較器(PFD)、電荷泵電路、RF壓控振蕩器(RFVCO)和VCO分頻器。各自具有精確的頻率的本地信號能夠由 PLL電路根據(jù)參考頻率和這兩個分頻器的分頻數(shù)來生成。但是，作為本發(fā)明人等所進行的進ー步研究的結(jié)果，該研究掲示了這樣的問題 用于生成參考頻率的晶體振蕩器在開始非接觸式IC卡與讀寫器件之間的通信時啟動速度緩慢。為了解決該問題，本發(fā)明人等在本發(fā)明之前還研究了將在NFC技術(shù)中所使用的 13. 56MHz的RF頻率的載波信號用作不使用用于生成參考頻率的晶體振蕩器的替代的另 ー種系統(tǒng)。但是，由于基于調(diào)制深度ASK100 %的調(diào)制方案已經(jīng)由國際標準IS0/IEC14443 的類型A的通信所采用，對應(yīng)于被當作供應(yīng)給相位頻率比較器(PFD)的參考頻率信號的 13. 56MHz的RF頻率的載波信號的振幅值在調(diào)制深度100%的時刻變?yōu)榱?。因而，由本發(fā)明人等所進行的研究還掲示了另ー個問題PLL電路在載波信號的振幅值為零的期間內(nèi)變成未鎖定狀態(tài)，到PLL電路在載波信號的振幅值由零恢復(fù)為預(yù)定值之后再次變?yōu)殒i定狀態(tài)之前的恢復(fù)時間是長的。本發(fā)明正是由于本發(fā)明人等在本發(fā)明之前所進行的上述研究而作出的。因此，本發(fā)明的ー個目的是要在不使用具有響應(yīng)率問題的PLL電路的情況下生成供應(yīng)給接收混頻器的本地信號。本發(fā)明的另ー個目的是提高在本地信號由調(diào)制深度為ASK100%的RF頻率的載波信號生成時的響應(yīng)率。根據(jù)本說明書和附圖的描述，本發(fā)明的以上及其它的目的和新特征將會是顯而易見的。本申請所公開的發(fā)明的ー個典型的創(chuàng)造性方面將簡要描述如下本發(fā)明的ー種典型實施例是裝備有接收混頻器( 和信號發(fā)生器( 的半導(dǎo)體集成電路，其中所述信號發(fā)生器(3)生成供應(yīng)給接收混頻器的本地信號(L0_I和L0_Q)。接收混頻器被供應(yīng)以RF接收信號和本地信號并且因此接收混頻器產(chǎn)生接收混頻器輸出信號。信號發(fā)生器(3)具有多級延遲電路(32)、相位檢測單元(3 和時鐘發(fā)生単元 034)。多級延遲電路(32)響應(yīng)于包含于RF接收信號內(nèi)的載波信號(Cr)而生成包括相位時序彼此相差預(yù)定的延遲時間(τ)多個時鐘脈沖信號(tap0，l，2，...，8)的脈沖序列。
相位檢測單元(3 檢測在產(chǎn)生于由多級延遲電路所生成的脈沖序列中的特定時鐘脈沖信號(tap8)的電壓電平(“L”)與先于特定時鐘脈沖信號而產(chǎn)生的預(yù)定數(shù)量的時鐘脈沖信號(tap0，l，2，...，7)的電壓電平(“H”)之間的差異，從而檢測出該特定時鐘脈沖信號是否具有規(guī)定的相位(180° )并且生成檢測輸出信號。時鐘發(fā)生單元(34)包括選擇器(341)和第一信號合成邏輯電路(342，343)。選擇器響應(yīng)于由相位檢測單元生成的檢測輸出信號而從由多級延遲電路生成的時鐘脈沖信號中輸出分別具有多個預(yù)先選定的相位(0°，45°，90°，135° )的多個選擇時鐘脈沖信號(tap0，2，4，6)。第一信號合成邏輯電路對由選擇器輸出的選擇時鐘脈沖信號執(zhí)行邏輯運算 (EX-OR)，從而生成供應(yīng)給接收混頻器的本地信號(參照圖2，3和4)。由本申請所公開的一個典型發(fā)明所獲得的有利效果將簡要解釋如下根據(jù)本發(fā)明，供應(yīng)給接收混合器的本地信號能夠在不使用具有響應(yīng)率問題的PLL 電路的情況下生成。


圖1是示出根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路和非接觸式IC卡的基本結(jié)構(gòu)的圖形；圖2是示出圖1所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2的接收電路B5的電路結(jié)構(gòu)的圖形；圖3是示出在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2的接收電路B5中的時鐘發(fā)生器3的多級延遲電路32的電路操作的波形圖；圖4是示出在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2的接收電路B5中的時鐘發(fā)生器3的時鐘發(fā)生單元34的兩個異或電路342和343的電路操作的波形圖；圖5是示出圖2所示的根據(jù)本發(fā)明的第一實施例的時鐘發(fā)生器3的多級延遲電路 32的具體電路的結(jié)構(gòu)的圖形；圖6是示出表示包含于圖5所示的根據(jù)本發(fā)明的第一實施例的時鐘發(fā)生器3的多級延遲電路32之內(nèi)的NAND電路NANDl和反相器hvl的具體電路的結(jié)構(gòu)的圖形；圖7是示出用于包含于圖6所示的根據(jù)本發(fā)明的第一實施例的多級延遲電路32 之內(nèi)的NAND電路NANDl和反相器hvl的具體半導(dǎo)體集成電路的部分器件布局的圖形；圖8是示出在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2中的接收電路B5的第一高通濾波器51和第二高通濾波器5Q中的每一個的電路操作的波形圖；圖9是示出在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2中的接收電路B5的A/D轉(zhuǎn)換器72內(nèi)所使用的非線性A/D轉(zhuǎn)換器的輸入/輸出特性的圖形；圖10是示出用于實現(xiàn)圖9所示的A/D轉(zhuǎn)換器的模擬輸入電壓對數(shù)字輸出信號的非線性特性的根據(jù)本發(fā)明的第一實施例的閃速型非線性A/D轉(zhuǎn)換器72的結(jié)構(gòu)的圖形；圖11是示出用于實現(xiàn)A/D轉(zhuǎn)換器的模擬輸入對數(shù)字輸出信號的非線性特性的根據(jù)本發(fā)明的第二實施例的逐次逼近型非線性A/D轉(zhuǎn)換器72的結(jié)構(gòu)的圖形；圖12是用于描述圖11所示的根據(jù)本發(fā)明的第二實施例的逐次逼近型非線性A/D轉(zhuǎn)換器72的非線性二分捜索的算法的圖形；圖13是示出用于實現(xiàn)A/D轉(zhuǎn)換器的模擬輸入電壓對數(shù)字輸出信號的非線性特性的根據(jù)本發(fā)明的第三實施例的流水線型(pipeline)非線性A/D轉(zhuǎn)換器72的結(jié)構(gòu)的圖形； 以及圖14是示出圖13所示的根據(jù)本發(fā)明的第三實施例的流水線型非線性A/D轉(zhuǎn)換器 72的A/D轉(zhuǎn)換操作和輸入/輸出特性的圖形。
具體實施例方式1.實施例概要以下將首先解釋本申請所公開的本發(fā)明的典型實施例的概要。在典型實施例的概要的描述中以圓括號指出的附圖的參考編號僅說明包含于參考編號所依附的零件的概念之內(nèi)的元件。[1]本發(fā)明的ー種典型實施例是裝備有接收混頻器( 和信號發(fā)生器(3)的半導(dǎo)體集成電路，其中該信號發(fā)生器C3)生成供應(yīng)給接收混合器的本地信號(L0_I和L0_Q)。接收混合器被供應(yīng)以RF接收信號和本地信號，從而從其中生成接收混合器輸出信號。信號發(fā)生器(3)具有多級延遲電路(32)、相位檢測單元(3 和時鐘發(fā)生単元 034)。多級延遲電路(3 響應(yīng)于RF接收信號內(nèi)所包含的載波信號(Cr)而生成包括相位時序彼此相差預(yù)定的延遲時間(τ )的多個時鐘脈沖信號(tapO, tapl, tap2, ... , tap8) 的脈沖序列。相位檢測單元(3 檢測在產(chǎn)生于由多級延遲電路所生成的脈沖序列中的特定時鐘脈沖信號(tap8)的電壓電平(“L”)與先于特定時鐘脈沖信號而產(chǎn)生的預(yù)定數(shù)量的時鐘脈沖信號(tapO, tapl, tap2, ... , tap7)的電壓電平(“H”)之間的差異，從而檢測出該特定時鐘脈沖信號是否具有規(guī)定的相位(180° )并且生成檢測輸出信號。時鐘發(fā)生単元(34)包括選擇器(341)和第一信號合成邏輯電路(342，343)。選擇器響應(yīng)于由相位檢測單元生成的檢測輸出信號而從由多級延遲電路生成的時鐘脈沖信號中輸出分別具有多個預(yù)先選定的相位(0°，45°，90°，135° )的多個選擇時鐘脈沖信號(tapO，tap2, tap4, tap6)。第一信號合成邏輯電路對由選擇器輸出的選擇時鐘脈沖信號執(zhí)行邏輯運算 (EX-OR)，從而生成供應(yīng)給接收混頻器的本地信號(參照圖2，3和4)。根據(jù)該實施例，在不使用具有響應(yīng)率問題的PLL電路的情況下生成供應(yīng)給接收混合器的本地信號是可能的。在一種優(yōu)選的實施例中，多級延遲電路(3 包括串聯(lián)耦接的多個延遲電路(320， O^jI J O^JZJJ · · · J 3 / J O相位檢測單元包括多個觸發(fā)器(330，331，332，...，337)和相位檢測器(33P)。多級延遲電路中的延遲電路生成脈沖序列的時鐘脈沖信號并且將其供應(yīng)給選擇器以及相位檢測單元的觸發(fā)器。觸發(fā)器的多個輸出信號被供應(yīng)給相位檢測器。從而，相位檢測器生成檢測輸出信號并且將其供應(yīng)給選擇器(參照圖2)。在另一種優(yōu)選實施例中，首先產(chǎn)生于由多級延遲電路生成的脈沖序列中的起始時鐘脈沖信號(tapO)被公共地供應(yīng)給觸發(fā)器的多個觸發(fā)輸入端(參照圖2)。在又一種優(yōu)選實施例中，接收混頻器包括第一接收混頻器和第二接收混頻器 OQ)。相位檢測單元(3 檢測出特定時鐘脈沖信號是否具有大約為180°的規(guī)定相位并且生成檢測輸出信號。選擇器響應(yīng)于由相位檢測單元生成的檢測輸出信號而輸出具有大約0°相位的第一選擇時鐘脈沖信號(tapO)、具有大約45°相位的第二選擇時鐘脈沖信號(tap》、具有大約90°相位的第三選擇時鐘脈沖信號(tap4)以及具有大約135°相位的第四選擇時鐘脈沖信號(tap6)。第一信號合成邏輯電路的第一邏輯電路(34 對第一選擇時鐘脈沖信號和第三選擇時鐘脈沖信號執(zhí)行第一邏輯運算(EX-OR)，從而生成供應(yīng)給第一接收混頻器的第一 RF 本地信號(L0_I)。第一信號合成邏輯電路的第二邏輯電路(34 對第二選擇時鐘脈沖信號和第四選擇時鐘脈沖信號執(zhí)行第二邏輯運算(EX-OR)，從而生成供應(yīng)給第二接收混頻器的第二 RF 本地信號(L0_Q)。在再一種優(yōu)選實施例中，時鐘發(fā)生單元(34)還包括響應(yīng)于第一 RF本地信號和第二 RF本地信號而生成第一非反轉(zhuǎn)(non-inversion)數(shù)字時鐘信號(S0_I)、第一反轉(zhuǎn) (inversion)數(shù)字時鐘信號(SI_I)、第二非反轉(zhuǎn)數(shù)字時鐘信號(S0_Q)和第二反轉(zhuǎn)數(shù)字時鐘信號(SI_Q)的第二信號合成邏輯電路(344)。第一接收混頻器由響應(yīng)于第一 RF本地信號、第一非反轉(zhuǎn)數(shù)字時鐘信號和第一反轉(zhuǎn)數(shù)字時鐘信號而操作的第一直接采樣混頻器所配置。第二接收混頻器由響應(yīng)于第二 RF本地信號、第二非反轉(zhuǎn)數(shù)字時鐘信號和第二反轉(zhuǎn)數(shù)字時鐘信號而操作的第二直接采樣混頻器所配置(參照圖2)。根據(jù)另外一種優(yōu)選實施例的半導(dǎo)體集成電路還裝配有載波檢測器(9)、第一復(fù)位開關(guān)晶體管0^6)和第二復(fù)位開關(guān)晶體管0^6)。第一復(fù)位開關(guān)晶體管被耦接于第一直接采樣混頻器的輸出端與地電位之間。第二復(fù)位開關(guān)晶體管被耦接于第二直接采樣混頻器的輸出端與地電位之間。載波檢測器(9)檢測包含于RF接收信號中的載波信號(Cr)的振幅電平。當載波信號的振幅電平被降低至規(guī)定的振幅電平或更小時，載波檢測器控制第一復(fù)位開關(guān)晶體管和第二復(fù)位開關(guān)晶體管以使它們從非導(dǎo)通狀態(tài)變?yōu)閷?dǎo)通狀態(tài)(參照圖2)。根據(jù)又一種優(yōu)選實施例的半導(dǎo)體集成電路還裝備有耦接于第一直接采樣混頻器的輸入端與第二直接采樣混頻器的輸入端之間的低噪聲放大器(1)。低噪聲放大器由將RF接收信號轉(zhuǎn)換成電流的低噪聲跨導(dǎo)放大器所配置。低噪聲跨導(dǎo)放大器、第一直接采樣混頻器和第二直接采樣混頻器配置直接變頻接收器。第一接收基帶信號由第一直接采樣混頻器生成，以及第二接收基帶信號由第二直接采樣混頻器生成 (參照圖2)。在再一種優(yōu)選實施例中，低噪聲跨導(dǎo)放大器能夠基于近場通信(NFC)技術(shù)來放大RF接收信號(參照圖2)。根據(jù)另ー種優(yōu)選實施例的半導(dǎo)體集成電路還裝備有第一高通濾波器(51)、第二高通濾波器(5Q)、第一基帶放大器(61)、第二基帶放大器(6Q)和A/D轉(zhuǎn)換單元(7)。第一高通濾波器的輸入端和第二高通濾波器的輸入端分別耦接至第一直接采樣混頻器的輸出端和第二直接采樣混頻器的輸出端。第一基帶放大器的輸入端和第二基帶放大器的輸入端分別耦接至第一高通濾波器的輸出端和第二高通濾波器的輸出端。A/D轉(zhuǎn)換単元的輸入端耦接至第一基帶放大器的輸出端和第二基帶放大器的輸出端。A/D轉(zhuǎn)換單元由具有非線性輸入/輸出特性的非線性型A/D轉(zhuǎn)換器(7 所配置， 以便滿足或適應(yīng)由第一高通濾波器的輸出端和第二高通濾波器的輸出端的瞬態(tài)響應(yīng)所致的電壓波動，其中該瞬態(tài)響應(yīng)由從基于近場通信技術(shù)的RF接收信號的小振幅到其大振幅的振幅波動所致。在ー種具體的實施例中，非線性A/D轉(zhuǎn)換器由快閃型非線性A/D轉(zhuǎn)換器、逐次逼近型非線性A/D轉(zhuǎn)換器和流水線型非線性A/D轉(zhuǎn)換器中的任ー種所配置(參照圖10，11和 13)。[2]根據(jù)本發(fā)明的另一方面的ー種典型實施例是ー種半導(dǎo)體集成電路的操作方法，該半導(dǎo)體集成電路裝備有接收混頻器O)以及生成供應(yīng)給接收混頻器的本地信號(L0_ I和L0_Q)的信號發(fā)生器(3)。接收混頻器被供應(yīng)以RF接收信號和本地信號，從而從其中生成接收混頻器輸出信號。信號發(fā)生器C3)包括多級延遲電路(32)、相位檢測單元(3 和時鐘發(fā)生単元 034)。多級延遲電路(32)響應(yīng)于在RF接收信號中所包含的載波信號(Cr)而生成包括相位時序彼此相差預(yù)定的延遲時間(τ)的多個時鐘脈沖信號(tapO，tapl, tap2,...， tap8)的脈沖序列。相位檢測單元(3 檢測在產(chǎn)生于由多級延遲電路所生成的脈沖序列中的特定時鐘脈沖信號(tap8)的電壓電平(“L”)與先于特定時鐘脈沖信號而產(chǎn)生的預(yù)定數(shù)量的時鐘脈沖信號(tapO, tapl, tap2, ... , tap7)的電壓電平(“H”)之間的差異，從而檢測出特定時鐘脈沖信號是否具有規(guī)定的相位(180° )并且生成檢測輸出信號。時鐘發(fā)生単元(34)包括選擇器(341)和第一信號合成邏輯電路(342，343)。選擇器響應(yīng)于由相位檢測單元生成的檢測輸出信號而從由多級延遲電路生成的時鐘脈沖信號中輸出分別具有多個預(yù)先選定的相位(0°，45°，90°和135° )的多個選擇時鐘脈沖信號(tapO, tap2, tap4和tap6)。第一信號合成邏輯電路對由選擇器輸出的選擇時鐘脈沖信號執(zhí)行邏輯運算 (EX-OR)，從而生成供應(yīng)給接收混頻器的本地信號(參照圖2，3和4)。根據(jù)該實施例，在不使用具有響應(yīng)率問題的PLL電路的情況下生成供應(yīng)給接收混合器的本地信號是可能的。2.實施例的進ー步詳細描述以下將更詳細地解釋實施例。順便提一下，在用于解釋實施本發(fā)明的最佳模式的全部附圖中，相同的參考編號分別附于具有與各附圖中的零件功能相同的功能的零件，并且將省略它們各自的描述。[第一實施例]《半導(dǎo)體集成電路和非接觸式IC卡》圖1是示出根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路和非接觸式IC卡的基本結(jié)構(gòu)的圖形。如圖1所示，非接觸式IC卡Bl包括環(huán)形線圈天線Li、電容器CO和半導(dǎo)體集成電路B2。半導(dǎo)體集成電路B2具有電源電路B3、內(nèi)部電路B4以及用于耦接天線Ll的天線端 LA 禾口 LB0已經(jīng)從讀寫器件接收到作為電磁波的13. 56MHz的RF頻率的天線Ll將高頻AC信號輸出到天線端LA和LB。在IC卡Bl與讀寫器件通信時，在天線端LA和LB處的高頻AC 信號由傳輸信息信號(數(shù)據(jù))所調(diào)制?！峨娫措娐贰冯娫措娐稡3由整流電路和平滑電容器組成。整流電路整流并平滑由設(shè)置于IC卡之上的天線Ll所接收到的AC信號，從而獲得輸出電源電壓VDD。電壓調(diào)節(jié)器可以內(nèi)置于電源電路B3之內(nèi)，用于防止輸出電源電壓Vdd超過預(yù)定的電壓。由電源電路B3輸出的電源電壓Vdd被供應(yīng)作為內(nèi)部電路(interval circuit)B4的操作電源電壓?！秲?nèi)部電路》內(nèi)部電路B4包括接收電路B5、發(fā)送電路B6、信號處理器B7和存儲器B8。《接收電路》接收電路B5解調(diào)疊加于由置于IC卡內(nèi)的天線L2所接收到的AC信號之上的信息信號，并且將它作為數(shù)字接收信息信號SR供應(yīng)給信息處理器B7?！秱鬏旊娐贰穫鬏旊娐稡6接收由信號處理器B7所輸出的數(shù)字傳輸信息信號ST并且根據(jù)數(shù)字傳輸信息信號ST來解調(diào)由天線Ll所接收到的AC信號。因而，讀寫器件響應(yīng)于由于這種修改所致的來自天線Ll的電磁波的反射的變化而接收來自信息處理器B7的傳輸信息信號?！督邮针娐返碾娐方Y(jié)構(gòu)》圖2是示出圖1所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2的接收電路B5的電路結(jié)構(gòu)的圖形。如圖2所示，接收電路B5包括直接變頻接收器，其包括低噪聲跨導(dǎo)放大器 (LNAT) 1、直接采樣混頻器2、時鐘發(fā)生器3、第一濾波器41和第二濾波器4Q、第一高通濾波器51和第二高通濾波器5Q、第一基帶放大器61和第二基帶放大器6Q、A/D轉(zhuǎn)換單元7、數(shù)字信號處理器(DSP)S和載波檢測器9。《低噪聲跨導(dǎo)放大器》低噪聲跨導(dǎo)放大器1是包括跨導(dǎo)放大器的低噪聲放大器，其中該跨導(dǎo)放大器將在為環(huán)形線圈天線Ll的天線ANT處的RF接收電壓信號轉(zhuǎn)換成電流。例如，低噪聲跨導(dǎo)放大器1由具有被供應(yīng)以RF接收電壓信號的柵極、耦接至地電位的源極以及RF轉(zhuǎn)換的電流由其生成的漏極的N溝道MOS晶體管所組成。《直接采樣混頻器》直接采樣混頻器2包括第一直接采樣混頻器21、第二直接采樣混頻器2Q以及兩個復(fù)位開關(guān)Q6和Q6。
第一直接采樣混頻器21作為下變頻器來操作，該下變頻器被供應(yīng)以低噪聲跨導(dǎo)放大器1的RF轉(zhuǎn)換電流，以及由時鐘發(fā)生器3所生成的第一 RF本地信號L0_I、第一非反轉(zhuǎn)數(shù)字時鐘信號S0_I和第一反轉(zhuǎn)數(shù)字時鐘信號S1_I，從而生成同相分量(I)的接收基帶信號。第二直接采樣混頻器乍為下變頻器來操作，該下變頻器被供應(yīng)以低噪聲跨導(dǎo)放大器1的RF轉(zhuǎn)換電流，以及由時鐘發(fā)生器3所生成的第二 RF本地信號L0_Q、第二非反轉(zhuǎn)數(shù)字時鐘信號S0_Q和第二反轉(zhuǎn)數(shù)字時鐘信號S1_Q，從而生成正交分量⑴)的接收基帶信號。在下面的兩個文獻中已經(jīng)描述了直接采樣混頻器。文獻1 :Khurram Muhammand 等，“DIRECT RF SAMPLING MIXER WITH RE CURSIVE FILTERING IN CHARGE DOMEIN(在電荷疇中具有遞歸濾波的直接RF采樣混頻器)”，2004 IEEE國際電路和系統(tǒng)研討會，pp. 1-577-1-580。又獻 2 :Robert Bogdan Staszewski φ, "AlI-Digital TX Frequency Synthesizer and Discrete-Time Receiver for Bluetooth Radio in 130_nmCM0S、用亍 130nm CMOS中的藍牙無線電的全數(shù)字頻率合成器及離散時間接收器)”，IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 39，No. 12,2004 年 12 月，PP. 2278-2291。如圖2所示，直接采樣混頻器2的第一直接采樣混頻器21和第二直接采樣混頻器 2Q分別包括5個N溝道MOS晶體管Ql到Q5以及3個電容器CH、Ce和CK。N溝道MOS晶體管Ql的源-漏通路被耦接于低噪聲跨導(dǎo)放大器1的輸出與電容器Ch的某一端之間。電容器Ch的另一端耦接至地電位。N溝道MOS晶體管Ql的源-漏通路被供應(yīng)以來自低噪聲跨導(dǎo)放大器1的輸出的RF轉(zhuǎn)換電流。 電容器Ch的某一端通過N溝道MOS晶體管Q2的源-漏通路耦接至電容器Ck的某一端。電容器Ck的另一端耦接至地電位。電容器Ch的某一端通過N溝道MOS晶體管Q3的源-漏通路耦接至電容器Ck的某一端。電容器Ck的另一端耦接至地電位。電容器Ck的某一端通過N溝道MOS晶體管Q4的源-漏通路耦接至直接采樣混頻器2的輸出端。電容器Ck的某一端通過N溝道MOS晶體管Q5的源-漏通路耦接至直接采樣混頻器2的輸出端。N溝道MOS晶體管Ql的柵極被供應(yīng)以由時鐘發(fā)生器3所產(chǎn)生的RF本地信號L0。 N溝道MOS晶體管Q2的柵極和N溝道MOS晶體管Q5的柵極被供應(yīng)以由時鐘發(fā)生器3所產(chǎn)生的非反轉(zhuǎn)數(shù)字時鐘信號so。N溝道MOS晶體管Q3的柵極和N溝道MOS晶體管Q4的柵極被供應(yīng)以由時鐘發(fā)生器3所產(chǎn)生的反轉(zhuǎn)數(shù)字時鐘信號Si。電荷在RF本地信號LO和非反轉(zhuǎn)數(shù)字時鐘信號SO同時達到高電平的時刻在電容器Ch和電容器Ck之間共用于上側(cè)。電荷在RF本地信號LO和反轉(zhuǎn)數(shù)字時鐘信號Sl同時達到高電平的時刻在電容器Ch和電容器Ck之間共用于下側(cè)。因此，要獲得無限脈沖響應(yīng) (IIR)濾波器的特性是可能的。當非反轉(zhuǎn)數(shù)字時鐘信號SO和反轉(zhuǎn)數(shù)字時鐘信號Sl的高電平期被設(shè)定為RF本地信號LO的周期的N倍吋，它們以N個樣本平均。因此，要獲得具有尺度比N的有限脈沖響應(yīng)(FIR)濾波器的特性是可能的。與圖2所示的直接采樣混頻器2的第一直接采樣混頻器21和其第二直接采樣混頻器2Q兩者各自的對應(yīng)輸出端耦接的第一濾波器41和第二濾波器4Q典型地分別示出了有限脈沖響應(yīng)濾波器的以上特性和無限脈沖響應(yīng)濾波器的以上特性。作為甚至在非專利文獻1中所描述的RF接收單元的接收混頻器，迄今為止在傳統(tǒng)上都使用雙平衡型交叉耦合四混頻器(也稱為吉爾伯特型混頻器)。但是，由于這種類型的接收混頻器采用其中負載電阻器、兩個差分晶體管對和恒流源串聯(lián)耦接于電源電壓和地電位之間的模擬電路結(jié)構(gòu)，因而接收混頻器存在這樣的問題它在低電源電壓下的操作是困難的并且功率消耗也是大的。另一方面，由于圖2所示的直接采樣混頻器2采用了數(shù)字RF體系結(jié)構(gòu)，因而使得能夠在低電源電壓下操作，并且還能夠減少功率消耗。此外，由于能夠?qū)⑿⌒突腃MOS半導(dǎo)體制造工藝應(yīng)用于數(shù)字RF體系結(jié)構(gòu)，因而小型化的CMOS還允許進一步降低功率消耗?！稌r鐘發(fā)生器》時鐘發(fā)生器3在不由通用PLL電路所配置的情況下使用多級延遲電路32，尤其是在本發(fā)明的第一實施例中。如圖2所示，時鐘發(fā)生器3包括限幅放大器30、分頻器31、多級延遲電路32、相位檢測單元33和時鐘發(fā)生單元34。由低噪聲跨導(dǎo)放大器1的輸出端所生成的RF放大信號被供應(yīng)給限幅放大器30的輸入端。因此，限幅放大器30以大的放大因子來放大RF放大信號并且執(zhí)行分別將由幅放大器30的輸出端所生成的RF放大輸出信號限幅于預(yù)定的最大限值與預(yù)定的最小限值之間的操作?？紤]到高電平期和低電平期的不一致性(占空的不一致性)的可能性存在于限幅放大器30的RF放大輸出信號中，分頻器31執(zhí)行1/2分頻。例如，分頻器31僅響應(yīng)于波形從限幅放大器30的RF放大輸出信號的低電平改變?yōu)槠涓唠娖蕉馆敵鲂盘柕碾娖綇牡碗娖阶優(yōu)楦唠娖交蛳喾?，并且?zhí)行1/2分頻。多級延遲電路32包括多個串行耦接的延遲電路320、321、322、. . .、32N。延遲電路320、321、322、. . .、32N具有近似相同的傳播延遲時間τ。由分頻器31的輸出信號所驅(qū)動的第一級延遲電路320的輸入端tapO耦接至時鐘發(fā)生單元34的選擇器341的第一輸入端。由第一級延遲電路320的輸出信號所驅(qū)動的第二級延遲電路321的輸入端tapl耦接至時鐘發(fā)生單元34的選擇器341的第二輸入端。由第二級延遲電路321的輸出信號所驅(qū)動的第三級延遲電路322的輸入端tap2耦接至時鐘發(fā)生單元34的選擇器341的第三輸入端。相繼地，按照以上相同的方式，由第N-I級延遲電路的輸出信號所驅(qū)動的第N級延遲電路32N的輸入端tapN-Ι耦接至時鐘發(fā)生單元34的選擇器341的第N輸入端。第N級延遲電路32N的輸出端tapN耦接至時鐘發(fā)生單元34的選擇器341的第N+1輸入端。相位檢測單元33由多個觸發(fā)器330、331、332.....33N和相位檢測器33P組成。
以圓形符號和三角形符號表示的觸發(fā)器330、331、332.....33N的觸發(fā)輸入端共同耦接至
被供應(yīng)以來自分頻器31的分輸出信號的第一級延遲電路320的輸入端tapO。第一觸發(fā)器 330的數(shù)據(jù)輸入端D和數(shù)據(jù)輸出端Q耦接至第二級延遲電路321的輸入端tapl和相位檢測器33P的第一輸入端。第二觸發(fā)器331的數(shù)據(jù)輸入端D和數(shù)據(jù)輸出端Q耦接至第三級延遲電路322的輸入端tap2和相位檢測器33P的第二輸入端。相繼地，按照以上相同的方式，第N-I觸發(fā)器33N-1的數(shù)據(jù)輸入端D和數(shù)據(jù)輸出端Q耦接至第N+1級延遲電路32N的輸入端tapN-Ι和相位檢測器33P的第N輸入端。最后，第N觸發(fā)器33N的數(shù)據(jù)輸入端D和數(shù)據(jù)輸出端Q耦接至第N+1級延遲電路32N的輸出端tapN和相位檢測器33P的第N+1輸入端。時鐘發(fā)生單元；34包括選擇器；341、兩個異或(explosive-OR) (EX-OR)電路342和 343及邏輯電路344。選擇器341的第一輸入端、第二輸入端、第三輸入端、第N輸入端和第 N+1輸入端分別耦接至多級延遲電路32中的第一級延遲電路320的輸入端tapO、第二級延遲電路321的輸入端tap 1、第三級延遲電路322的輸入端tap2、第N級延遲電路32N的輸入端tapN-Ι和第N級延遲電路32N的輸出端tapN。此外，選擇器341的控制輸入端被供應(yīng)以由相位檢測器33P生成的相位檢測輸出信號。響應(yīng)于由相位檢測器33P所供應(yīng)的相位檢測輸出信號，選擇器341從第一輸入端、 第二輸入端、第三輸入端、第N輸入端和第N+1輸入端處的總共N+1個輸入信號中選擇出總共4個輸入信號，對應(yīng)于具有0°相位的輸入信號、具有45°相位的輸入信號、具有90°相位的輸入信號和具有135°相位的輸入信號，并且將它們供應(yīng)給兩個異或(explosive-OR) (EX-OR)電路342和343的輸入端。也就是，異或(explosive-OR) (EX-OR)電路342的兩個輸入端被供應(yīng)以具有0°相位的輸入信號和具有90°相位的輸入信號。異或(explosive-OR) (EX-OR)電路343的兩個輸入端被供應(yīng)以具有45°相位的輸入信號和具有135°相位的輸入信號。結(jié)果，第一 RF本地信號L0_I由異或(explosive-OR) (EX-OR)電路342的輸出端生成。第二 RF本地信號L0_Q由異或(explosive-OR) (EX-OR)電路343的輸出端生成。最后，邏輯電路344被供應(yīng)以第一 RF本地信號L0_I和第二 RF本地信號L0_Q，使得第一非反轉(zhuǎn)數(shù)字時鐘信號S0_I、第一反轉(zhuǎn)數(shù)字時鐘信號S1_I、第二非反轉(zhuǎn)數(shù)字時鐘信號S0_Q和第二反轉(zhuǎn)數(shù)字時鐘信號S1_Q由邏輯電路344的與它們對應(yīng)的輸出端生成。圖3是示出在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2的接收電路B5中的時鐘發(fā)生器3的多級延遲電路32的電路操作的波形圖。具有由環(huán)形線圈天線Ll的天線ANT所接收到的13. 56MHz的RF頻率的載波信號 Cr的波形首先示出于圖3中。但是，實際上示出于圖3中的載波信號Cr的波形是由限幅放大器30所限幅的RF放大輸出信號。此外，在圖3中還示出了在多級延遲電路32中的第一級延遲電路320的輸入端 tapO的信號波形、在第二級延遲電路321的輸入端tapl的信號波形、在第三級延遲電路 322的輸入端tap2的信號波形、在第四級延遲電路323(沒有示出)的輸入端tap3的信號波形、在第五級延遲電路324(沒有示出)的輸入端tap4的信號波形、在第六級延遲電路 325(沒有示出)的輸入端tap5的信號波形、在第七級延遲電路326(沒有示出)的輸入端 tap6的信號波形、在第八級延遲電路327(沒有示出)的輸入端tap7的信號波形和在第九級延遲電路328(沒有示出)的輸入端tap8的信號波形。如圖3所示，分頻器31僅響應(yīng)于在限幅放大器30的RF放大輸出信號中的具有RF 頻率的載波信號Cr的波形從低電平變?yōu)楦唠娖蕉鴮⑤敵鲂盘栯娖綇牡碗娖礁淖兂筛唠娖交蛳喾?。因此，在由分頻器31的輸出信號所驅(qū)動的第一級延遲電路320的輸入端tapO的信號變成通過1/2分頻RF頻率的載波信號Cr而獲得的信號。由于多級延遲電路32中的延遲電路320、321、322.....32N具有基本上相同的傳
播時間τ，因而在第二級延遲電路321的輸入端tapl的信號波形在比第一延遲電路320的輸入端tapO處的信號波形的變化延遲傳播時間τ的情況下變化。相繼地，按照以上相同的方式，在第九級延遲電路328(沒有示出)的輸入端tap8的信號波形在比第八延遲電路 327(沒有示出)的輸入端tap7處的信號波形的變化延遲傳播時間τ的情況下變化。在圖3所示的實例中，在第一級延遲電路320的輸入端tapO的信號波形在RF頻率的載波信號Cr從低電平變?yōu)楦唠娖降臅r刻由高電平變?yōu)榈碗娖健２⑶彝瑯?，在輸入?tapl的信號波形為高“H”電平，在輸入端tap2的信號波形為高“H”電平，在輸入端tap3的信號波形為高“H”電平，在輸入端tap4的信號波形為高“H”電平，在輸入端tap5的信號波形為高“H”電平，在輸入端tap6的信號波形為高“H”電平，以及在輸入端tap7的信號波形為高“H”電平。因而，使在輸入端tapO的信號變?yōu)閺南乱惠斎攵藅ap8的信號波開始的低電平“L”。也就是，在該時刻，分別供應(yīng)給觸發(fā)器330、331、332、333、334、335、336和337的數(shù)據(jù)輸入端D的高電平“H”、高電平“H”、高電平“H”、高電平“H”、高電平“H”、高電平“H”、高
電平“H”和低電平“L”被鎖存于觸發(fā)器330、331、332.....337中，使在輸入端tapO的信號
波形的高-低變化作為觸發(fā)供應(yīng)給觸發(fā)器330、331、332.....337的觸發(fā)輸入端。結(jié)果，表
示高電平“H”、高電平“H”、高電平“H”、高電平“H”、高電平“H”、高電平“H”、高電平“H”和低電平“L”的數(shù)據(jù)在該時刻由它們所對應(yīng)的觸發(fā)器330、331、332、333、334、335、336、337和 338的數(shù)據(jù)輸入端D所生成。也就是，在使RF頻率的載波信號Cr從低電平變?yōu)楦唠娖降臅r刻，在輸入端tapO 的信號波形從高電平變?yōu)榈碗娖?，然而在輸入端tap8的信號波形處于恰好在它從低電平變?yōu)楦唠娖街暗臓顟B(tài)。因而，在圖3的實例中，在輸入端tap8的信號波形的相位與在輸入端tapO的信號波形相比延遲了大約180° (Ji)0因而，發(fā)生180° (π)的相位延遲能夠通過由相位檢測器33Ρ于該時刻檢測給相位檢測器33Ρ供應(yīng)的觸發(fā)器330、331、332、333、334、335、336和337的8位數(shù)據(jù)輸出信號 “HHHHHHHL”來確定。當相位檢測器33Ρ檢測到在輸入端tapO和tap8的信號波形之間發(fā)生 180° ( π )的相位延遲時，由相位檢測器33Ρ所輸出的相位檢測輸出信號被供應(yīng)給選擇器 341的控制輸入端。選擇器341響應(yīng)于由相位檢測器33Ρ所供應(yīng)的相位檢測輸出信號而選擇在輸入端 tapO的0°相位的輸入信號以及在輸入端tap4的90°相位的輸入信號，并且將它們供應(yīng)給異或電路342的兩個輸入端。選擇器341選擇在輸入端tap2的45°相位的輸入信號以及在輸入端tap6的135°相位的輸入信號，并且將它們供應(yīng)給異或電路343的兩個輸入端。圖4是示出在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2的接收電路B5中的時鐘發(fā)生器3的時鐘發(fā)生單元34的兩個異或電路342和343的電路操作的波形圖。如圖4所示，異或電路342對在輸入端tapO的0°相位的輸入信號以及在輸入端 tap4的90°相位的輸入信號執(zhí)行異或(EX-OR)操作，從而生成第一 RF本地信號L0_I。另一方面，異或電路；343對在輸入端tap2的45 °相位的輸入信號以及在輸入端tap6的135 ° 相位的輸入信號執(zhí)行異或(EX-OR)操作，從而生成第二 RF本地信號L0_Q。此外，圖3所示的時鐘發(fā)生單元34的邏輯電路344被供應(yīng)以第一 RF本地信號L0_ I和第二 RF本地信號L0_Q，從而由邏輯電路344的它們對應(yīng)的輸出端生成各自具有比每個RF本地信號的頻率低的頻率的第一非反轉(zhuǎn)數(shù)字時鐘信號S0_I、第一反轉(zhuǎn)數(shù)字時鐘信號Sl_ I、第二非反轉(zhuǎn)數(shù)字時鐘信號S0_Q和第二反轉(zhuǎn)數(shù)字時鐘信號S1_Q。因而，由時鐘發(fā)生器3的時鐘發(fā)生単元34所生成的第一 RF本地信號L0_I、第二 RF本地信號L0_Q、第一非反轉(zhuǎn)數(shù)字時鐘信號S0_I、第一反轉(zhuǎn)數(shù)字時鐘信號S1_I、第二非反轉(zhuǎn)數(shù)字時鐘信號S0_Q和第二反轉(zhuǎn)數(shù)字時鐘信號S1_Q被供應(yīng)給直接采樣混頻器2的第一直接采樣混頻器21和第二直接采樣混頻器2Q。結(jié)果，直接采樣混頻器2在第一直接采樣混頻器21的輸出生成同相分量(I)的接收基線信號，并且在第二直接采樣混頻器2Q的輸出生成正交分量⑴)的接收基線信號。結(jié)果，根據(jù)使用圖1到圖4來描述的本發(fā)明的第一實施例的時鐘發(fā)生器3，由環(huán)形線圈天線Ll的天線ANT所接收到的對應(yīng)于13. 56MHz的RF頻率的載波信號Cr的振幅值被從零恢復(fù)到預(yù)定值。據(jù)此，與RF頻率的載波信號Cr的相位和頻率同步的第一 RF本地信號 L0_I、第二 RF本地信號L0_Q、第一非反轉(zhuǎn)數(shù)字時鐘信號S0_I、第一反轉(zhuǎn)數(shù)字時鐘信號S1_I、 第二非反轉(zhuǎn)數(shù)字時鐘信號S0_Q和第二反轉(zhuǎn)數(shù)字時鐘信號S1_Q能夠在早期生成并且在早期供應(yīng)給直接采樣混頻器2的第一直接采樣混頻器21和第二直接采樣混頻器叫。因而，根據(jù)使用圖1到圖4來描述的本發(fā)明的第一實施例的時鐘發(fā)生器3，有可能解決這樣的問題當供應(yīng)給直接變頻接收器的接收混頻器的本地信號由PLL電路生成吋， 由對應(yīng)于NFC技術(shù)所使用的13. 56MHz的RF頻率的載波信號的振幅值在該振幅值變?yōu)榱阒笤倩謴?fù)為預(yù)定值所耗費的恢復(fù)時間以及PLL電路被改變成未鎖定狀態(tài)到PLL電路被再次變?yōu)殒i定狀態(tài)的時間是長的。《載波檢測器》載波檢測器9檢測到對應(yīng)于NFC技術(shù)所使用的13. 56MHz的RF頻率的載波信號的振幅值通過100%的調(diào)制深度變得近似為零。另ー方面，當RF頻率的載波信號的振幅值變得近似為零吋，時鐘發(fā)生器3的操作被停止。由于該原因，時鐘發(fā)生器3在該操作停止期內(nèi)不生成RF本地信號L0_I和L0_Q以及數(shù)字時鐘信號S0_I、S1_I、S0_Q和S1_Q。因而，同樣停止了直接采樣混頻器2的第一直接采樣混頻器21和第二直接采樣混頻器2Q的操作。當在本發(fā)明的第一實施例中的載波檢測器9以及兩個復(fù)位開關(guān)Q6和Q6沒有布置于接收電路B5中吋，在第一直接采樣混頻器21的輸出端的電容電荷以及在第二直接采樣混頻器2Q的輸出端的電容電荷被保持不放電，即使RF頻率的載波信號的振幅值變得近似為零并且直接采樣混頻器2的第一直接采樣混頻器21和第二直接采樣混頻器叫的操作被停止。因而，由于第一直接采樣混頻器21的輸出端的輸出電壓以及第二直接采樣混頻器2Q 的輸出端的輸出電壓沒有降低，因而ASK調(diào)制的輸出沒有示出精確的包絡(luò)。因此，在非接觸式IC卡與讀寫器件之間不可能執(zhí)行精確的數(shù)據(jù)通信。另ー方面，根據(jù)本發(fā)明的第一實施例，載波檢測器9以及兩個復(fù)位開關(guān)Q6和Q6被特別地布置于接收電路B5內(nèi)。因此，當RF頻率的載波信號的振幅值變得近似為零時，載波檢測器9檢測到對應(yīng)于NFC技術(shù)所使用的13. 56MHz的RF頻率的載波信號的振幅值通過 100%的調(diào)制深度而變得近似為零，不大于預(yù)定值。因而，在這種情況下，開關(guān)Q6和Q6的N 溝道MOS晶體管分別由載波檢測器9的高電平檢測輸出控制為導(dǎo)通狀態(tài)。由于該原因，第一直接采樣混頻器21的輸出端的電容電荷以及第二直接采樣混頻器2Q的輸出端的電容電荷被放電至地電位。因此，在非接觸式IC卡與讀寫器件之間有可能執(zhí)行精確的數(shù)據(jù)通信?！抖嗉壯舆t電路》圖5是示出圖2所示的根據(jù)本發(fā)明的第一實施例的時鐘發(fā)生器3的多級延遲電路 32的具體電路的結(jié)構(gòu)的圖形。如圖5所示，第一級緩沖電路32X包括NAND電路NANDl和反相器hvl。NAND電路NANDl的某一輸入端及其另一輸入端分別被供應(yīng)以電源電壓Vdd和分頻器31的輸出信號 DIV-Cr。反相器^wl的輸入端被供應(yīng)以NAND電路NANDl的輸出信號，使得具有0°相位的信號波形tapO由用作第一級緩沖電路32X的輸出端的反相器hvl的輸出端生成。第一級延遲電路320包括用于生成預(yù)定的傳播延遲時間τ的串聯(lián)耦接的兩個反相器和Inv3、NAND電路NANDl和反相器hvl。反相器的輸入端被供應(yīng)以分頻器31的輸出信號DIV-Cr。反相器的輸出信號被供應(yīng)給反相器的輸入端。NAND 電路NANDl的某一輸入端及其另一輸入端分別被供應(yīng)以電源電壓Vdd以及反相器的輸出信號。反相器hvl的輸入端被供應(yīng)以NAND電路NANDl的輸出信號，由此具有22. 5°相位的信號波形tapl由用作第一級延遲電路320的輸出端的反相器^wl的輸出端生成。第二級延遲電路321同樣包括與第一級延遲電路320相同的電路結(jié)構(gòu)。具有45° 相位的信號波形tap2由被用作第二級延遲電路321的輸出端的反相器^wl的輸出端生成。相繼地，按照以上相同的方式，第N級延遲電路32N同樣包括與第一級延遲電路 320相同的電路結(jié)構(gòu)。具有預(yù)定相位值的信號波形tapN由被用作第N級延遲電路32N的輸出端的反相器hvl的輸出端生成。圖6是示出表示包含于圖5所示的根據(jù)本發(fā)明的第一實施例的時鐘發(fā)生器3的多級延遲電路32之內(nèi)的NAND電路NANDl和反相器hvl的具體電路的結(jié)構(gòu)的圖形。如圖6所示，NAND電路NANDl包括其源-漏電流通路串聯(lián)耦接于地電位Vss與輸出端out之間的兩個N溝道MOS晶體管Qnl和Qn2，以及其源-漏電流通路并聯(lián)耦接于電源電壓Vdd與輸出端out之間的兩個P溝道MOS晶體管Qpl和Qp2。第一輸入端inl耦接至N溝道MOS晶體管Qnl的柵電極和P溝道MOS晶體管Qpl的柵電極。第二輸入端in2耦接至N溝道MOS晶體管Qn2的柵電極和P溝道MOS晶體管Qp2的柵電極。反相器hvl包括其源-漏電流通路耦接于地電位Vss與輸出端out之間的N溝道MOS晶體管Qn3，以及其源-漏電流通路耦接于電源電壓Vdd與輸出端out之間的P溝道MOS晶體管Qp3。輸入端 in耦接至N溝道MOS晶體管Qn3的柵電極和P溝道MOS晶體管Qp3的柵電極。其它反相器 Inv2和也由晶體管Qn3和Qp3以與反相器hvl完全相同的方式構(gòu)成。圖7是示出用于包含于圖6所示的根據(jù)本發(fā)明的第一實施例的多級延遲電路32 之內(nèi)的NAND電路NANDl和反相器hvl的具體半導(dǎo)體集成電路的部分器件布局的圖形。如圖7所示，用于電源電壓Vdd和地電位Vss的電源/地線按照在圖中所看到的橫向方向來形成。N型阱區(qū)N-Well沿著電源電壓Vdd的電源線方向形成。P型阱區(qū)P-Well沿著地電位Vss的地線方向形成。N型阱區(qū)N-Well被供應(yīng)以電源電壓VDD。P型阱區(qū)P-Well被供應(yīng)以地電位Vss。此外，配置NAND電路NANDl的兩個P溝道MOS晶體管Qpl和Qp2，以及配置反相器 Invl和的兩個P溝道MOS晶體管Qp3和Qp4沿著電源電壓Vdd的電源線方向形成于N型阱區(qū)N-Well內(nèi)。配置NAND電路NANDl的兩個N溝道MOS晶體管Qnl和Qn2，以及配置反相器hvl和的兩個N溝道MOS晶體管Qn3和Qn4沿著地電位Vss的地線方向形成于P型阱區(qū)P-Well內(nèi)。雖然在圖7中沒有示出，但是相繼地，按照與圖5所示的時鐘發(fā)生器3中的第一級緩沖電路32X、多級延遲電路32的第一級延遲電路320和第二級延遲電路 321相同的方式的，配置整個第N級延遲電路32N的在CMOS邏輯電路中的所有P溝道MOS 晶體管和所有N溝道MOS晶體管分別形成于兩者均設(shè)置于電源電壓Vdd的電源線與地電位 Vss的地線之間的N型阱區(qū)N-Well和P型阱區(qū)P-Well內(nèi)，其中電源線和地線兩者被布置成近似平行的?！杜酝V波器》在圖2所示的直接采樣混頻器2中，分別由第一直接采樣混頻器21的輸出和第二直接采樣混頻器2Q的輸出所生成的同相分量(I)的接收基帶信號和正交分量⑴)的接收基帶信號分別通過第一濾波器41和第二濾波器4Q供應(yīng)給第一高通濾波器51的輸入端和第二高通濾波器叫的輸入端。此外，第一高通濾波器51的輸出端和第二高通濾波器5Q的輸出端分別耦接至第一基帶放大器61的輸入端和第二基帶放大器6Q的輸入端。在第一基帶放大器61和第二基帶放大器6Q的輸入端的DC偏壓電平通常不與在第一直接采樣混頻器21和第二直接采樣混頻器2Q的輸出端以及在第一濾波器41和第二濾波器4Q的輸出端的DC電壓電平一致。 因而，為了適應(yīng)DC偏壓電平和DC電壓電平之間的電壓差，第一高通濾波器51和第二高通濾波器5Q分別耦接于第一濾波器41和第二濾波器4Q的輸出端與第一基帶放大器61和第 ニ基帶放大器6Q的輸入端之間。第一高通濾波器51和第二高通濾波器5Q各自基本上包括具有與第一濾波器41 和第二濾波器4Q的輸出端耦接的一端以及與第一基帶放大器61和第二基帶放大器6Q的輸入端耦接的另一端的電容器C，以及具有與電容器C的另一端耦接的一端以及與地電位耦接的另一端的電阻器R。具體的第一和第二高通濾波器51和5Q各自包括電容器C、電阻器R和運算放大器。接收基帶信號經(jīng)由電容器C來供應(yīng)給運算放大器的反轉(zhuǎn)輸入端。電阻器R耦接于運算放大器的反轉(zhuǎn)輸入端與輸出端之間。參考電壓被供應(yīng)給運算放大器的非反轉(zhuǎn)輸入端?！痘鶐Х糯笃鳌啡鐖D2所示，分別由第一高通濾波器51的輸出端和第二高通濾波器5Q的輸出端生成的同相分量(I)的接收基帶信號和正交分量(Q)的接收基帶信號分別由第一基帶放大器61和第二基帶放大器6Q放大。第一基帶放大器61和第二基帶放大器6Q各自包括兩級串聯(lián)耦接的多級放大電路?！禔/D轉(zhuǎn)換單元和DSP》如圖2所示，A/D轉(zhuǎn)換單元7包括具有一個輸入端、另ー個輸入端和輸出端的選擇開關(guān)71，以及A/D轉(zhuǎn)換器72。選擇開關(guān)71的一個輸入端及其另ー輸入端分別被供應(yīng)以在第一高通濾波器51的輸出端的同相分量(I)的接收基帶信號以及在第二高通濾波器5Q的輸出端的正交分量(Q)的接收基帶信號。因而，選自兩個接收基帶信號的接收基帶信號能夠在選擇開關(guān)71的輸出端生成。在選擇開關(guān)71的輸出端生成的所選的接收基帶信號被供應(yīng)給A/D轉(zhuǎn)換器72的模擬輸入端。由A/D轉(zhuǎn)換器72的數(shù)字輸出端生成的接收數(shù)字基帶信號被供應(yīng)給數(shù)字信號處理器(DSP)S的輸入端。由于由選擇開關(guān)71交替選擇的同相分量⑴的接收基帶信號和正交分量(Q)的接收基帶信號被交替地進行A/D轉(zhuǎn)換，因而數(shù)字信號處理器8被交替地供應(yīng)以同相分量(I) 的接收數(shù)字基帶信號和正交分量(Q)的接收數(shù)字基帶信號。數(shù)字信號處理器8從這兩個接收數(shù)字基帶信號中選出信號電平大的信號并且執(zhí)行ASK調(diào)制過程。因此，有可能解決通信漏洞或零點的問題?！斗蔷€性A/D轉(zhuǎn)換器》另一方面，如圖2所示，第一高通濾波器51和第二高通濾波器叫分別耦接于第一濾波器41和第二濾波器4Q的輸出端與第一基帶放大器61和第二基帶放大器6Q的輸入端之間，以便適應(yīng)在第一基帶放大器61和第二基帶放大器6Q的輸入端的DC偏壓電平與在第一直接采樣混頻器21和第二直接采樣混頻器2Q的輸出端的以及第一濾波器41和第二濾波器4Q的輸出端的DC電壓電平之間的電壓差。但是，在采用第一高通濾波器51和第二高通濾波器5Q的情況下，本發(fā)明人等的研究已經(jīng)揭示了以下問題。也就是，假定具有大振幅的RF頻率信號由圖2的天線ANT接收自其中NFC技術(shù)所使用的13. 56MHz的RF頻率信號的振幅值由于100%的調(diào)試深度而近似為零的狀態(tài)。在這種情況下，由響應(yīng)于大振幅輸入信號的瞬態(tài)響應(yīng)所致的大的輸入電壓波動出現(xiàn)于第一高通濾波器51和第二高通濾波器5Q的輸出端。圖8是示出在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2中的接收電路5B的第一高通濾波器51和第二高通濾波器5Q中的每一個的電路操作的波形圖。如圖8所示，NFC技術(shù)所使用的13. 56MHz的RF接收頻率輸入信號al的電壓振幅 Vin從大約零狀態(tài)變成大振幅，使得大的輸出電壓波動由于瞬態(tài)響應(yīng)而出現(xiàn)于第一高通濾波器51和第二高通濾波器5Q各自的輸出電壓Vout中。這意味著，當?shù)谝桓咄V波器51 和第二高通濾波器5Q各自由電容器C、電阻器R和運算放大器構(gòu)成時，較大的輸出電壓波動由于運算放大器的電壓放大功能而出現(xiàn)于第一高通濾波器51和第二高通濾波器5Q的輸出中。此外，在第一高通濾波器51和第二高通濾波器5Q的輸出中的較大的輸出電壓波動由第一基帶放大器61和第二基帶放大器6Q放大至大得多的輸出電壓波動。當該大的輸出電壓波動通過選擇開關(guān)71來供應(yīng)給A/D轉(zhuǎn)換器72的模擬輸入端時，有可能與大的輸出電壓波動對應(yīng)的模擬輸入電壓將超過A/D轉(zhuǎn)換器72的模擬輸入動態(tài)范圍。當模擬輸入電壓超過A/D轉(zhuǎn)換器72的模擬輸入動態(tài)范圍時，與具有大振幅期的模擬輸入電壓精確地成比例的數(shù)字輸出信號沒有由A/D轉(zhuǎn)換器72的輸出端生成。因此，在非接觸式IC卡與讀寫器件之間不可能執(zhí)行精確的數(shù)據(jù)通信。另一方面，當A/D轉(zhuǎn)換器72的模擬輸入動態(tài)范圍為了解除此類問題而擴展至極大的范圍時，A/D轉(zhuǎn)換器72的輸入在使NFC技術(shù)所使用的13. 56MHz的RF接收頻率輸入信號 (由圖2的天線ANT所接收)的電壓幅值Vin變?yōu)樾≌穹那闆r下缺少靈敏度。由于該原因，在非接觸式IC卡與讀寫器件之間的精確的數(shù)據(jù)通信在沒有不是由A/D轉(zhuǎn)換器72的輸出端生成的精確的數(shù)字輸出信號的情況下變得不可能。因而，在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2的接收電路B5 中，非線性A/D轉(zhuǎn)換器被用于A/D轉(zhuǎn)換器72，尤其是用于解決相互矛盾的問題。
圖9是示出在圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2中的接收電路B5的A/D轉(zhuǎn)換器72內(nèi)所使用的非線性A/D轉(zhuǎn)換器的輸入/輸出特性的圖形。在其中供應(yīng)給A/D轉(zhuǎn)換器72的模擬輸入端的模擬輸入電壓近似存在于圖9所示的模擬輸入動態(tài)范圍的中心內(nèi)的部分，為ー步改變數(shù)字輸出信號所需的模擬輸入電壓的變化被設(shè)置成小的。另ー方面，在其中模擬輸入電壓在于圖9的橫軸所看到的右側(cè)的模擬輸入動態(tài)范圍的最大值附近的部分，或者在其中模擬輸入電壓在于圖9的橫軸所看到的左側(cè)的模擬輸入動態(tài)范圍的最小值附近的部分，為ー步改變數(shù)字輸出信號所需的模擬輸入電壓的變化被設(shè)置成大的。因而，根據(jù)圖9所示的A/D轉(zhuǎn)換器72的模擬輸入電壓對數(shù)字輸出信號的非線性特性，A/D轉(zhuǎn)換器72以高輸入靈敏度來操作，其中模擬輸入電壓的振幅變小并且該模擬輸入電壓在模擬輸入動態(tài)范圍的中心附近變化。因此，即使模擬輸入電壓的振幅小，精確的數(shù)字輸出信號由A/D轉(zhuǎn)換器72所生成，從而使得在非接觸式IC卡與讀寫器件之間執(zhí)行精確的數(shù)據(jù)通信成為可能。另ー方面，當模擬輸入電壓的幅值變大并且該模擬輸入電壓在模擬輸入動態(tài)范圍的最大值或最小值附近部分變化吋，A/D轉(zhuǎn)換器72以低輸入靈敏度來操作。結(jié)果，有可能解決模擬輸入電壓容易超出模擬輸入動態(tài)范圍的問題。即使模擬輸入電壓的振幅大，精確的數(shù)字輸出信號能夠由A/D轉(zhuǎn)換器72所生成。因而，允許在非接觸式IC卡與讀寫器件之間的精確數(shù)據(jù)通信?！堕W速型非線性A/D轉(zhuǎn)換器》圖10是示出用于實現(xiàn)圖9所示的A/D轉(zhuǎn)換器的模擬輸入電壓對數(shù)字輸出信號的非線性特性的根據(jù)本發(fā)明的第一實施例的閃速型非線性A/D轉(zhuǎn)換器72的結(jié)構(gòu)的圖形。如圖10所示，閃速型非線性A/D轉(zhuǎn)換器72包括電阻梯形単元、比較器單元722和編碼器723。電阻梯形単元721包括串聯(lián)耦接于參考電壓Vref與地電位之間的多個電阻器。比較器單元722包括各自具有非反轉(zhuǎn)輸入端、反轉(zhuǎn)輸入端和輸出端的多個比較器CP0、
CPUCP2.....CP9。模擬輸入電壓Vin被共同地供應(yīng)給比較器單元722的比較器CP0、CP1、
CP2、· · ·、CP9的非反轉(zhuǎn)輸入端。比較器單元722的比較器CPO、CPU CP2、· · ·、CP9的反轉(zhuǎn)輸入端被供應(yīng)以在電阻梯形単元721中的電阻器的連接節(jié)點處的多個比較參考電壓。在圖10所示的閃速型非線性A/D轉(zhuǎn)換器72，位于電阻梯形単元721的中心內(nèi)的第五電阻器被分別設(shè)定為電阻R-AR,以造成近似在輸入動態(tài)范圍的中心內(nèi)的高輸入靈敏度。 另ー方面，在電阻梯形単元721的上部的兩個電阻以及在電阻梯形単元721的下部的兩個電阻分別被設(shè)定為高電阻R，以造成低輸入靈敏度。與由比較器單元722的比較器CPO、CPl、CP2.....CP9的輸出所生成的對應(yīng)于溫
度計碼的比較器輸出信號由編碼器723轉(zhuǎn)換成對應(yīng)于ニ進制碼的A/D轉(zhuǎn)換數(shù)字輸出信號Dtl 到Dim，繼而被供應(yīng)給數(shù)字信號處理器(DSP) 8。數(shù)字信號處理器(DSP) 8在ASK調(diào)制之前使用由A/D轉(zhuǎn)換器72所供應(yīng)的數(shù)字輸出信號Dtl到Dim針對數(shù)字輸入信號對數(shù)字輸出信號的非線性特性執(zhí)行數(shù)字校正過程，該非線性特性對應(yīng)于與圖9所示的A/D轉(zhuǎn)換器72的模擬輸入電壓對數(shù)字輸出信號的非線性特性相反的特性。由數(shù)字信號處理器(DSP)S執(zhí)行數(shù)字校正過程允許補償圖9所示的A/D轉(zhuǎn)換器72的模擬輸入電壓對數(shù)字輸出信號的非線性特性。[第二實施例]
《逐次逼近型非線性A/D轉(zhuǎn)換器》圖11是示出用于實現(xiàn)A/D轉(zhuǎn)換器的模擬輸入電壓對數(shù)字輸出信號的非線性特性的根據(jù)本發(fā)明的第二實施例的逐次逼近型非線性A/D轉(zhuǎn)換器72的結(jié)構(gòu)的圖形。如圖11所示，逐次逼近型非線性A/D轉(zhuǎn)換器72包括比較器724、連續(xù)轉(zhuǎn)換寄存器 725和本地D/A轉(zhuǎn)換器726。比較器7M執(zhí)行在來自本地D/A轉(zhuǎn)換器726的供應(yīng)給其非反轉(zhuǎn)輸入端的模擬輸入電壓Vin與供應(yīng)給其反轉(zhuǎn)輸入端的反饋模擬輸出電壓之間的模擬電壓比較。連續(xù)轉(zhuǎn)換寄存器725在其內(nèi)保存比較初始值，并且另一方面，根據(jù)預(yù)定的算法響應(yīng)于比較器7M的電壓比較輸出信號的高電平和低電平之間的比較結(jié)果來更新保存值。此外，比較器7M的比較輸出信號由逐次逼近型非線性A/D轉(zhuǎn)換器72輸出為A/D轉(zhuǎn)換數(shù)字輸出信號Dtl到Dim，該A/D轉(zhuǎn)換數(shù)字輸出信號Dtl到Dim繼而被供應(yīng)給本地D/A轉(zhuǎn)換器726的與它們對應(yīng)的輸入端。因而，本地D/A轉(zhuǎn)換器726生成與保留于連續(xù)轉(zhuǎn)換寄存器726內(nèi)的數(shù)字更新保存值對應(yīng)的反饋模擬輸出電壓，并將該輸出電壓供應(yīng)給比較器724的反轉(zhuǎn)輸出端。在相關(guān)領(lǐng)域的通用逐次逼近型A/D轉(zhuǎn)換器中，保存于連續(xù)轉(zhuǎn)換寄存器內(nèi)的值根據(jù)稱為二分搜索的預(yù)定算法來更新，以執(zhí)行逐次逼近型A/D轉(zhuǎn)換。也就是，連續(xù)轉(zhuǎn)換寄存器的比較初始值對應(yīng)于近似在模擬輸入動態(tài)范圍的中心處的電壓電平。設(shè)定為中心處的電壓電平的反饋模擬輸出電壓與模擬輸入電壓由比較器來比較。當后者的電平高于前者時，所更新的保存值被更新以便與等于動態(tài)范圍的大約3/4的電壓電平相應(yīng)。當后者的電平低于前者時，所更新的保存值被更新以便與等于動態(tài)范圍的大約1/4的電壓電平對應(yīng)。電壓比較以及連續(xù)轉(zhuǎn)換寄存器的保存值的更新根據(jù)以上的二分搜索算法連續(xù)地執(zhí)行，由此與模擬輸入電壓對應(yīng)的最后更新的保存值被存儲于連續(xù)轉(zhuǎn)換寄存器中，并且A/D轉(zhuǎn)換的數(shù)字輸出信號由連續(xù)轉(zhuǎn)換寄存器的輸出生成。在圖11所示的根據(jù)本發(fā)明的第二實施例的逐次逼近型非線性A/D轉(zhuǎn)換器72中， 連續(xù)轉(zhuǎn)換寄存器的保存值被根據(jù)用于非線性二分搜索的算法來更新，從而實現(xiàn)圖9所示的 A/D轉(zhuǎn)換器的模擬輸入電壓對數(shù)字輸出信號的非線性特性。圖12是用于描述圖11所示的根據(jù)本發(fā)明的第二實施例的逐次逼近型非線性A/D 轉(zhuǎn)換器72的非線性二分搜索的算法的圖形，以及示出逐次逼近型非線性A/D轉(zhuǎn)換器72的輸入/輸出特性的圖形。如圖12所示，根據(jù)圖11所示的根據(jù)本發(fā)明的第二實施例的用于非線性二分搜索的算法，連續(xù)轉(zhuǎn)換寄存器725的比較初始值Pl被設(shè)定于與模擬輸入動態(tài)范圍的最大值 Max(A)的大約1/4對應(yīng)的電壓電平附近，沒有被設(shè)定于與相關(guān)領(lǐng)域的通用模擬輸入動態(tài)范圍的大致中心對應(yīng)的電壓電平。設(shè)定于與最大值的大約1/4對應(yīng)的電壓電平附近的初始值反饋模擬輸出電壓(比較初始值Pl)與模擬輸入電壓Vin由比較器7M來比較。當后者的電平高于前者時，下一次更新的保存值P2被更新以便與等于動態(tài)范圍的大約2/3的電壓電平相應(yīng)。當后者的電平低于前者時，下一次更新的保存值被更新以便與等于動態(tài)范圍的大約1/5的電壓電平對應(yīng)。當所更新的保存值由于使用比較初始值Pl的第一電壓比較而被設(shè)定為下一次更新的保存值P2時，設(shè)定為等于動態(tài)范圍的大約2/3的電壓電平的反饋模擬輸出電壓(更新的保存值1^)與模擬輸入電壓Vin在第二電壓比較時由比較器724比較。當后者的電平高于前者吋，下一次更新的保存值P2被更新以便與近似在更新的保存值P2與對應(yīng)于最大值 Max(A)的更新保存值P5之間的中點對應(yīng)。當后者的電平低于前者吋，下一次更新的保存值被更新以便與近似在更新的保存值P2與對應(yīng)于増益變化線CL的更新保存值P4之間的中點對應(yīng)。當所更新的保存值由于使用比較初始值Pl的第一電壓比較而被設(shè)定為下一次更新的保存值P3吋，設(shè)定為等于動態(tài)范圍的大約1/5的電壓電平的反饋模擬輸出電壓(更新的保存值P3)與模擬輸入電壓Vin在第二電壓比較時由比較器724比較。當后者的電平低于前者吋，下一次更新的保存值被更新以便與近似在更新的保存值P3與對應(yīng)于最小值 Min(A)的更新保存值P8之間的中點P7對應(yīng)。當后者的電平高于前者吋，下一次更新的保存值被更新以便與近似在更新的保存值P3與比較初始值Pl之間的中點P6對應(yīng)。也就是，圖11所示的根據(jù)本發(fā)明的第二實施例的逐次逼近型非線性A/D轉(zhuǎn)換器72 響應(yīng)于由比較器724的輸出連續(xù)生成的電壓比較結(jié)果而生成根據(jù)圖12所示的非線性輸入
/輸出特性所設(shè)置的更新保存值P2、P3.....P8。也就是，連續(xù)轉(zhuǎn)換存儲器725在其內(nèi)包括
狀態(tài)機，該狀態(tài)機響應(yīng)于由比較器724的輸出連續(xù)生成的電壓比較結(jié)果，并且響應(yīng)于連續(xù)生成的電壓比較結(jié)果而生成根據(jù)圖12所示的非線性輸入/輸出特性所設(shè)置的更新保存值 P2、P3、…、P80由連續(xù)比較轉(zhuǎn)換器725所生成的A/D轉(zhuǎn)換的數(shù)字輸出信號Dtl到D1^1被供應(yīng)給數(shù)字信號處理器(DSP) 8。數(shù)字信號處理器(DSP) 8在ASK調(diào)制之前使用由A/D轉(zhuǎn)換器72所供應(yīng)的數(shù)字輸出信號Dtl到Dim針對數(shù)字輸入信號對數(shù)字輸出信號的非線性特性執(zhí)行數(shù)字校正過程，該非線性特性對應(yīng)于與圖12所示的A/D轉(zhuǎn)換器72的模擬輸入電壓對數(shù)字輸出信號的非線性特性相反的特性。由數(shù)字信號處理器(DSP)S執(zhí)行數(shù)字校正過程允許補償圖12所示的A/D轉(zhuǎn)換器72的模擬輸入電壓對數(shù)字輸出信號的非線性特性。[第三實施例]《流水線型非線性A/D轉(zhuǎn)換器》圖13是示出用于實現(xiàn)A/D轉(zhuǎn)換器的模擬輸入電壓對數(shù)字輸出信號的非線性特性的根據(jù)本發(fā)明的第三實施例的流水線型非線性A/D轉(zhuǎn)換器72的結(jié)構(gòu)的圖形。如圖13所示，流水線型非線性A/D轉(zhuǎn)換器72包括流水線處理級單元727和延遲
處理/數(shù)字校正単元728。流水線處理級單元727包括多個流水線級PSO、PSU PS2.....
PSN-I。流水線級PS0、PS1、PS2.....PSN-I各自包括(作為基本元件)采樣與保持電路10、
子A/D轉(zhuǎn)換器11、子0ハ轉(zhuǎn)換器12、減法器13和放大器14。此外，電壓電平校正電路15被添加給第一級流水線級PS0。而且，參考電壓開關(guān)電路16被添加給第二級流水線級PSl到最后級流水線級PSN-I中的每ー個。第一級流水線級PSO的采樣與保持電路10的輸入端被供應(yīng)以在流水線型非線性 A/D轉(zhuǎn)換器72的模擬輸入端的模擬輸入電壓Vin。采樣與保持電路10的輸出端耦接至子 A/D轉(zhuǎn)換器11的輸入端和減法器13的一個輸入端。第一級流水線級PSO的電壓電平校正電路15的輸入端被供應(yīng)以用于A/D轉(zhuǎn)換操作的參考電壓Vref。從參考電壓Vref減少了預(yù)定電壓的校正參考電壓由電壓電平校正電路15的輸出端所生成，并且被供應(yīng)給A/D轉(zhuǎn)換器 11的輸入端。來自第一級流水線級PSO的子A/D轉(zhuǎn)換器的最高有效位(MSB)的數(shù)字輸出信號dQ被供應(yīng)給延遲處理/數(shù)字校正單元728的第一輸入端以及子D/A轉(zhuǎn)換器12的輸入端。此外，最高有效位(MSB)的數(shù)字輸出信號Cltl被供應(yīng)給包含于從第二級流水線級PSl到最后一級的流水線級PSN-I的多個級內(nèi)的參考電壓開關(guān)電路16，以及包含于從第二級流水線級 PSl到最后一級的流水線級PSN-I的多個級內(nèi)的放大器14。此外，第一級流水線級PSO的子A/D轉(zhuǎn)換器12生成與最高有效位的數(shù)字輸出信號 Cltl對應(yīng)的子D/A模擬電壓信號并且將該信號供應(yīng)給減法器13的其它輸入端。結(jié)果，減法器 13生成了模擬輸入電壓Vin與自D/A模擬電壓信號之間的電壓差的量化誤差并且將它供應(yīng)給放大器14的輸入端。當由第一級流水線級PSO的子A/D轉(zhuǎn)換器11所生成的最高有效位的數(shù)字輸出信號Cltl為低電平“0”時，放大器14的放大因子或增益由低電平的數(shù)字輸出信號Cltl設(shè)定為2， 并且在加側(cè)的參考電壓+Vref由放大器14來選擇。因而，以關(guān)系Vout = 2Vin+Vref表示的殘差信號由放大器14的輸出生成并且被供應(yīng)給第二級流水線級PSl的輸入端。因而，當最高有效位的數(shù)字輸出信號Cltl為低電平“0”時，包含于從第二級流水線級PSl到最后一級的流水線級PSN-I的多個級內(nèi)的參考電壓開關(guān)電路16和放大器14分別設(shè)定于參考電壓Vref 的選擇狀態(tài)以及其中放大因子為2的放大狀態(tài)。結(jié)果，假定由前一級流水線級所供應(yīng)的殘差信號在從第二級流水線級PSl到最后一級的流水線級PSN-I的每個流水線級中是Vin’， 則以關(guān)系Vout = 2Vin’ +Vref表示的殘差信號被生成并被供應(yīng)給下一級流水線級的輸入端。當由第一級流水線級PSO的子A/D轉(zhuǎn)換器11所生成的最高有效位的數(shù)字輸出信號Cltl為高電平“ 1”時，放大器14的放大因子由低電平的數(shù)字輸出信號Cltl設(shè)定為1，并且在減側(cè)的參考電壓-Vref由放大器14來選擇。因而，以關(guān)系Vout = Vin-Vref/2表示的殘差信號由放大器14的輸出生成并且被供應(yīng)給第二級流水線級PSl的輸入端。因而，當最高有效位的數(shù)字輸出信號Cltl為高電平“1”時，包含于從第二級流水線級PSl到最后一級的流水線級PSN-I的多個級內(nèi)的參考電壓開關(guān)電路16和放大器14分別設(shè)定于一半?yún)⒖茧妷篤ref/2 的選擇狀態(tài)以及其中放大因子為1的放大狀態(tài)。因而，假定由前一級流水線級所供應(yīng)的殘差信號在從第二級流水線級PSl到最后一級的流水線級PSN-I的每個流水線級中是Vin’， 則以關(guān)系Vout = Vin' -Vref/2表示的殘差信號被生成并被供應(yīng)給下一級流水線級的輸入端。圖14是示出圖13所示的根據(jù)本發(fā)明的第三實施例的流水線型非線性A/D轉(zhuǎn)換器 72的A/D轉(zhuǎn)換操作和輸入/輸出特性的圖形。圖14所示的增益變化線CL的模擬輸入電壓對應(yīng)于由第一級流水線級PSO的電壓電平校正電路15的輸出端所生成的校正參考電壓。該校正參考電壓是由電壓電平校正電路15從參考電壓Vref中減去預(yù)定電壓的一個電壓。結(jié)果，第一級流水線級PSO的子A/D轉(zhuǎn)換器11將電平小于參考電壓Vref的校正參考電壓(CL)與在流水線型非線性A/D轉(zhuǎn)換器 72的模擬輸入端的模擬輸入電壓Vin進行比較，并且輸出比較結(jié)果作為最高有效位(MSB) 的數(shù)字輸出信號屯。當模擬輸入電壓Vin的電平低于校正參考電壓(CL)時，為低電平“O”的最高有效位(MSB)的數(shù)字輸出信號Cltl由第一級流水線級PSO的子A/D轉(zhuǎn)換器11所生成。因而，第一級流水線級PSO生成以關(guān)系Vout = 2Vin+Vref表示的殘差信號，而從第二級流水線級PSl到最后ー級的流水線級PSN-I的每個流水線級生成以關(guān)系Vout = 2Vin’ +Vref表示的殘差信號。因而，在這種情況下，圖13所示的根據(jù)本發(fā)明的第三實施例的流水線型非線性A/ D轉(zhuǎn)換器72在圖14所示的増益變化線CL的操作點Pl處以及在位于其左側(cè)的操作點P4到 P8處操作。結(jié)果，當模擬輸入電壓Vin的振幅變小并且該模擬輸入電壓Vin以這種方式在遠離模擬輸入動態(tài)范圍的最大值Max (A)的部分變化吋，A/D轉(zhuǎn)換器72以高輸入靈敏度來操作，使得即使模擬輸入電壓的振幅小，精確的數(shù)字輸出信號由A/D轉(zhuǎn)換器72來生成，從而允許在非接觸式IC卡與讀寫器件之間的精確數(shù)據(jù)通信。另ー方面，當模擬輸入電壓Vin的電平高于校正參考電壓(CL)吋，為高電平“ 1” 的最高有效位(MSB)的數(shù)字輸出信號Cltl由第一級流水線級PSO的子A/D轉(zhuǎn)換器11所生成。 因而，第一級流水線級PSO生成以關(guān)系Vout = Vin-Vref/2表示的殘差信號，而從第二級流水線級PSl到最后ー級的流水線級PSN-I的每個流水線級生成以關(guān)系Vout = Vin'-Vref/2 表示的殘差信號。因而，在這種情況下，圖13所示的根據(jù)本發(fā)明的第三實施例的流水線型非線性A/D轉(zhuǎn)換器72在圖14所示的増益變化線CL的操作點Pl處以及在位于其右側(cè)的操作點P2和P3處操作。結(jié)果，當模擬輸入電壓Vin的振幅變大并且該模擬輸入電壓Vin在達到模擬輸入動態(tài)范圍的最大值Max(A)的直接前部分變化吋，A/D轉(zhuǎn)換器72以低輸入靈敏度來操作。由于該原因，有可能解決模擬輸入電壓容易超出模擬輸入動態(tài)范圍的問題。即使模擬輸入電壓的振幅大，精確的數(shù)字輸出信號由A/D轉(zhuǎn)換器72來生成。因而，有可能在非接觸式IC卡與讀寫器件之間執(zhí)行精確的數(shù)據(jù)通信。延遲處理/數(shù)字校正単元7 補償在由設(shè)置于流水線處理級單元727內(nèi)的第一級
流水線級PSO到最后ー級的流水線級PSN-I所生成的多個數(shù)字輸出信號C^dpd2.....(V1
中的延遲時間之間的差異。據(jù)此，延遲處理/數(shù)字校正単元7 輸出其生成時序被安排的 A/D轉(zhuǎn)換的數(shù)字輸出信號Dtl到Dim，并且將它們供應(yīng)給對應(yīng)的數(shù)字信號處理器(DSP) 8。數(shù)字信號處理器(DSP) 8在ASK調(diào)制之前使用由流水線型非線性A/D轉(zhuǎn)換器72的延遲處理/數(shù)字校正単元7 所供應(yīng)的數(shù)字輸出信號Dtl到Dim針對數(shù)字輸入信號對數(shù)字輸出信號的非線性特性執(zhí)行數(shù)字校正過程，該非線性特性對應(yīng)于與圖14所示的A/D轉(zhuǎn)換器 72的模擬輸入電壓對數(shù)字輸出信號的非線性特性相反的特性。結(jié)果，有可能通過由數(shù)字信號處理器(DSP)S執(zhí)行數(shù)字校正過程來補償圖14所示的A/D轉(zhuǎn)換器72的模擬輸入電壓對數(shù)字輸出信號的非線性特性。作為另ー種實施例，針對與圖14所示的A/D轉(zhuǎn)換器72的模擬輸入電壓對數(shù)字輸出信號的非線性特性相反的數(shù)字輸入信號對數(shù)字輸出信號的非線性特性的數(shù)字校正過程可以由流水線型非線性A/D轉(zhuǎn)換器72的延遲處理/數(shù)字校正単元7 來執(zhí)行，不由數(shù)字信號處理器8執(zhí)行。雖然以上由本發(fā)明人所給出的發(fā)明已經(jīng)根據(jù)各種實施例具體描述，但是本發(fā)明并不限于它們。不用說，在不脫離本發(fā)明的主旨的范圍內(nèi)能夠?qū)Ω鞣N實施例進行各種改變。例如，圖2所示的根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路B2的接收電路B5 并不限制于使用NFC技術(shù)所使用的13. 56MHz的RF頻率信號的非接觸式IC卡，而是還可以被用作接收電路，例如，電池供電的個人數(shù)字助理或個人數(shù)據(jù)助理(PDA)、移動電話、無線 LAN(局域網(wǎng))等。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括 接收混頻器；以及生成被供應(yīng)給所述接收混頻器的本地信號的信號發(fā)生器，其中所述接收混頻器被供應(yīng)以RF接收信號和所述本地信號，從而生成接收混頻器輸出信號，其中所述信號發(fā)生器包括多級延遲電路、相位檢測單元和時鐘發(fā)生單元， 其中所述多級延遲電路響應(yīng)于在所述RF接收信號中所包含的載波信號而生成包括相位時序彼此相差預(yù)定的延遲時間的多個時鐘脈沖信號的脈沖序列，其中所述相位檢測單元檢測產(chǎn)生于由所述多級延遲電路所生成的所述脈沖序列中的特定時鐘脈沖信號的電壓電平與先于所述特定時鐘脈沖信號而產(chǎn)生的預(yù)定數(shù)量的時鐘脈沖信號的電壓電平之間的差異，從而檢測出所述特定時鐘脈沖信號是否具有規(guī)定的相位并生成檢測輸出信號，其中所述時鐘發(fā)生單元包括選擇器和第一信號合成邏輯電路， 其中所述選擇器響應(yīng)于由所述相位檢測單元生成的所述檢測輸出信號而從由所述多級延遲電路生成的所述時鐘脈沖信號中輸出分別具有多個預(yù)先選定的相位的多個選擇時鐘脈沖信號，并且其中所述第一信號合成邏輯電路對由所述選擇器輸出的所述選擇時鐘脈沖信號執(zhí)行邏輯運算，從而生成被供應(yīng)給所述接收混頻器的所述本地信號。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中所述多級延遲電路包括串聯(lián)耦接的多個延遲電路， 其中所述相位檢測單元包括多個觸發(fā)器和相位檢測器，其中所述多級電路的所述延遲電路生成所述脈沖序列的所述時鐘脈沖信號并將其供應(yīng)給所述選擇器以及所述相位檢測單元的所述觸發(fā)器，并且其中所述相位檢測器被供應(yīng)以所述觸發(fā)器的多個輸出信號，從而生成所述檢測輸出信號并且將其供應(yīng)給所述選擇器。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其中首先產(chǎn)生于由所述多級延遲電路生成的所述脈沖序列中的起始時鐘脈沖信號被公共地供應(yīng)給所述觸發(fā)器的多個觸發(fā)輸入端。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中所述接收混頻器包括第一接收混頻器和第二接收混頻器， 其中所述相位檢測單元檢測出所述特定時鐘脈沖信號是否具有大約為180°的所述規(guī)定相位并且生成所述檢測輸出信號，其中所述選擇器響應(yīng)于由所述相位檢測單元生成的所述檢測輸出信號而從所述時鐘脈沖信號中輸出具有大約0°的相位的第一選擇時鐘脈沖信號、具有大約45°的相位的第二選擇時鐘脈沖信號、具有大約90°的相位的第三選擇時鐘脈沖信號以及具有大約135° 的相位的第四選擇時鐘脈沖信號，其中所述第一信號合成邏輯電路的第一邏輯電路對所述第一選擇時鐘脈沖信號和所述第三選擇時鐘脈沖信號執(zhí)行第一邏輯運算，從而生成被供應(yīng)給所述第一接收混頻器的第一 RF本地信號，并且其中所述第一信號合成邏輯電路的第二邏輯電路對所述第二選擇時鐘脈沖信號和所述第四選擇時鐘脈沖信號執(zhí)行第二邏輯運算，從而生成被供應(yīng)給所述第二接收混頻器的第 ニ RF本地信號。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體集成電路，其中所述時鐘發(fā)生單元還包括響應(yīng)于所述第一 RF本地信號和所述第二 RF本地信號而生成第一非反轉(zhuǎn)數(shù)字時鐘信號、第一反轉(zhuǎn)數(shù)字時鐘信號、第二非反轉(zhuǎn)數(shù)字時鐘信號和第 ニ反轉(zhuǎn)數(shù)字時鐘信號的第二信號合成邏輯電路，其中所述第一接收混頻器包括響應(yīng)于所述第一 RF本地信號、所述第一非反轉(zhuǎn)數(shù)字時鐘信號和所述第一反轉(zhuǎn)數(shù)字時鐘信號而操作的第一直接采樣混頻器，并且其中所述第二接收混頻器包括響應(yīng)于所述第二 RF本地信號、所述第二非反轉(zhuǎn)數(shù)字時鐘信號和所述第二反轉(zhuǎn)數(shù)字時鐘信號而操作的第二直接采樣混頻器。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路，還包括載波檢測器、第一復(fù)位開關(guān)晶體管和第二復(fù)位開關(guān)晶體管，其中所述第一復(fù)位開關(guān)晶體管被耦接于所述第一直接采樣混頻器的輸出端與地電位之間，其中所述第二復(fù)位開關(guān)晶體管被耦接于所述第二直接采樣混頻器的輸出端與所述地電位之間，其中所述載波檢測器檢測包含于所述RF接收信號中的所述載波信號的振幅電平，并且其中當所述載波信號的所述振幅電平被降低至規(guī)定的振幅電平或更小時，所述載波檢測器控制所述第一復(fù)位開關(guān)晶體管和所述第二復(fù)位開關(guān)晶體管從非導(dǎo)通狀態(tài)變?yōu)閷?dǎo)通狀態(tài)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，還包括與所述第一直接采樣混頻器的輸入端和所述第二直接采樣混頻器的輸入端耦接的低噪聲放大器，其中所述低噪聲放大器包括將所述RF接收信號的電壓轉(zhuǎn)換成電流的低噪聲跨導(dǎo)放大器，其中所述低噪聲跨導(dǎo)放大器、所述第一直接采樣混頻器和所述第二直接采樣混頻器配置直接變頻接收器，并且其中第一接收基帶信號由所述第一直接采樣混頻器生成，并且第二接收基帶信號由所述第二直接采樣混頻器生成。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路，其中所述低噪聲跨導(dǎo)放大器能夠基于近場通信技術(shù)來放大所述RF接收信號。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路，還包括第一高通濾波器、第二高通濾波器、 第一基帶放大器、第二基帶放大器和A/D轉(zhuǎn)換單元，其中所述第一高通濾波器的輸入端和所述第二高通濾波器的輸入端分別耦接至所述第一直接采樣混頻器的所述輸出端和所述第二直接采樣混頻器的所述輸出端，其中所述第一基帶放大器的輸入端和所述第二基帶放大器的輸入端分別耦接至所述第一高通濾波器的輸出端和所述第二高通濾波器的輸出端，其中所述A/D轉(zhuǎn)換單元的輸入端耦接至所述第一基帶放大器的輸出端和所述第二基帶放大器的輸出端，其中所述A/D轉(zhuǎn)換單元包括具有非線性輸入/輸出特性的非線性型A/D轉(zhuǎn)換器以適應(yīng)基于所述近場通信技術(shù)的所述RF接收信號的小振幅到其大振幅的振幅波動所致的、由所述第一高通濾波器的所述輸出端和所述第二高通濾波器的所述輸出端的瞬態(tài)響應(yīng)導(dǎo)致的電壓波動。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路，其中所述非線性A/D轉(zhuǎn)換器包括快閃型非線性A/D轉(zhuǎn)換器、逐次逼近型非線性A/D轉(zhuǎn)換器和流水線型非線性A/D轉(zhuǎn)換器中的任一種。
11.一種半導(dǎo)體集成電路的操作方法，所述半導(dǎo)體集成電路包括接收混頻器以及生成被供應(yīng)給所述接收混頻器的本地信號的信號發(fā)生器，所述方法包括以下步驟使所述接收混頻器被供應(yīng)以RF接收信號和所述本地信號，從而生成接收混頻器輸出信號；使所述信號發(fā)生器包括多級延遲電路、相位檢測單元和時鐘發(fā)生單元； 使所述多級延遲電路響應(yīng)于在所述RF接收信號中所包含的載波信號而生成包括相位時序彼此相差預(yù)定的延遲時間的多個時鐘脈沖信號的脈沖序列；使所述相位檢測單元檢測在產(chǎn)生于由所述多級延遲電路所生成的所述脈沖序列中的特定時鐘脈沖信號的電壓電平與先于所述特定時鐘脈沖信號而產(chǎn)生的預(yù)定數(shù)量的時鐘脈沖信號的電壓電平之間的差異，從而檢測出所述特定時鐘脈沖信號是否具有規(guī)定的相位并生成檢測輸出信號；使所述時鐘發(fā)生單元包括選擇器和第一信號合成邏輯電路；使所述選擇器響應(yīng)于由所述相位檢測單元生成的所述檢測輸出信號而從由所述多級延遲電路生成的所述時鐘脈沖信號中輸出分別具有多個預(yù)先選定的相位的多個選擇時鐘脈沖信號；以及使所述第一信號合成邏輯電路對由所述選擇器輸出的所述選擇時鐘脈沖信號執(zhí)行邏輯運算，從而生成被供應(yīng)給所述接收混頻器的所述本地信號。
12.根據(jù)權(quán)利要求11所述的操作方法，包括以下步驟 使所述多級延遲電路包括串聯(lián)耦接的多個延遲電路； 使所述相位檢測單元包括多個觸發(fā)器和相位檢測器；使所述多級電路的所述延遲電路生成所述脈沖序列的所述時鐘脈沖信號并將其供應(yīng)給所述選擇器以及所述相位檢測單元的所述觸發(fā)器；以及使所述相位檢測器被供應(yīng)以所述觸發(fā)器的多個輸出信號，從而生成所述檢測輸出信號并將其供應(yīng)給所述選擇器。
13.根據(jù)權(quán)利要求12所述的操作方法，包括使首先產(chǎn)生于由所述多級延遲電路生成的所述脈沖序列中的起始時鐘脈沖信號被公共地供應(yīng)給所述觸發(fā)器的多個觸發(fā)輸入端的步馬聚ο
14.根據(jù)權(quán)利要求10所述的操作方法，包括以下步驟 使所述接收混頻器包括第一接收混頻器和第二接收混頻器；使所述相位檢測單元檢測出所述特定時鐘脈沖信號是否具有大約為180°的所述規(guī)定相位并生成所述檢測輸出信號；使所述選擇器響應(yīng)于由所述相位檢測單元生成的所述檢測輸出信號而從所述時鐘脈沖信號中輸出具有大約0°的相位的第一選擇時鐘脈沖信號、具有大約45°的相位的第二選擇時鐘脈沖信號、具有大約90°的相位的第三選擇時鐘脈沖信號以及具有大約135°的相位的第四選擇時鐘脈沖信號；使所述第一信號合成邏輯電路的第一時鐘電路對所述第一選擇時鐘脈沖信號和所述第三選擇時鐘脈沖信號執(zhí)行第一邏輯運算，從而生成被供應(yīng)給所述第一接收混頻器的第一 RF本地信號；以及使所述第一信號合成邏輯電路的第二時鐘電路對所述第二選擇時鐘脈沖信號和所述第四選擇時鐘脈沖信號執(zhí)行第二邏輯運算，從而生成被供應(yīng)給所述第二接收混頻器的第二 RF本地信號。
15.根據(jù)權(quán)利要求14所述的操作方法，包括以下步驟使所述時鐘發(fā)生單元還包括響應(yīng)于所述第一 RF本地信號和所述第二 RF本地信號而生成第一非反轉(zhuǎn)數(shù)字時鐘信號、第一反轉(zhuǎn)數(shù)字時鐘信號、第二非反轉(zhuǎn)數(shù)字時鐘信號和第二反轉(zhuǎn)數(shù)字時鐘信號的第二信號合成邏輯電路；使所述第一接收混頻器包括響應(yīng)于所述第一 RF本地信號、所述第一非反轉(zhuǎn)數(shù)字時鐘信號和所述第一反轉(zhuǎn)數(shù)字時鐘信號而操作的第一直接采樣混頻器；以及使所述第二接收混頻器包括響應(yīng)于所述第二 RF本地信號、所述第二非反轉(zhuǎn)數(shù)字時鐘信號和所述第二反轉(zhuǎn)數(shù)字時鐘信號而操作的第二直接采樣混頻器。
16.根據(jù)權(quán)利要求15所述的操作方法，包括以下步驟使所述半導(dǎo)體集成電路還包括載波檢測器、第一復(fù)位開關(guān)晶體管和第二復(fù)位開關(guān)晶體管；使所述第一復(fù)位開關(guān)晶體管被耦接于所述第一直接采樣混頻器的輸出端與地電位之間；使所述第二復(fù)位開關(guān)晶體管被耦接于所述第二直接采樣混頻器的輸出端與所述地電位之間；使所述載波檢測器檢測包含于所述RF接收信號中的所述載波信號的振幅電平；以及當所述載波信號的所述振幅電平被降低至規(guī)定的振幅電平或更小吋，使所述載波檢測器控制所述第一復(fù)位開關(guān)晶體管和所述第二復(fù)位開關(guān)晶體管從非導(dǎo)通狀態(tài)變?yōu)閷?dǎo)通狀態(tài)。
17.根據(jù)權(quán)利要求16所述的操作方法，包括以下步驟使所述半導(dǎo)體集成電路還包括與所述第一直接采樣混頻器的輸入端和所述第二直接采樣混頻器的輸入端耦接的低噪聲放大器；使所述低噪聲放大器包括將所述RF接收信號的電壓轉(zhuǎn)換成電流的低噪聲跨導(dǎo)放大器；使所述低噪聲跨導(dǎo)放大器、所述第一直接采樣混頻器和所述第二直接采樣混頻器配置直接變頻接收器；以及使所述第一直接采樣混頻器生成第一接收基帶信號；以及使所述第二直接采樣混頻器生成第二接收基帶信號。
18.根據(jù)權(quán)利要求17所述的操作方法，包括允許所述低噪聲跨導(dǎo)放大器基于近場通信技術(shù)來放大所述RF接收信號的步驟。
19.根據(jù)權(quán)利要求18所述的操作方法，包括以下步驟使所述半導(dǎo)體集成電路還包括第一高通濾波器、第二高通濾波器、第一基帶放大器、第二基帶放大器和A/D轉(zhuǎn)換單元；將所述第一高通濾波器的輸入端和所述第二高通濾波器的輸入端分別耦接至所述第一直接采樣混頻器的所述輸出端和所述第二直接采樣混頻器的所述輸出端；將所述第一基帶放大器的輸入端和所述第二基帶放大器的輸入端分別耦接至所述第一高通濾波器的輸出端和所述第二高通濾波器的輸出端；將所述A/D轉(zhuǎn)換單元的輸入端耦接至所述第一基帶放大器的輸出端和所述第二基帶放大器的輸出端；以及使所述A/D轉(zhuǎn)換單元包括具有非線性輸入/輸出特性的非線性型A/D轉(zhuǎn)換器以適應(yīng)基于所述近場通信技術(shù)的所述RF接收信號的小振幅到其大振幅的振幅波動所致的、由所述第一高通濾波器的所述輸出端和所述第二高通濾波器的所述輸出端的瞬態(tài)響應(yīng)導(dǎo)致的電壓波動。
20.根據(jù)權(quán)利要求18所述的操作方法，包括使所述非線性A/D轉(zhuǎn)換器包括快閃型非線性A/D轉(zhuǎn)換器、逐次逼近型非線性A/D轉(zhuǎn)換器和流水線型非線性A/D轉(zhuǎn)換器中的任一種的步驟。
全文摘要
本發(fā)明涉及一種半導(dǎo)體集成電路及其操作方法，該集成電路裝配有接收混頻器和信號發(fā)生器。多級延遲電路響應(yīng)于接收載波信號而生成多個時鐘脈沖。相位檢測單元檢測在特定時鐘脈沖的電壓電平與先于特定時鐘脈沖而生成的預(yù)定數(shù)量的時鐘脈沖的電壓電平之間的差異，從而檢測出特定時鐘脈沖的預(yù)定相位。時鐘發(fā)生單元的選擇器從時鐘脈沖信號中輸出分別具有多種相位的多個選擇時鐘脈沖信號。第一時鐘合成邏輯單路對選擇時鐘脈沖執(zhí)行邏輯運算，從而生成被供應(yīng)給接收混頻器的本地信號。
文檔編號H04B1/16GK102571119SQ20111036132
公開日2012年7月11日 申請日期2011年11月15日 優(yōu)先權(quán)日2010年11月15日
發(fā)明者元澤篤史, 塚本隆幸, 奧田裕一, 松浦達治 申請人:瑞薩電子株式會社