專利名稱：一種可編程差動連續(xù)時間預(yù)加重驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬信號處理和通信技術(shù)領(lǐng)域，具體說是一種可編程(programmable) 差動(differential)連續(xù)時間(continuous-time)預(yù)加重(pre-emphasis)驅(qū)動器。特別適合高速信號的發(fā)射器電路設(shè)計。
背景技術(shù)：
在芯片內(nèi)部進行數(shù)據(jù)信號傳輸時，或者在芯片之間進行數(shù)據(jù)信號傳輸時，例如發(fā)射器與接收器之間傳輸數(shù)據(jù)時，如果傳輸路徑的帶寬不足，則可能出現(xiàn)信號失真。從頻域的角度分析，這種信號失真是因為信號中所含有的高頻分量被衰減造成的。從時域的角度觀察到的現(xiàn)象是接收器接收到的數(shù)據(jù)信號波形發(fā)生畸變，給信號分析帶來難度。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種可編程差動連續(xù)時間預(yù)加重驅(qū)動器，在發(fā)射端采用預(yù)加重技術(shù)，預(yù)加重技術(shù)可以對需要發(fā)送的數(shù)據(jù)信號的高頻分量進行適當(dāng)?shù)姆糯螅瑏砭庑盘枌碓趥鬏斅窂缴系母哳l損失。為達到以上目的，本發(fā)明采取的技術(shù)方案是—種可編程差動連續(xù)時間預(yù)加重驅(qū)動器，其特征在于將差動輸入數(shù)據(jù)信號VIP、 VIN，分別加載到第一晶體管和第二晶體管的柵極，此即差動信號輸入端，差動輸入數(shù)據(jù)信號VIP經(jīng)過放大后在第一晶體管的漏極與第一負載的連接點輸出為信號V0N，差動輸入數(shù)據(jù)信號VIN經(jīng)過放大后在第二晶體管的漏極與第二負載的連接點輸出為信號V0P，此即差動信號輸出端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個電容和一個電阻，至少一個可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，一個恒流源和至少一個可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和地之間，一個恒流源和至少一個可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和地之間，或一個恒流源和至少一個可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和電源之間，一個恒流源和至少一個可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和電源之間。在上述技術(shù)方案的基礎(chǔ)上，使用兩個或兩個以上的可編程電阻單元時，各可編程電阻單元并聯(lián)連接。在上述技術(shù)方案的基礎(chǔ)上，所述可編程電阻單元由一個開關(guān)和一個電阻串聯(lián)構(gòu)成，多個可編程電阻單元并聯(lián)時，其中每個可編程電阻單元中的電阻值相同或不同均可。
在上述技術(shù)方案的基礎(chǔ)上，使用兩個或兩個以上的可編程恒流源單元時，各可編程恒流源單元并聯(lián)連接。在上述技術(shù)方案的基礎(chǔ)上，所述可編程恒流源單元由一個開關(guān)和一個恒流源串聯(lián)而成，多個可編程恒流源單元并聯(lián)時，其中每個可編程恒流源單元中的恒流源大小相同或不同均可。本發(fā)明所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器，無需時鐘控制電路，或者數(shù)據(jù)信號延遲產(chǎn)生電路，也不需要任何的針對將要預(yù)加重的數(shù)據(jù)信號的選擇開關(guān)控制電路，使得驅(qū)動器電路結(jié)構(gòu)簡單，噪聲極低，可編程功能提供了一種方便靈活的通過數(shù)字邏輯控制信號來對預(yù)加重程度進行調(diào)節(jié)的方案。本發(fā)明具有以下優(yōu)點1、相對于常見的離散時間的預(yù)加重技術(shù)，連續(xù)時間預(yù)加重方案不需要額外的時鐘控制電路，或者數(shù)據(jù)信號延遲產(chǎn)生電路，也不需要任何的針對將要預(yù)加重的數(shù)據(jù)信號的選擇開關(guān)控制電路，極大地簡化了設(shè)計的復(fù)雜度。2、連續(xù)時間預(yù)加重方案具有低噪聲，簡單易行的優(yōu)點。


本發(fā)明有如下附圖圖1未進行預(yù)加重處理的數(shù)據(jù)信號，圖2經(jīng)過離散時間預(yù)加重后，發(fā)射器發(fā)送出的信號，圖3經(jīng)過連續(xù)時間預(yù)加重后，發(fā)射器發(fā)送出的信號，圖4本發(fā)明實施形態(tài)1的可編程差動連續(xù)時間預(yù)加重驅(qū)動器的電路圖，圖5本發(fā)明實施形態(tài)2的可編程差動連續(xù)時間預(yù)加重驅(qū)動器的電路圖。
具體實施例方式以下結(jié)合附圖對本發(fā)明作進一步詳細說明。圖1 3是預(yù)加重技術(shù)對信號進行處理的瞬態(tài)信號效果對比示意圖，其中圖1所示為未進行預(yù)加重處理的數(shù)據(jù)信號；圖2所示為經(jīng)過離散時間預(yù)加重后，發(fā)射器發(fā)送出的信號，要實現(xiàn)圖2所示處理效果，一定需要額外的時鐘控制電路，或者數(shù)據(jù)信號延遲產(chǎn)生電路，或者還需要針對將要預(yù)加重的數(shù)據(jù)信號的選擇開關(guān)控制電路；圖3所示為經(jīng)過連續(xù)時間預(yù)加重后，發(fā)射器發(fā)送出的信號，信號在上升沿發(fā)生時刻后的1比特時間處，或者下降沿發(fā)生時刻后的1比特時間處，會產(chǎn)生信號波形上幅度的過沖。過沖是預(yù)加重所產(chǎn)生的直接現(xiàn)象。圖2和圖3中，Vl是基本電壓幅度，V2是過沖電壓幅度。過沖的幅度或者程度一般用百分比表示，S卩{(V2-V1)/(2XV1)}X100%。過沖的程度越大，說明預(yù)加重的程度越大。過沖的時間寬度，即V2的寬度也是在預(yù)加重電路設(shè)計中需要考慮的，一般是小于或者等于1個比特寬度。因為實際應(yīng)用中，傳輸距離會有所不同，需要預(yù)加重的程度也需要變化。本發(fā)明中通過可編程技術(shù)可以方便靈活地通過數(shù)字邏輯控制信號選擇預(yù)加重的程度。本發(fā)明所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器，第一晶體管和第二晶體管的柵極為差動信號輸入端，第一晶體管的漏極與第一負載的連接點和第二晶體管的漏極與第二負載的連接點為差動信號輸出端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個電容和一個電阻，至少一個可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，第一、二晶體管的源極和地(或和電源)之間，均設(shè)有一個恒流源和至少一個并聯(lián)的可編程恒流源單元。具體地說將差動輸入數(shù)據(jù)信號VIP、VIN，分別加載到第一晶體管和第二晶體管的柵極，此即差動信號輸入端，即第一晶體管和第二晶體管的柵極作為差動信號輸入端，接收差動輸入數(shù)據(jù)信號VIP、VIN，差動輸入數(shù)據(jù)信號VIP經(jīng)過放大后在第一晶體管的漏極與第一負載的連接點輸出為信號V0N，差動輸入數(shù)據(jù)信號VIN經(jīng)過放大后在第二晶體管的漏極與第二負載的連接點輸出為信號V0P，此即差動信號輸出端，即第一晶體管的漏極與第一負載的連接點、第二晶體管的漏極與第二負載的連接點作為差動信號輸出端，分別輸出信號VON和信號VOP ； VIP為差分輸入正端，VIN為差分輸入負端，VOP為差分輸出正端，VON為差分輸出負端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個電容和一個電阻， 該電阻用來調(diào)節(jié)本發(fā)明所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器的交流小信號增益，主要是低頻小信號增益，該電容用來調(diào)節(jié)本發(fā)明所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器的高頻交流小信號增益，同時該電容對預(yù)加重產(chǎn)生的過沖時間寬度有影響，需要根據(jù)實際使用中的數(shù)據(jù)信號傳輸速率，選取合適的電容值；加載到可編程差動連續(xù)時間預(yù)加重驅(qū)動器的輸入端的高速數(shù)據(jù)信號，同時含有高頻和低頻信號分量，通過適當(dāng)?shù)倪x擇上述并聯(lián)的電容和電阻的大小，可以改變輸出信號中的高頻分量在整個信號能量中所占的比例；比如，選定一個電容值，增加所述電阻阻值的大小，輸入信號中的高頻分量被放大的倍數(shù)沒有大的變化，但是輸入信號中的低頻分量被放大的倍數(shù)隨著電阻的增加而減小。這樣做的效果，就使高頻分量在整個信號能量中的比例增加。再比如選定一個電阻值，增加所述電容容值的大小，放大器所能放大的高頻分量的頻率值降低，這個高頻頻率值的選取主要根據(jù)實際需要傳輸?shù)臄?shù)據(jù)速率確定，速率越快，這個頻率點越高，選取的所述電容容值也越小。至少一個可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，使用兩個或兩個以上的可編程電阻單元時，各可編程電阻單元并聯(lián)連接，所述可編程電阻單元由一個開關(guān)和一個電阻串聯(lián)構(gòu)成，多個可編程電阻單元并聯(lián)時，其中每個可編程電阻單元中的電阻值相同或不同均可，通過設(shè)置各可編程電阻單元中的開關(guān)的開啟或者關(guān)閉的狀態(tài)，完成不同的電阻并聯(lián)等效值，這樣做可以實現(xiàn)可編程調(diào)節(jié)預(yù)加重程度的目的。如圖4所示，一個恒流源(沒有串聯(lián)開關(guān)的恒流源)和至少一個可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和地之間，一個恒流源(沒有串聯(lián)開關(guān)的恒流源)和至少一個可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和地之間，地在圖中指VSS，或如圖5所示，一個恒流源(沒有串聯(lián)開關(guān)的恒流源)和至少一個可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和電源之間，一個恒流源(沒有串聯(lián)開關(guān)的恒流源) 和至少一個可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和電源之間，電源在圖中指 VDD，使用兩個或兩個以上的可編程恒流源單元時，各可編程恒流源單元并聯(lián)連接，所述可編程恒流源單元由一個開關(guān)和一個恒流源串聯(lián)而成，多個可編程恒流源單元并聯(lián)時，其中每個可編程恒流源單元中的恒流源大小相同或不同均可；沒有串聯(lián)開關(guān)的恒流源是所述驅(qū)動器的基本結(jié)構(gòu)，不需要可編程控制。當(dāng)其他的所有可編程恒流源(虛線框里的部分)的開關(guān)全部打開的時候，驅(qū)動器仍然可以依靠這一路基本結(jié)構(gòu)正常工作。通過設(shè)置各可編程恒流源單元中的開關(guān)的開啟或者關(guān)閉的狀態(tài)，實現(xiàn)不同的恒流源并聯(lián)等效值，這樣做可以實現(xiàn)對圖3中的基本電壓幅度Vl和過沖電壓幅度V2的大小進行可編程調(diào)節(jié)，即實現(xiàn)預(yù)加重程度的可編程調(diào)節(jié)。實施形態(tài)1圖4是本發(fā)明實施形態(tài)1的可編程差動連續(xù)時間預(yù)加重驅(qū)動器。本實施形態(tài)可以在CMOS (互補金屬氧化物半導(dǎo)體)工藝或者BiCMOS (Bipolar CMOS,是CMOS和雙極器件同時集成在同一塊芯片上的技術(shù))工藝上實現(xiàn)。本發(fā)明的可編程差動連續(xù)時間預(yù)加重驅(qū)動器的實施形態(tài)1，電路構(gòu)成如下在第一晶體管103的漏極和電源VDD之間接有第一負載101，在第二晶體管104的漏極和電源之間接有第二負載102，在第一晶體管103的源極和第二晶體管104的源極之間接有電容105。在第一晶體管103的源極和第二晶體管104的源極之間接有電阻106。將一個或者多個并聯(lián)的可編程電阻單元109連接在第一晶體管103的源極和第二晶體管104的源極之間(圖4中僅示出一個)?？删幊屉娮鑶卧梢粋€開關(guān)107和一個電阻108串聯(lián)而成。在第一晶體管103的源極和地VSS之間接有第一恒流源110。在第二晶體管104的源極和地之間接有第二恒流源111。將一個或者多個并聯(lián)的可編程恒流源單元114連接在第一晶體管103的源極和地之間?？删幊毯懔髟磫卧梢粋€開關(guān)113和一個恒流源112串聯(lián)而成。將一個或者多個并聯(lián)的可編程恒流源單元117連接在第二晶體管104的源極和地之間?？删幊毯懔髟磫卧梢粋€開關(guān)116和一個恒流源115串聯(lián)而成。輸入的差動信號VIP，VIN分別提供給所述第一晶體管103和第二晶體管104的柵極，經(jīng)過驅(qū)動器放大和預(yù)加重后，輸出差動信號VON，VOP分別從第一晶體管103的漏極與第一負載101的連接點，和從第二晶體管104的漏極與第二負載102的連接點輸出。第一負載101和第二負載102可以包括相同類型和大小的無源網(wǎng)絡(luò)，如電阻，電容，電感等，也可以包括有源負載網(wǎng)絡(luò)，如MOS管。第一晶體管103和第二晶體管104可以是相同類型和尺寸的NM0S，如圖4所示，也可以是NPN管實現(xiàn)，這里不再贅述。電容105可以是無源器件實現(xiàn)，如CMOS工藝中的金屬-絕緣層-金屬(MIM)電容， 也可以是有源器件，如MOS等實現(xiàn)。電阻106和電阻108可以是無源器件實現(xiàn)，如CMOS工藝中的Poly電阻，也可以是有源器件，如MOS等實現(xiàn)。開關(guān)107、開關(guān)113和開關(guān)116可以包括半導(dǎo)體開關(guān)器件，例如NMOS等。開關(guān)的控制信號可以是CMOS邏輯電平等。采用本實施形態(tài)，可以無需時鐘控制電路，或者數(shù)據(jù)信號延遲產(chǎn)生電路，也不需要任何的針對將要預(yù)加重的數(shù)據(jù)信號的選擇開關(guān)控制電路，就能夠完成對數(shù)據(jù)信號的預(yù)加重處理。又，可編程電阻單元的數(shù)量可以任意選取，可編程恒流源單元的數(shù)量也可以任意選取，這樣做可以靈活的對本發(fā)明的可編程差動連續(xù)時間預(yù)加重驅(qū)動器的預(yù)加重程度進行調(diào)節(jié)。實施形態(tài)2圖5是本發(fā)明實施形態(tài)2的可編程差動連續(xù)時間預(yù)加重驅(qū)動器。本實施形態(tài)與實施形態(tài)1的重要區(qū)別在于，本實施形態(tài)中的第一晶體管103和第二晶體管104可以是相同類型和尺寸的PM0S，如圖5所示，也可以是PNP管實現(xiàn)，這里不再贅述。因為上述的區(qū)別，本發(fā)明的可編程差動連續(xù)時間預(yù)加重驅(qū)動器的實施形態(tài)2的電路結(jié)構(gòu)如下在第一晶體管103的漏極和地VSS之間接有第一負載101，在第二晶體管104的漏極和地之間接有第二負載102，在第一晶體管103的源極和第二晶體管104的源極之間接有電容105。在第一晶體管103的源極和第二晶體管104的源極之間接有電阻106。將一個或者多個并聯(lián)的可編程電阻單元109連接在第一晶體管103的源極和第二晶體管104的源極之間?？删幊屉娮鑶卧梢粋€開關(guān)107和一個電阻108串聯(lián)而成。在第一晶體管103的源極和電源之間接有第一恒流源110。在第二晶體管104的源極和電源之間接有第二恒流源111。將一個或者多個并聯(lián)的可編程恒流源單元114連接在第一晶體管103的源極和電源VDD之間?？删幊毯懔髟磫卧梢粋€開關(guān)113和一個恒流源112串聯(lián)而成。將一個或者多個并聯(lián)的可編程恒流源單元117連接在第二晶體管104的源極和電源之間?？删幊毯懔髟磫卧梢粋€開關(guān)116和一個恒流源115串聯(lián)而成。輸入的差動信號VIP，VIN分別提供給所述第一晶體管103和第二晶體管104的柵極，經(jīng)過驅(qū)動器放大和預(yù)加重后，輸出差動信號VON，VOP分別從第一晶體管103的漏極與第一負載101的連接點，和從第二晶體管104的漏極與第二負載102的連接點輸出。第一負載101和第二負載102可以包括相同類型和大小的無源網(wǎng)絡(luò)，如電阻，電容，電感等，也可以包括有源負載網(wǎng)絡(luò)，如MOS管。電容105可以是無源器件實現(xiàn)，如CMOS工藝中的金屬-絕緣層-金屬(MIM)電容， 也可以是有源器件，如MOS等實現(xiàn)。電阻106和電阻108可以是無源器件實現(xiàn)，如CMOS工藝中的Poly電阻，也可以是有源器件，如MOS等實現(xiàn)。開關(guān)107、開關(guān)113和開關(guān)116可以包括半導(dǎo)體開關(guān)器件，例如PMOS等。開關(guān)的控制信號可以是CMOS邏輯電平等。
權(quán)利要求
1.一種可編程差動連續(xù)時間預(yù)加重驅(qū)動器，其特征在于將差動輸入數(shù)據(jù)信號VIP、 VIN，分別加載到第一晶體管和第二晶體管的柵極，此即差動信號輸入端，差動輸入數(shù)據(jù)信號VIP經(jīng)過放大后在第一晶體管的漏極與第一負載的連接點輸出為信號V0N，差動輸入數(shù)據(jù)信號VIN經(jīng)過放大后在第二晶體管的漏極與第二負載的連接點輸出為信號V0P，此即差動信號輸出端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個電容和一個電阻，至少一個可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，一個恒流源和至少一個可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和地之間，一個恒流源和至少一個可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和地之間，或一個恒流源和至少一個可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和電源之間，一個恒流源和至少一個可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和電源之間。
2.如權(quán)利要求1所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器，其特征在于使用兩個或兩個以上的可編程電阻單元時，各可編程電阻單元并聯(lián)連接。
3.如權(quán)利要求1或2所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器，其特征在于所述可編程電阻單元由一個開關(guān)和一個電阻串聯(lián)構(gòu)成，多個可編程電阻單元并聯(lián)時，其中每個可編程電阻單元中的電阻值相同或不同均可。
4.如權(quán)利要求1所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器，其特征在于使用兩個或兩個以上的可編程恒流源單元時，各可編程恒流源單元并聯(lián)連接。
5.如權(quán)利要求1或4所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器，其特征在于所述可編程恒流源單元由一個開關(guān)和一個恒流源串聯(lián)而成，多個可編程恒流源單元并聯(lián)時，其中每個可編程恒流源單元中的恒流源大小相同或不同均可。
全文摘要
本發(fā)明涉及一種可編程差動連續(xù)時間預(yù)加重驅(qū)動器，第一晶體管和第二晶體管的柵極為差動信號輸入端，第一晶體管的漏極與第一負載的連接點和第二晶體管的漏極與第二負載的連接點為差動信號輸出端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個電容和一個電阻，至少一個可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，第一、二晶體管的源極和地(或和電源)之間，均設(shè)有一個恒流源和至少一個并聯(lián)的可編程恒流源單元。本發(fā)明所述的可編程差動連續(xù)時間預(yù)加重驅(qū)動器，不需要額外的時鐘控制電路，或者數(shù)據(jù)信號延遲產(chǎn)生電路，也不需要任何的針對將要預(yù)加重的數(shù)據(jù)信號的選擇開關(guān)控制電路，極大地簡化了設(shè)計的復(fù)雜度，具有低噪聲，簡單易行的優(yōu)點。
文檔編號H04L25/02GK102164103SQ20101058783
公開日2011年8月24日 申請日期2010年12月15日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者劉本麗, 葉亞琴, 秦大威, 許勝國 申請人:烽火通信科技股份有限公司