專利名稱：具有可編程停滯時間插入的門驅動器的制作方法
技術領域：
本發(fā)明涉及門驅動器，尤其涉及具有停滯時間(dead-time)插入以防止以半橋配置連接的兩個開關同時開啟的門驅動器。本發(fā)明尤其涉及一種具有可編程停滯時間插入的門驅動器集成電路。
背景技術：
將可編程停滯時間發(fā)生電路集成到集成電路中的常規(guī)方法一般使用位于集成電路外部的電阻通過例如設定內部電流基準來生成停滯時間，從而設定停滯時間量。如圖1中的示例所示，通過電阻R對由門驅動器集成電路中的停滯時間發(fā)生電路所生成的停滯時間進行設定。
這種設定停滯時間的常規(guī)方法具有下列缺陷1.因為外部元件值和停滯時間量的直接關系，該方法固有地易于使噪聲進入集成電路的停滯時間設定端。這在圖3中得到了顯示，其中示出了采用與圖1的集成電路的停滯時間端DT相連接的電阻的常規(guī)可編程停滯時間電路中的停滯時間與輸入電壓的關系曲線圖。
2.停滯時間量取決于具有獨立的個體變化的內部和外部元件。因此，為了確保用于防止擊穿的停滯時間的目的，就難以獲得精確的停滯時間值。
3.確定停滯時間的內部和外部電路傾向于具有不同的溫度系數(shù)。放大器的性能可能隨著溫度變化而不穩(wěn)定，并且/或如果它進入擊穿區(qū)則可能發(fā)生熱逸散(thermal runaway)。
當需要較窄的停滯時間(例如，如在D類音頻放大器中為了獲得較高的輸出線性度而使停滯時間少于100毫微秒)的應用中，這些問題會變得嚴重。

發(fā)明內容
根據(jù)本發(fā)明所述，對停滯時間的設定是通過從集成電路的外部對在集成電路內部確定的預定值之一進行選擇來實現(xiàn)的。與先前的方法相比，本發(fā)明提出的方法可提供精確的停滯時間插入以便停滯時間設定能夠變?yōu)楦〉闹?，即，停滯時間可被進一步縮窄，這對于線性度非常有利，特別是對于諸如D類音頻放大器的其中負載方向在其工作周期中變化的應用而言。
按照一個方面，本發(fā)明提出了一種可并入集成電路的停滯時間發(fā)生器，所述集成電路包括高端和低端門驅動器，所述高端和低端門驅動器以在輸出開關的導通時間之間提供停滯時間的方式來驅動所述輸出開關，所述停滯時間發(fā)生器包括位于所述集成電路內部的電路，該電路具有與停滯時間設定組件連接的外部停滯時間設定端，其中所述停滯時間發(fā)生器包括用來為所述停滯時間設定端處的一系列的停滯時間設定值提供離散的停滯時間的電路，并且其中所述停滯時間發(fā)生器為所述停滯時間設定端處的一系列多個停滯時間設定值生成相關的多個離散的停滯時間。
本發(fā)明的其它目的、特征和有益效果將通過下面的詳細描述而變得顯而易見。


現(xiàn)在將在下面的詳細描述中參照附圖對本發(fā)明進行說明，其中圖1示出了現(xiàn)有技術的停滯時間設定電路；圖2示出了根據(jù)本發(fā)明所述的停滯時間設定電路；圖3示出了現(xiàn)有技術電路的停滯時間與輸入電壓的關系曲線；圖4示出了根據(jù)本發(fā)明所述電路的停滯時間與輸入電壓的關系曲線。
具體實施例方式
圖2示出了根據(jù)本發(fā)明所述的停滯時間設定電路。如圖所示，門驅動器集成電路10具有停滯時間發(fā)生電路20，該電路向標為HS和LS的高端和低端驅動電路提供輸出。驅動電路向以半橋配置連接的高端和低端功率晶體管(例如MOSFET(金屬氧化物半導體場效應晶體管)、GBT(柵雙極晶體管)或雙極型晶體管)的各柵極提供輸出。停滯時間發(fā)生電路20確保在低端開關導通之前使高端開關斷開，以及在高端開關導通之前使低端開關斷開，從而使得兩個開關的導通時間之間具有確定的停滯時間以用于防止擊穿(shoot through)。
根據(jù)本發(fā)明所述，它提供了一個窗口比較電路30，該電路具有設在集成電路10外部的輸入端DT。停滯時間的設定是通過利用如電阻性分壓器、可變電壓源等向停滯時間設定端DT提供合適的電壓VDT而實現(xiàn)的。窗口比較器30對電壓VDT與多個基準值進行比較，以確定適當?shù)耐r間設定。參照圖4，根據(jù)VDT的值，可以設定多個離散的停滯時間(圖4中示出了其中的四個)。因此，如圖4所示，隨著VDT的增大，停滯時間按照離散的增量逐漸變小。窗口比較器30的輸出35隨后選擇由停滯時間發(fā)生電路20提供的適當?shù)耐r間，以確保使高端和低端開關具有選定的停滯時間。如圖所示，停滯時間發(fā)生電路典型地接收PWM輸入，該輸入的一個分支(one leg)如圖所示被反相器N反相，以向高端和低端驅動器提供輸出HS和LS，從而使得驅動器以導通時間之間的適當停滯時間量來開啟和關閉。
與其中停滯時間量隨著DT引腳的輸入電壓以連續(xù)的方式變化(圖3)的現(xiàn)有技術的電路相比，在按照本發(fā)明的電路中，它為一系列(arange of)的VDT(由圖4中的虛線所示)設定了離散的停滯時間。根據(jù)本發(fā)明的實施方案所述，隨著VDT的降低，停滯時間的離散量(discrete amount)依照逐步遞減函數(shù)(step-wise decreasing function)而減小。當然，除了圖中所示的逆關系(inverse relationship)之外，VDT和停滯時間之間可具有正(direct relationship)關系，使得當VDT升高時停滯時間也增大。除了如圖4所示的逐步遞減函數(shù)之外，也可以是逐步遞增函數(shù)。
本發(fā)明具有下列優(yōu)點
(1)它允許選擇幾個預定的停滯時間設定；(2)停滯時間可從集成電路外部選擇；(3)每個預定的停滯時間可根據(jù)定時偏移、溫度變化、單元到單元(unit-to-unit)變化以及供電電壓相關性而得到補償和優(yōu)化。
本發(fā)明確信可在其中精確的停滯時間對于線性度(低失真)具有決定意義的D類放大器應用中特別有用。在這些應用中，溫度的穩(wěn)定性變得尤其重要。在D類應用中，開關波形形狀的品質決定了被放大的音頻信號的品質。D類開關級的目的是希望快速和完全的(clean)開關操作。
在開關級中性能退化的重要原因是開關電流路徑中的寄生電感降低了開關速度并產生振蕩(ringing)。消除寄生電感的一種方法是將所有的元件緊密地布置在一起。
當門驅動器集成電路被置于可產生熱量的MOSFET附近時，驅動器集成電路會被MOSFET加熱。對于使用印刷線路板作為散熱件的表面安裝MOSFET而言，這是一個更為嚴重的問題。
因此，門驅動器集成電路必須在一定溫度范圍上更為穩(wěn)定，而本發(fā)明則能夠提供這一優(yōu)點。
雖然本發(fā)明已經結合其具體的實施方案進行了描述，但是許多其它的變化和修訂以及其它使用對于本領域技術人員將變得顯而易見。因此，本發(fā)明并不局限于本文的具體公開，而僅由所附的權利要求所限定。
權利要求
1.一種并入集成電路的停滯時間發(fā)生器，其中，所述集成電路包括高端和低端門驅動器，所述高端和低端門驅動器以在輸出開關的導通時間之間提供停滯時間的方式來驅動所述輸出開關，所述停滯時間發(fā)生器包括位于所述集成電路內部的電路，該電路具有與停滯時間設定組件連接的外部停滯時間設定端，其中所述停滯時間發(fā)生器包括用來為所述停滯時間設定端處的一系列的停滯時間設定值提供離散的停滯時間的電路，并且其中所述停滯時間發(fā)生器為所述停滯時間設定端處的一系列多個停滯時間設定值生成相關的多個離散的停滯時間。
2.如權利要求1所述的停滯時間發(fā)生器，其中，所述停滯時間設定組件設定所述停滯時間設定端處的電壓，所述電壓決定了所述停滯時間發(fā)生器設定的所述離散的停滯時間。
3.如權利要求2所述的停滯時間發(fā)生器，其中，隨著所述停滯時間設定端處的電壓的增加，所述停滯時間依照逐步遞減函數(shù)而減小，從而具有與所述停滯時間設定端處的電壓相關聯(lián)的多個停滯時間的離散值。
4.如權利要求2所述的停滯時間發(fā)生器，其中，隨著所述停滯時間設定端處的電壓的增加，所述停滯時間依照逐步遞增函數(shù)而增大，從而具有與所述停滯時間設定端處的所述停滯時間設定電壓相關聯(lián)的多個停滯時間的離散值。
5.如權利要求1所述的停滯時間發(fā)生器，其中，所述停滯時間設定組件包括用來在所述停滯時間設定端處建立電壓電平的組件。
6.如權利要求1所述的停滯時間發(fā)生器，其中，所述電路包括具有多個基準值的窗口比較器電路，用于對所述停滯時間設定端處的值與所述基準電壓進行比較，并用于確定所述停滯時間的選擇值。
7.如權利要求6所述的停滯時間發(fā)生器，其中，所述窗口比較器為所述停滯時間發(fā)生電路提供多個輸出以用于建立停滯時間。
8.如權利要求1所述的停滯時間發(fā)生器，其中，在所述停滯時間設定端處具有與各個離散的停滯時間相關聯(lián)的一系列的值。
9.如權利要求1所述的停滯時間發(fā)生器，其中，所述停滯時間設定組件包括可變電壓源。
10.如權利要求1所述的停滯時間發(fā)生器，其中，所述停滯時間設定組件包括電阻分壓器。
11.一種在由集成電路驅動的輸出開關的導通時間之間生成停滯時間的方法，其中，所述集成電路包括高端和低端門驅動器，所述高端和低端門驅動器以在所述輸出開關的導通時間之間提供停滯時間的方式來驅動所述輸出開關，所述方法包括提供一個位于所述集成電路內部的電路，該電路具有與停滯時間設定組件連接的外部停滯時間設定端；為所述停滯時間設定端處的一系列的停滯時間設定值提供離散的停滯時間；以及為所述停滯時間設定端處的一系列多個停滯時間設定值生成相關的多個離散的停滯時間。
12.如權利要求11所述的方法，還包括利用停滯時間設定組件設定停滯時間，所述停滯時間設定組件設定所述停滯時間設定端處的電壓，所述電壓決定了所述離散的停滯時間。
13.如權利要求12所述的方法，其中，隨著所述停滯時間設定端處的電壓的增加，所述停滯時間依照逐步遞減函數(shù)而減小，從而具有與所述停滯時間設定端處的所述電壓相關聯(lián)的多個停滯時間的離散值。
14.如權利要求12所述的方法，其中，隨著所述停滯時間設定端處的電壓的增加，所述停滯時間依照逐步遞增函數(shù)而增大，從而具有與所述停滯時間設定端處的所述停滯時間設定電壓相關聯(lián)的多個停滯時間的離散值。
15.如權利要求11所述的方法，還包括利用在所述停滯時間設定端處建立電壓電平的停滯時間設定組件來設定所述停滯時間。
16.如權利要求11所述的方法，還包括對所述停滯時間設定端處的值與多個基準值進行比較以用于確定所述停滯時間的選擇值。
17.如權利要求16所述的方法，其中，所述比較步驟包括為停滯時間發(fā)生電路提供多個輸出以用于建立所述停滯時間。
18.如權利要求11所述的方法，其中，在所述停滯時間設定端處具有與各個離散的停滯時間相關聯(lián)的一系列的值。
19.如權利要求11所述的方法，還包括利用包括有可變電壓源的停滯時間設定組件設定所述停滯時間。
20.如權利要求11所述的方法，還包括利用包括有電阻分壓器的停滯時間設定組件設定所述停滯時間。
全文摘要
提供了一種并入集成電路的停滯時間發(fā)生器，其中，所述集成電路包括高端和低端門驅動器，所述高端和低端門驅動器以在輸出開關的導通時間之間提供停滯時間的方式來驅動所述輸出開關，所述停滯時間發(fā)生器包括位于所述集成電路內部的電路，該電路具有與停滯時間設定組件連接的外部停滯時間設定端，其中所述停滯時間發(fā)生器包括用來為所述停滯時間設定端處的一系列的停滯時間設定值提供離散的停滯時間的電路，并且其中所述停滯時間發(fā)生器為所述停滯時間設定端處的一系列多個停滯時間設定值生成相關的多個離散的停滯時間。
文檔編號H03F3/20GK1750398SQ20051010250
公開日2006年3月22日 申請日期2005年9月8日 優(yōu)先權日2004年9月8日
發(fā)明者本田潤, 程曉昌 申請人:國際整流器公司