專利名稱：一種數(shù)據(jù)通信方法和一種以太網(wǎng)設備的制作方法
技術領域：
本發(fā)明涉及以太網(wǎng)技術領域，尤指一種數(shù)據(jù)通信方法和一種以太網(wǎng)設備。
背景技術：
目前的寬帶接入到戶技術，主要有XDSL技術、以太網(wǎng)技術和FTTH技 術，分別使用電話線、網(wǎng)線和光纖傳輸介質(zhì)到戶。在新的長距離以太網(wǎng)(LRE, Long Range Ethernet)技術出現(xiàn)以后，以太網(wǎng)技術也可以使用電話線接入到 戶，這大大減少了以太網(wǎng)在實際應用中的障礙。但以太網(wǎng)設備和XDSL設 備相比，還有一個比較明顯的劣勢是支持的端口數(shù)目較少，目前一臺以太網(wǎng) 設備(或者是一個機架設備的單板) 一般支持24個端口，或者最多是48個 端口 ，而XDSL設備的則可以做到72個端口 。
在現(xiàn)實應用當中，高層樓宇很多，比如一個18層的樓宇大概有128戶， 而這種時候，顯然一臺接入設備支持的端口數(shù)目越多越好。因此，以太網(wǎng)設 備(如以太網(wǎng)交換機等)需要提供更多數(shù)目的物理端口，才可以進一步提高 在寬帶接入應用中的核心竟爭力。
目前，以太網(wǎng)設備中物理層(PHY)芯片和媒體訪問控制層(MAC) 芯片之間采用的是i某體獨立接口 (MII， Medium Independent Interface )。以 太網(wǎng)媒體接口有媒體獨立接口 MI1、簡化的媒體獨立接口 RMII和串行媒 體獨立接口 SMII,所有的這些接口都從MII而來。Mil是指不用考慮媒體 是銅軸、光纖、電纜等，因為這些媒體處理的相關工作都由PHY或者MAC 芯片完成。Mil支持10兆和100兆的操作， 一個MII接口由14根信號 線組成，它的支持還是比較靈活的，但是有一個缺點是一個MII接口用的信號線太多。
RMII是簡化的Mil接口，在數(shù)據(jù)的收發(fā)上它比Mil接口少了一倍的 信號線，所以它一般要求是50兆的總線時鐘。RMII —般用在多端口的交 換機，它不是每個端口安排收、發(fā)兩個時鐘，而是所有的數(shù)據(jù)端口公用一個 時鐘用于所有端口的收發(fā)，這里就節(jié)省了不少的端口數(shù)據(jù)線數(shù)目。RMII的 一個端口要求7根信號線，比MII少了一倍，所以交換機能夠接入多一倍 數(shù)據(jù)的端口。和MII —樣，RMII支持10兆和100兆的總線接口速度。
SMII有比RMII更少的信號線數(shù)目，S表示串行的意思。因為它只用 一根信號線傳送發(fā)送數(shù)據(jù)， 一根信號線傳輸接收數(shù)據(jù)，所以在時鐘上為了滿 足100M的需求，它的時鐘頻率4艮高，達到了 125M,為什么用125M，是 因為數(shù)據(jù)線里面會傳送一些控制信息。SMII —個端口僅用4根信號線完成 100M信號的傳輸，比起RMII差不多又少了一倍的信號線。SMII在工業(yè) 界的支持力度是很高的。同理，所有端口的數(shù)據(jù)收發(fā)都公用同一個外部的 125M時鐘。
由上可見，以太網(wǎng)的PHY芯片和MAC層芯片之間的接口都是一對一 的，即每個物理層接口使用獨立的Mil接口與對應的MAC層端口進行一 對一通信，端口之間互相獨立，不共享數(shù)據(jù)線。
圖1是現(xiàn)有技術中以太網(wǎng)設備中的PHY芯片和MAC芯片的連接示意 圖。如圖1所示，在現(xiàn)有技術中，MAC芯片支持的端口數(shù)目比較多， 一般 為24個，而PHY芯片支持的端口數(shù)目相對較少， 一般為8個，因此， 一個 MAC芯片可以接多個PHY芯片，PHY芯片和MAC芯片之間的接口連接是 —對一l
圖1所示的這種方法大大簡化了以太網(wǎng)PHY芯片的設計和成本，由于 MAC和PHY之間的端口 一對一 ，并且輸入和輸出的速率相同，所以PHY芯 片中只需要很少的緩沖存儲，并且PHY芯片支持的端口數(shù)目不多，所需要 的管腳數(shù)目較少，因此可以大大簡化PHY的設計和成本。^旦這種方法的缺 陷是導致MAC層芯片無法支持大的端口數(shù)目。
8在新的LRE技術支持100Mbps速率以下的可變速率，如33Mbps和 50Mbps等，并且在寬帶接入到戶應用中，這個速度足夠使用很多年的時間。 在寬帶應用中，成本和接口密度是一個比較關鍵的因素。
由于現(xiàn)有技術中，MAC層芯片支持的端口數(shù)目比較多(比如24個)， 而PHY芯片支持的端口數(shù)目比較少(比如8個)，而每個端口需要各自獨 立的數(shù)據(jù)接口，所以MAC層芯片需要支持的管腳數(shù)目比較多，難以支持到 比較大的數(shù)目，比如64個，或者是72個，在這種情況下，即使采用SMII接 口，也是需要4*64=256個管腳。需要的管腳數(shù)目太多，這是以太網(wǎng)交換機 的MAC芯片無法在最優(yōu)性價比下做到單芯片支持大端口數(shù)目的主要原因。 因此，如何在現(xiàn)有的MII接口上支持更大的端口密度和進一步降低成本成為 了寬帶接入到戶應用中的重要問題。

發(fā)明內(nèi)容
本發(fā)明提供了兩種數(shù)據(jù)通信方法，該方法使得以太網(wǎng)設備中的單個 MAC芯片能夠支持更大的端口密度，降低了寬帶接入到戶應用的成本。
本發(fā)明還提供了 一種以太網(wǎng)設備，該設備中的單個MAC芯片能夠支持 更大的端口密度，從而降低了寬帶接入到戶應用的成本。
本發(fā)明還提供了 一種PHY芯片和一種MAC芯片，該PHY芯片和MAC 芯片使得以太網(wǎng)設備中的單個MAC芯片能夠支持更大的端口密度，降低了 寬帶接入到戶應用的成本。
為達到上述目的，本發(fā)明的技術方案具體是這樣實現(xiàn)的
本發(fā)明公開了一種數(shù)據(jù)通信方法，該方法包括
物理層PHY芯片將從n個端口接收的n路第一速率的物理層數(shù)據(jù)復合 成一路第二速率的數(shù)據(jù)并通過PHY芯片和媒體訪問控制層MAC芯片之間 的接口發(fā)送給MAC芯片；n為大于1的自然數(shù)；
MAC芯片接收到所述來自PHY芯片的第二速率的數(shù)據(jù)時，解復合成n 路第一速率的數(shù)據(jù)。本發(fā)明還公開了一種數(shù)據(jù)通信方法，該方法包括
MAC芯片將n路第一速率的MAC層數(shù)據(jù)復合成一路第二速率數(shù)據(jù)并 通過PHY芯片和MAC芯片之間的接口發(fā)送給PHY芯片；n為大于1的自
然數(shù)；
PHY芯片接收到所述來自MAC芯片的第二速率的數(shù)據(jù)時，解復合成n 路第一速率數(shù)據(jù)。
本發(fā)明還公開了 一種以太網(wǎng)設備，該設備包括MAC芯片和與該MAC 芯片連接的一個以上的PHY芯片；每個PHY芯片包括第一復合處理模塊； MAC芯片包括第二復合處理模塊；
每個第一復合處理模塊，用于將來自自身所屬PHY芯片的n個端口的 n路第一速率的數(shù)據(jù)復合成一路第二速率數(shù)據(jù)后通過PHY芯片和MAC芯片 之間的接口發(fā)送給MAC芯片；n為大于1的自然數(shù)；
第二復合處理模塊，用于接收來自PHY芯片的第二速率數(shù)據(jù)，并解復 合成n路第一速率的數(shù)據(jù)。
本發(fā)明公開了一種PHY芯片，該PHY芯片包括第一復合處理模塊， 用于將來自自身所屬PHY芯片的n個端口的n路第 一速率的數(shù)據(jù)復合成一 路第二速率數(shù)據(jù)后通過PHY芯片和MAC芯片之間的接口發(fā)送給MAC芯 片；n為大于1的自然數(shù)。
本發(fā)明公開了一種MAC芯片，該MAC芯片包括第二復合處理模塊， 用于將n路第一速率的MAC層數(shù)據(jù)復合成一路第二速率數(shù)據(jù)后通過PHY 芯片和MAC芯片之間的接口發(fā)送給PHY芯片；n為大于1的自然數(shù)。
由上述技術方案可見，本發(fā)明這種PHY芯片將從多個端口接收的n路 第一速率的物理層數(shù)據(jù)復合成一路第二速率的數(shù)據(jù)并通過PHY芯片和MAC 芯片之間的接口發(fā)送給MAC芯片；MAC芯片接收到所述來自PHY芯片的 第二速率的數(shù)據(jù)時，解復合成多路第一速率的數(shù)據(jù)的技術方案，由于將多路 物理層數(shù)據(jù)復合成一路數(shù)據(jù)后通過PHY芯片和MAC芯片之間的Mil傳輸， 因此使得一個MII接口可以支持多個物理接口 ，進而使得單個MAC芯片能夠支持更大的端口密度，降低了寬帶接入到戶應用的成本。


圖1是現(xiàn)有技術中以太網(wǎng)設備中的PHY芯片和MAC芯片的連接示意
圖2是本發(fā)明實施例一種數(shù)據(jù)通信方法的流程圖； 圖3是本發(fā)明實施例中數(shù)據(jù)通信方法的圖形示意圖； 圖4是本發(fā)明實施例 一種以太網(wǎng)設備的組成結構框圖。
具體實施例方式
本發(fā)明的核心思想是將目前以太網(wǎng)PHY芯片的物理層端口和MAC層 端口 ( MII端口 )之間的 一對一的設計，改為多對一的設計，從而在同樣MII 端口管腳數(shù)目的條件下，支持更多數(shù)目的物理層端口，提高傳輸效率，降低 設備成本。
為使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下對本發(fā)明進一 步詳細說明。
圖2是本發(fā)明實施例一種數(shù)據(jù)通信方法的流程圖。如圖2所示，該方法 包括以下步驟
步驟201，物理層PHY芯片將從n個端口接收的n路第一速率的物理 層數(shù)據(jù)復合成一路第二速率的數(shù)據(jù)并通過PHY芯片和媒體訪問控制層MAC 芯片之間的接口發(fā)送給MAC芯片；n為大于1的自然數(shù)。
步驟202， MAC芯片接收到所述來自PHY芯片的第二速率的數(shù)據(jù)時， 解復合成n路第一速率的數(shù)據(jù)。
圖2中給出了 PHY芯片向MAC芯片發(fā)送數(shù)據(jù)的過程。同樣，MAC芯 片向PHY芯片發(fā)送數(shù)據(jù)的過程為MAC芯片將n路第 一速率的MAC層數(shù) 據(jù)復合成一路第二速率數(shù)據(jù)并通過PHY芯片和MAC.芯片之間的接口發(fā)送 給PHY芯片；PHY芯片接收到所述來自MAC芯片的第二速率的數(shù)據(jù)時，解復合成n路第二速率數(shù)據(jù)。
在本發(fā)明的一個實施例中，以時分復用方式將n路的第一速率數(shù)據(jù)復合 成一路的第二速率數(shù)據(jù)；其中，第二速率至少為第一速率的n倍。且上述 PHY芯片和MAC芯片之間的接口為RMII、 SMII或MII。
圖3是本發(fā)明實施例中數(shù)據(jù)通信方法的圖形示意圖。參見圖3，這里PHY 芯片和MAC芯片之間的端口以SMII為例，SMII的端口速率是125M,其 傳輸有效數(shù)據(jù)的速率是100Mbps。如杲LRE支持50Mbps的對外的物理端口 ， 同樣一個SMII端口可以傳輸兩個50Mbps的LRE物理端口的數(shù)據(jù)，這兩個 50Mbps的LRE端口的有效數(shù)據(jù)可以采用時分復用方式，比如以字節(jié)為單位 進行復用，先傳輸?shù)谝粋€LRE端口的一個字節(jié)數(shù)據(jù)，再傳輸另一個LRE端 口的一個字節(jié)數(shù)據(jù)，如此反復，兩個LRE端口的有效數(shù)據(jù)復合后正好為 100Mbps。同理，如果LRE支持25Mbps的對外的物理端口 ，同樣一個SMII 端口可以傳輸四個25Mbps的LRE物理端口的lt據(jù)，這四個25Mbps的LRE 端口的有效數(shù)據(jù)以字節(jié)為單位進行復用，四個LRE端口的有效數(shù)據(jù)復合后 正好為lOOMbps。
在圖3中，為了完成上述處理，需要對現(xiàn)有的PHY芯片和MAC芯片 進4亍如下的改進
(1)在原有PHY芯片功能模塊的基礎上增加可變速率參考時鐘和復 合處理模塊
PHY芯片中的復合處理模塊，按照PHY芯片相對于MAC芯片的發(fā)送 方向和接收方向分別對數(shù)據(jù)進行復用和解復用處理。由于復合處理模塊所接 收的數(shù)據(jù)是可變速率的數(shù)據(jù)，而復合后的數(shù)據(jù)是迎合SMII端口的標準速率， 因此PHY芯片需要兩個工作時鐘，分別為可變速率參考時鐘和標準速率 參考時鐘。參見圖3， PHY芯片的LRE物理端口和其中的原PHY模塊的工 作時鐘為可變速率參考時鐘；PHY芯片的復合處理模塊的與原PHY模塊連 接的接口的工作時鐘為可變速率參考時鐘，與SMII接口連接的接口的工作 時鐘為標準速率參考時鐘；PHY芯片的SMII端口的工作時鐘為標準速率參
12考時鐘。
(2)在原有MAC芯片功能模塊的基礎上增加可變速率參考時鐘和復 合處理模塊
MAC芯片中的復合處理模塊，按照MAC芯片相對于PHY芯片的發(fā)送 方向和接收方向分別對數(shù)據(jù)進行復用和解復用處理。同樣MAC芯片需要兩 個工作時鐘，分別為可變速率參考時鐘和標準速率參考時鐘。參見圖3， MAC芯片的SMII端口的工作時鐘為標準速率參考時鐘；MAC芯片的復合 處理模塊的與SMn接口連接的接口的工作時鐘為標準速率參考時鐘，與原 MAC模塊連接的接口的工作時鐘為標準速率參考時鐘；MAC芯片中的原 MAC模塊的工作時鐘為標準速率參考時鐘；其中MAC芯片中的復合處理 模塊將來自SMII接口的數(shù)據(jù)以字節(jié)為單位解復用處理(假設PHY芯片是以 字節(jié)為單位進行復用處理的)得到多路可變速率數(shù)據(jù)，再將所述多路可變速 率數(shù)據(jù)以數(shù)據(jù)幀為單位復用成一路標準速率的數(shù)據(jù)后發(fā)送給原MAC模塊進 行MAC層處理，因此該復合處理模塊中的需要可變速率參考時鐘。
上述方案，在以時分復用方式將多路數(shù)據(jù)復合成一路數(shù)據(jù)后，當在解復 用時，可以根據(jù)預定好的時分復用方式進行解復用。例如在復用時以字節(jié)為 單位進行復用，即先傳輸?shù)谝粋€LRE端口的一個字節(jié)數(shù)據(jù)，再傳輸?shù)诙€ LRE端口的一個字節(jié)數(shù)據(jù)，如此反復，則在解復用時，將接收的第一個字節(jié) 解復為第一個LRE端口的數(shù)據(jù)，將第二個字節(jié)解復為第二個LRE端口的數(shù) 據(jù)，將第三個字節(jié)解復為第一個LRE端口的數(shù)據(jù)，將第四個字節(jié)解復為第 二個LRE端口的數(shù)據(jù)，如此反復。同理，也可以以比特(bit)為單位進行 復用，即先傳輸?shù)谝粋€LRE端口的一個比特的數(shù)據(jù)，再傳輸?shù)诙€LRE端 口的一個比特數(shù)據(jù)，如此反復。
此外，在將多路數(shù)據(jù)復合成一路數(shù)據(jù)時，還可以在復用后的每個LRE 端口^:據(jù)中攜帶相應的LRE端口標識，則在解復用就可以#4居LRE端口標 識進行。
下面給出一個具體的例子參照圖3，以連接MAC芯片的一個8 (相當于圖3中的n等于8) LRE物理端口 (以下簡稱LRE端口 )的PHY芯片 為例，設所述8個LRE端口均有50Mbps的可變速率數(shù)據(jù)輸入，該PHY芯 片的LRE端口和原PHY模塊均工作在50Mbps參考時鐘下，則發(fā)送數(shù)據(jù)的 處理流程包括
(11) 8個LRE端口輸入的數(shù)據(jù)經(jīng)過原PHY模塊進行物理層處理后仍 以50Mbps的速率到達PHY芯片的復合處理模塊。
(12 )PHY芯片的復合處理模塊將8路的50Mbps的數(shù)據(jù)以字節(jié)為單位 兩兩進行復合得到4路100Mbps的數(shù)據(jù)后通過4個SMII端口發(fā)送至MAC芯片。
本步驟中，LRE端口 1和2的數(shù)據(jù)被以字節(jié)為單位復合成一路，LRE 物理端口 3和4的數(shù)據(jù)被以字節(jié)為單位復合成一路，LRE端口 5和6的數(shù)據(jù) 被以字節(jié)為單位復合成一路，以及LRE端口 7和8的數(shù)據(jù)被以字節(jié)為單位 復合成一路；以其中的LRE端口 l和2的數(shù)據(jù)復合為例，先傳輸一個字節(jié) 的LRE端口 l的數(shù)據(jù)，然后傳輸一個字節(jié)的LRE端口 2的數(shù)據(jù)，再傳輸一 個字節(jié)的LRE端口 1的數(shù)據(jù)，傳輸一個字節(jié)的LRE端口 2的數(shù)據(jù)，......，
依次類4焦。
(13 ) MAC芯片的SMII端口接收所迷4路lOOMbps的數(shù)據(jù)后發(fā)送至 MAC芯片的復合處理模塊；
(14) MAC芯片的復合處理模塊首先將4路lOOMbps的數(shù)據(jù)進行解復 合處理，還原成8路的50Mbps的數(shù)據(jù)。
這里對本步驟中的解復合處理以第 一路100Mbps的數(shù)據(jù)為例進行說明 MAC芯片的復合處理模塊將第一路lOOMbps的數(shù)據(jù)的第一個字節(jié)作為LRE 端口 1的數(shù)據(jù)，將第二個字節(jié)作為LRE端口 2的數(shù)據(jù)，將第三個字節(jié)作為 端口 l的數(shù)據(jù)，將第四個字節(jié)作為端口 2的數(shù)據(jù)，......，依次類推，將第一
路的lOOMbps的數(shù)據(jù)解復合成兩路50Mbps的數(shù)據(jù)，且分別對應LRE端口 1 和2。其它路數(shù)據(jù)的解復合過程相同，這里不再復述。
(15 ) MAC芯片的復合處理模塊將所述解復用后的8路50Mbps的數(shù)據(jù)再以數(shù)據(jù)幀為單位兩兩進行復合得到4路100Mbps的數(shù)據(jù)后發(fā)送至原 MAC模塊進行MAC層處理。
由于原MAC才莫塊是工作在標準的100Mbps參考時鐘下，且在進行MAC 層處理時是以數(shù)據(jù)幀為單位進行處理的，數(shù)據(jù)幀的幀頭包括一些MAC層處 理需要用到的MAC層信息，包括源MAC地址和目的MAC地址等，因此 本步驟中需要將數(shù)據(jù)再以數(shù)據(jù)幀為單位兩兩復合成lOOMbps速率的數(shù)據(jù)后 發(fā)送至原MAC模塊進行處理。本步驟中以數(shù)據(jù)幀為單位進行時分復用的過 程與上述以字節(jié)為單位進行時分復用的過程類似，這里不再復述。
下面將上述過程的逆過程，接收數(shù)據(jù)的處理流程簡單介紹如下 (21) MAC芯片的原MAC才莫塊將對應于LRE端口 1和2的數(shù)據(jù)、對 應于LRE端口 3和4數(shù)據(jù)、對應于端口 5和6的數(shù)據(jù)以及對應于端口 7和8 的數(shù)據(jù)，分別以數(shù)據(jù)幀為單位復合成100Mbps速率的4路數(shù)據(jù)后發(fā)送至MAC 芯片的復合處理模塊。
(22 )MAC芯片的復合處理模塊將原MAC模塊發(fā)送的每一路lOOMbps 的數(shù)據(jù)以數(shù)據(jù)幀為單位進行解復合處理得到8路50Mbps的數(shù)據(jù)。
本步驟中，MAC芯片的復合處理模塊將第一路的lOOMbps的數(shù)據(jù)以數(shù) 據(jù)幀為單位解復合成對應于LRE端口 1和2的兩路50Mbps的數(shù)據(jù)，以此類 推，將第二/三/四路的lOOMbps解復合成對應于端口 3/4/7和4/6/8的兩路 50Mbps的數(shù)據(jù)。
(23 ) MAC芯片的復合處理模塊將所述8路50Mbps的數(shù)據(jù)以字節(jié)為 單位兩兩進行復合得到4路lOOMbps的^t據(jù)后通過4個SMII端口發(fā)送至 PHY芯片。
(24 )PHY芯片的SMII接收到所述4路lOOMbps的數(shù)據(jù)后發(fā)送至PHY
芯片的復合處理模塊。
(25 ) PHY芯片的復合處理模塊將所述4路lOOMbps的數(shù)據(jù)以字節(jié)為 單位進行解復合處理，得到8路的50Mbps的數(shù)據(jù)后發(fā)送至原PHY模塊；
(26 )原PHY模塊對所述8路50Mbps的數(shù)據(jù)進行物理層處理后分別通過LRE端口 1-8發(fā)送出去。
可以看出，通過上述方案， 一個24端口的MAC芯片，以現(xiàn)有的方式 只能連接3個8端口的PHY芯片。而應用本發(fā)明的方案，SMII端口的有效 數(shù)據(jù)速率為100Mbps的情況下，如果LRE端口數(shù)據(jù)的速率為50Mbps，則一 個24端口的MAC芯片，可以連接6個8端口的PHY芯片；如果LRE端口 數(shù)據(jù)的速率為25Mbps,則一個24端口的MAC芯片，可以連接12個8端 口的PHY芯片。同樣RMII端口的有效數(shù)據(jù)速率為50Mbps,如果LRE端口 數(shù)據(jù)的速率為25Mbps,則 一個24端口的MAC芯片，可以連接6個8端口 的PHY芯片。
圖4是本發(fā)明實施例一種以太網(wǎng)設備的組成結構框圖。如圖4所示，該 設備包括MAC芯片和與該MAC芯片連接的一個以上的PHY芯片；每 個PHY芯片包括PHY模塊和第一復合處理模塊；MAC芯片包括MAC 模塊和第二復合處理模塊；其中，
每個PHY模塊，用于將從自身所屬PHY芯片的n個端口接收的n路第 一速率的物理層數(shù)據(jù)處理完后發(fā)送給第一復合理模塊；
每個第一復合處理模塊，用于將PHY模塊發(fā)送的來自自身所屬PHY芯 片的n個端口的n路第一速率的數(shù)據(jù)復合成一路第二速率數(shù)據(jù)后通過PHY 芯片和MAC芯片之間的接口發(fā)送給MAC芯片；
第二復合處理模塊，用于接收來自PHY芯片的第二速率數(shù)據(jù)，并解復 合成n路第 一速率的數(shù)據(jù)后發(fā)送給MAC模塊；
MAC模塊，用于接收來自第二復合處理模塊的數(shù)據(jù)并進行處理。
在圖4中，MAC模塊，用于將MAC層數(shù)據(jù)處理完后，發(fā)送給第二復 合處理模塊；第二復合處理模塊，用于將n路第一速率的MAC層數(shù)據(jù)復合 成一路第二速率數(shù)據(jù)后通過PHY芯片和MAC芯片之間的接口發(fā)送給PHY 芯片；第一復合處理模塊，用于接收來自MAC芯片的第二速率數(shù)據(jù)，并解 復合成n路第一速率的數(shù)據(jù)后發(fā)送給PHY模塊；PHY模塊，用于接收來自 第一復合處理模塊的n路第一速率數(shù)據(jù)并分別進行處理。
16在圖4中，第一復合處理模塊，用于以時分復用方式將PHY模塊發(fā)送 的來自自身所屬PHY芯片的n個端口的n路第一速率的數(shù)據(jù)，以字節(jié)或比 特為單位復合成一路第二速率數(shù)據(jù)；用于將來自MAC芯片的第二速率數(shù)據(jù)， 以字節(jié)或比特為單位解復合成n路第一速率的數(shù)據(jù)后發(fā)送給PHY模塊；其 中，第二速率至少為第一速率的n倍。
第二復合處理模塊，用于以時分復用方式將n路第一速率的MAC層數(shù) 據(jù)以字節(jié)或比特為單位復合成一路第二速率數(shù)據(jù)；用于將來自PHY芯片的 第二速率數(shù)據(jù)，以字節(jié)或比特為單位解復合成n路第一速率的數(shù)據(jù)后發(fā)送給 MAC模塊。
在圖4中，所述第二復合處理模塊，進一步用于將來自MAC模塊的第 二速率的MAC層數(shù)據(jù)以數(shù)據(jù)幀為單位解復合成n路第一速率的MAC層數(shù) 據(jù)后，再將所述n路第一速率的MAC層數(shù)據(jù)以字節(jié)或比特為單位復合成一 路第二速率數(shù)據(jù)后通過PHY芯片和MAC芯片之間的接口發(fā)送給PHY芯片； 進一步用于在接收來自PHY芯片的第二速率數(shù)據(jù)，并以字節(jié)或比特為單位 解復合成n路第一速率的數(shù)據(jù)后，以時分復用方式將所述解復合后的n路第 一速率數(shù)據(jù)以數(shù)據(jù)幀為單位復合成一路第二速率的數(shù)據(jù)后發(fā)送給MAC模 塊。
在圖4中，PHY芯片的工作時鐘包括第一速率的參考時鐘和第二速 率的參考時鐘；MAC芯片的工作時鐘包括第一速率的參考時鐘和第二速
率的參考時鐘。
在圖4中，所述PHY芯片和MAC芯片之間的接口為RMII、 SMII或
MIL
需要說明的是，為了簡單起見，在圖4中只畫出了一個PHY芯片的內(nèi) 部結構，而其它PHY芯片的內(nèi)部結構未畫出。
綜上所述，本發(fā)明這種PHY芯片將從多個端口接收的n路第一速率的 物理層數(shù)據(jù)復合成一路第二速率的數(shù)據(jù)并通過PHY芯片和MAC芯片之間 的接口發(fā)送給MAC芯片；MAC芯片接收到所述來自PHY芯片的第二速率的數(shù)據(jù)時，解復合成多路第一速率的數(shù)據(jù)的技術方案，由于將多路物理層數(shù)
據(jù)復合成一路數(shù)據(jù)后通過PHY芯片和MAC芯片之間的Mil傳輸，因此使 得一個MII接口可以支持多個物理接口 ，進而使得單個MAC芯片能夠支持 更大的端口密度，降低了寬帶接入到戶應用的成本。
以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護 范圍，凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、等同替換、改進等， 均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1、一種數(shù)據(jù)通信方法，其特征在于，該方法包括物理層PHY芯片將從n個端口接收的n路第一速率的物理層數(shù)據(jù)復合成一路第二速率的數(shù)據(jù)并通過PHY芯片和媒體訪問控制層MAC芯片之間的接口發(fā)送給MAC芯片；n為大于1的自然數(shù)；MAC芯片接收到所述來自PHY芯片的第二速率的數(shù)據(jù)時，解復合成n路第一速率的數(shù)據(jù)。
2、 如權利要求l所述的方法，其特征在于，該方法進一步包括 MAC芯片將n路第一速率的MAC層數(shù)據(jù)復合成一路第二速率數(shù)據(jù)并通過PHY芯片和MAC芯片之間的接口發(fā)送給PHY芯片；PHY芯片接收到所述來自MAC芯片的第二速率的數(shù)據(jù)時，解復合成n 路第一速率數(shù)據(jù)。
3、 如權利要求2所述的方法，其特征在于，所述將n路的第一速率數(shù) 據(jù)復合成一路的第二速率數(shù)據(jù)包括以時分復用方式將n路的第一速率數(shù)據(jù)復合成一路的第二速率數(shù)據(jù)；其 中，第二速率至少為第一速率的n倍。
4、 如權利要求l所述的方法，其特征在于，所述將n路的第一速率數(shù)據(jù)復合成一路的第二速率數(shù)據(jù)包括以時分復 用方式將n路的第一速率數(shù)據(jù)以字節(jié)或比特為單位復合成一路的第二速率 數(shù)據(jù)；所述MAC芯片接收到來自PHY芯片的第二速率的數(shù)據(jù)時，解復合成n 路第一速率的數(shù)據(jù)包括所述MAC芯片接收到來自PHY芯片的第二速率 的數(shù)據(jù)時，以字節(jié)或比特為單位解復合成n路第 一 速率的數(shù)據(jù)；該方法進一步包括MAC芯片接收到所述來自PHY芯片的第二速率的 數(shù)據(jù)時，解復合成n路第一速率的數(shù)據(jù)后，進一步以時分復用方式將解復合 后的n路第 一速率數(shù)據(jù)以數(shù)據(jù)幀為單位復合成一路第二速率的數(shù)據(jù)。
5、 如權利要求l所述的方法，其特征在于，所述PHY芯片的工作時鐘包括第一速率的參考時鐘和第二速率的參 考時鐘；所述MAC芯片的工作時鐘包括第 一速率的參考時鐘和第二速率的參 考時鐘。
6、 一種數(shù)據(jù)通信方法，其特征在于，該方法包括MAC芯片將n路第一速率的MAC層數(shù)據(jù)復合成一路第二速率數(shù)據(jù)并 通過PHY芯片和MAC芯片之間的接口發(fā)送給PHY芯片；n為大于1的自 然數(shù)；PHY芯片接收到所述來自MAC芯片的第二速率的數(shù)據(jù)時，解復合成n 路第一速率數(shù)據(jù)。
7、 如權利要求6所述的方法，其特征在于，該方法進一步包括 PHY芯片將從n個端口接收的n路第一速率的物理層數(shù)據(jù)復合成一路第二速率的數(shù)據(jù)并通過PHY芯片和MAC芯片之間的接口發(fā)送給MAC芯 片；MAC芯片接收到所述來自PHY芯片的第二速率的數(shù)據(jù)時，解復合成n 路第一速率的數(shù)據(jù)。
8、 如權利要求7所述的方法，其特征在于，所述將n路的第一速率數(shù) 據(jù)復合成一路的第二速率數(shù)據(jù)包括以時分復用方式將n路的第一速率數(shù)據(jù)復合成一路的第二速率數(shù)據(jù)；其 中，第二速率至少為第一速率的n倍。
9、 如權利要求6所述的方法，其特征在于，所述將n路的第一速率數(shù)據(jù)復合成一路的第二速率數(shù)據(jù)包括以時分復 用方式將n路的第一速率數(shù)據(jù)以字節(jié)或比特為單位復合成一路的第二速率 數(shù)據(jù)；所述PHY芯片接收到來自MAC芯片的第二速率的數(shù)據(jù)時，解復合成n 路第一速率的數(shù)據(jù)包括所述PHY芯片接收到來自MAC芯片的第二速率 的數(shù)據(jù)時，以字節(jié)或比特為單位解復合成n路第 一 速率的數(shù)據(jù)；在MAC芯片將n路第一速率的MAC層數(shù)據(jù)復合成一路第二速率數(shù)據(jù) 之前，該方法進一步包括MAC芯片將第二速率的MAC層數(shù)據(jù)以數(shù)據(jù)幀 為單位解復合成n路第一速率數(shù)據(jù)的MAC層數(shù)據(jù)。
10、 如權利要求6所述的方法，其特征在于，所述PHY芯片的工作時鐘包括第一速率的參考時鐘和第二速率的參 考時鐘；所述MAC芯片的工作時鐘包括第一速率的參考時鐘和第二速率的參 考時鐘。
11、 一種以太網(wǎng)設備，其特征在于，該設備包括MAC芯片和與該 MAC芯片連接的一個以上的PHY芯片；每個PHY芯片包括第一復合處 理模塊；MAC芯片包括第二復合處理模塊；每個第一復合處理模塊，用于將來自自身所屬PHY芯片的n個端口的 n路第 一速率的數(shù)據(jù)復合成一路第二速率數(shù)據(jù)后通過PHY芯片和MAC芯片 之間的接口發(fā)送給MAC芯片；n為大于1的自然數(shù)；第二復合處理模塊，用于接收來自PHY芯片的第二速率數(shù)據(jù)，并解復 合成n路第一速率的數(shù)據(jù)。
12、 如權利要求11所述的設備，其特征在于，第二復合處理模塊，進一步用于將n路第一速率的MAC層數(shù)據(jù)復合成 一路第二速率數(shù)據(jù)后通過PHY芯片和MAC芯片之間的接口發(fā)送給PHY芯片；第一復合處理模塊，進一步用于接收來自MAC芯片的第二速率數(shù)據(jù)， 并解復合成n路第一速率的數(shù)據(jù)。
13、 如權利要求12所述的設備，其特征在于，第一復合處理模塊，用于將來自自身所屬PHY芯片的n個端口的n路 第一速率的數(shù)據(jù)以時分復用方式復合成一路第二速率數(shù)據(jù)；第二復合處理模塊，用于將n路第一速率的MAC層數(shù)據(jù)以時分復用方 式復合成一路第二速率數(shù)據(jù)；其中，第二速率至少為第一速率的n倍。
14、 一種PHY芯片，其特征在于，該PHY芯片包括第一復合處理模 塊，用于將來自自身所屬PHY芯片的n個端口的n路第一速率的數(shù)據(jù)復合 成一路第二速率數(shù)據(jù)后通過PHY芯片和MAC芯片之間的接口發(fā)送給MAC 芯片；n為大于1的自然數(shù)。
15、 如權利要求14所述的PHY芯片，其特征在于， 所述第一復合處理模塊，進一步用于接收來自MAC芯片的第二速率數(shù)據(jù)，并解復合成n路第一速率的數(shù)據(jù)。
16、 如權利要求14所述的PHY芯片，其特征在于，所述第一復合處理 模塊，用于以時分復用方式將來自自身所屬PHY芯片的n個端口的n路第 一速率的數(shù)據(jù)，以字節(jié)或比特為單位復合成一路第二速率數(shù)據(jù)。
17、 一種MAC芯片，其特征在于，該MAC芯片包括第二復合處理 模塊，用于將n路第一速率的MAC層數(shù)據(jù)復合成一路第二速率數(shù)據(jù)后通過 PHY芯片和MAC芯片之間的接口發(fā)送給PHY芯片；n為大于1的自然數(shù)。
18、 如權利要求17所述的MAC芯片，其特征在于，所述第二復合處 理模塊，進一步用于接收來自PHY芯片的第二速率數(shù)據(jù)，并解復合成n路 第一速率的數(shù)據(jù)。
19、 如權利要求18所述的MAC芯片，其特征在于，所述第二復合處 理模塊，用于以時分復用方式將n路第一速率的MAC層數(shù)據(jù)以字節(jié)或比特 為單位復合成一路第二速率數(shù)據(jù)；用于接收來自PHY芯片的第二速率數(shù)據(jù)， 并以字節(jié)或比特為單位解復合成n路第一速率的數(shù)據(jù)。
20、 如權利要求19所述的MAC芯片，其特征在于，所述第二復合處 理模塊，進一步用于將第二速率的MAC層數(shù)據(jù)以數(shù)據(jù)幀為單位解復合成n 路第一速率的MAC層數(shù)據(jù)后，再將所述n路第一速率的MAC層數(shù)據(jù)以字 節(jié)或比特為單位復合成一路第二速率數(shù)據(jù)；進一步用于在接收來自PHY芯 片的第二速率數(shù)據(jù)，并以字節(jié)或比特為單位解復合成n路第一速率的數(shù)據(jù) 后，以時分復用方式將所述解復合后的n路第一速率數(shù)據(jù)以數(shù)據(jù)幀為單位復合成一路第二速率的數(shù)據(jù)。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)通信方法和一種以太網(wǎng)設備，所述方法包括物理層PHY芯片將從n個端口接收的n路第一速率的物理層數(shù)據(jù)復合成一路第二速率的數(shù)據(jù)發(fā)送給MAC芯片；n為大于1的自然數(shù)；MAC芯片接收到所述來自PHY芯片的第二速率的數(shù)據(jù)時，解復合成n路第一速率的數(shù)據(jù)。本發(fā)明的技術方案使得以太網(wǎng)設備中的單個MAC芯片能夠支持更大的端口密度，降低了寬帶接入到戶應用的成本。
文檔編號H04L29/06GK101437035SQ200810240258
公開日2009年5月20日 申請日期2008年12月18日 優(yōu)先權日2008年12月18日
發(fā)明者洋 于 申請人:杭州華三通信技術有限公司