專利名稱：一種適用于分布式仿真的多路同步時(shí)鐘分配器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于產(chǎn)生多路同步時(shí)鐘的多路同步時(shí)鐘分配器，可以實(shí)現(xiàn)非整數(shù)倍的多路同步時(shí)鐘的生成，解決了實(shí)時(shí)仿真領(lǐng)域長(zhǎng)期以來(lái)必須采用單一時(shí)鐘或者基準(zhǔn)時(shí)鐘的整數(shù)倍進(jìn)行仿真的問(wèn)題。
背景技術(shù)：
仿真實(shí)際上是在真實(shí)的時(shí)空中構(gòu)造出一個(gè)虛擬的時(shí)空，并將仿真模型置于該虛擬時(shí)空環(huán)境中運(yùn)行的過(guò)程。在實(shí)時(shí)仿真中，自然時(shí)空中的對(duì)象融入到仿真的虛擬時(shí)空中，自然時(shí)間和仿真時(shí)間關(guān)聯(lián)了起來(lái)，仿真時(shí)鐘就成了決定仿真品質(zhì)的重要因素。實(shí)時(shí)仿真領(lǐng)域長(zhǎng)期以來(lái)一直采用單一時(shí)鐘或者基準(zhǔn)時(shí)鐘的整數(shù)倍進(jìn)行仿真，而自然時(shí)空中的事物本質(zhì)上是由若干相互獨(dú)立的多速率系統(tǒng)組成的綜合系統(tǒng)，這就造成了在同一仿真系統(tǒng)中無(wú)法對(duì)不同速率的對(duì)象同時(shí)進(jìn)行高置信度實(shí)時(shí)仿真的問(wèn)題。目前的實(shí)時(shí)仿真領(lǐng)域仍然采用基準(zhǔn)時(shí)鐘的整數(shù)倍進(jìn)行仿真，來(lái)近似模擬多速率系統(tǒng)，但距離更高置信度要求的實(shí)時(shí)仿真還有相當(dāng)大的距離。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)實(shí)時(shí)仿真領(lǐng)域長(zhǎng)期以來(lái)必須采用單一時(shí)鐘或者基準(zhǔn)時(shí)鐘的整數(shù)倍進(jìn)行仿真的問(wèn)題，提出一種能夠產(chǎn)生多路非整數(shù)倍同步時(shí)鐘的解決方案。
本發(fā)明多路同步時(shí)鐘分配器由網(wǎng)絡(luò)接口、微處理器(MCU)、校準(zhǔn)時(shí)鐘、非易失存儲(chǔ)器、數(shù)字頻率合成器、低通濾波器、時(shí)鐘分配器和高速晶振組成。其中高速晶振作為多通道DDS芯片的驅(qū)動(dòng)時(shí)鐘；多通道DDS芯片可以直接合成并輸出多路非整數(shù)倍頻率的標(biāo)準(zhǔn)正弦信號(hào)；時(shí)鐘分配芯片輸入任意頻率的正弦信號(hào)，輸出多路以輸入頻率為基頻，呈整數(shù)倍分頻的標(biāo)準(zhǔn)方波信號(hào)。所述MCU用于標(biāo)定高速晶振、控制多通道DDS芯片和進(jìn)行網(wǎng)絡(luò)通信。其中MCU可以進(jìn)行程序控制，通信連接和簡(jiǎn)單信號(hào)處理；非易失性存儲(chǔ)器可以存儲(chǔ)校準(zhǔn)時(shí)鐘信息、高速晶振標(biāo)定信息和頻率控制字信息，輔助MCU完成各種功能。所述校準(zhǔn)時(shí)鐘生成單元，用于獲取校準(zhǔn)時(shí)鐘信號(hào)。校準(zhǔn)時(shí)鐘單元實(shí)際上也是一個(gè)接口，可以通過(guò)外接本地時(shí)鐘、GPS接收機(jī)或原子鐘等來(lái)獲取相應(yīng)用途的精確的校準(zhǔn)時(shí)鐘信號(hào)；在仿真進(jìn)行前可用于對(duì)晶振標(biāo)定，在仿真進(jìn)行時(shí)可用于提供仿真起始時(shí)刻；還可以通過(guò)外接GPS絕對(duì)時(shí)鐘支持全球范圍內(nèi)的分布式實(shí)時(shí)仿真。所述網(wǎng)絡(luò)接口單元，用于程序下載和網(wǎng)絡(luò)通信連接。其接口形式可以是串口、并口、USB接口或UDP協(xié)議接口。所述時(shí)鐘緩沖單元，連接在終端設(shè)備的時(shí)鐘接收端，用于修正時(shí)鐘信號(hào)，保證時(shí)鐘的質(zhì)量。
本發(fā)明多路同步時(shí)鐘分配器的優(yōu)點(diǎn)在于(1)可以實(shí)現(xiàn)非整數(shù)倍的多路同步時(shí)鐘的生成，解決了實(shí)時(shí)仿真領(lǐng)域長(zhǎng)期以來(lái)必須采用單一時(shí)鐘或者基準(zhǔn)時(shí)鐘的整數(shù)倍進(jìn)行仿真的問(wèn)題。(2)通過(guò)對(duì)高速晶振進(jìn)行標(biāo)定，可以獲得高精度高穩(wěn)定度的時(shí)鐘輸出，頻率分辨率典型值為0.001Hz。(3)可以通過(guò)外接授時(shí)型GPS接收機(jī)，獲得高精度絕對(duì)時(shí)鐘作為校準(zhǔn)時(shí)鐘，從而支持全球范圍內(nèi)的分布式實(shí)時(shí)仿真。


圖1是本發(fā)明多路同步時(shí)鐘分配器的結(jié)構(gòu)框圖。
圖2是多通道DDS與低通濾波器、時(shí)鐘分配器的通訊聯(lián)路示意圖。
圖3是本發(fā)明標(biāo)定高速晶振的原理圖。
圖4是本發(fā)明標(biāo)定高速晶振的程序流程圖。
圖5是本發(fā)明應(yīng)用多路同步時(shí)鐘分配器的主程序流程圖。
圖中1.網(wǎng)絡(luò)接口2.微處理器 3.校準(zhǔn)時(shí)鐘 4.非易失存儲(chǔ)器5.數(shù)字頻率合成器 6.低通濾波器 7.時(shí)鐘分配器8.高速晶振具體實(shí)施方式
下面將結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
本發(fā)明是一種能夠?qū)崿F(xiàn)多路同步的非整數(shù)倍時(shí)鐘分頻的適用于分布式仿真的多路同步時(shí)鐘分配器。其使用外部時(shí)鐘來(lái)校準(zhǔn)內(nèi)部時(shí)差，從而解決了多個(gè)本發(fā)明多路同步時(shí)鐘分配器的時(shí)鐘同步。
請(qǐng)參見圖1所示，本發(fā)明是一種適用于分布式仿真的多路同步時(shí)鐘分配器，由網(wǎng)絡(luò)接口1、微處理器(MCU)2、校準(zhǔn)時(shí)鐘3、非易失存儲(chǔ)器4、數(shù)字頻率合成器(DDS)5、低通濾波器6、時(shí)鐘分配器7和高速晶振8組成；
所述網(wǎng)絡(luò)接口1，用于輸出仿真速率信息D0給微處理器2；所述微處理器2，用于輸出分頻控制字CDIV給時(shí)鐘分配器7、和輸出數(shù)字頻率控制字fKn給數(shù)字頻率合成器5；所述校準(zhǔn)時(shí)鐘3，用于提供校準(zhǔn)時(shí)鐘信號(hào)T給微處理器2；所述非易失存儲(chǔ)器4，用于存儲(chǔ)標(biāo)定晶振頻率fS；所述數(shù)字頻率合成器5，用于輸出合成后的多路非整數(shù)倍的數(shù)字頻率信號(hào)fPn給低通濾波器6；所述低通濾波器6，用于輸出標(biāo)準(zhǔn)正弦濾波后頻率信號(hào)fAn給時(shí)鐘分配器7；所述時(shí)鐘分配器7，用于輸出呈整數(shù)倍分頻的標(biāo)準(zhǔn)方波仿真時(shí)鐘信號(hào)fDn、和輸出計(jì)數(shù)值Nn給微處理器2；所述高速晶振8，用于為數(shù)字頻率合成器5提供基準(zhǔn)頻率信號(hào)f0。
本發(fā)明多路同步時(shí)鐘分配器，首先利用MCU2對(duì)校準(zhǔn)時(shí)鐘3提供的校準(zhǔn)時(shí)鐘信號(hào)T和高速晶振8提供的基準(zhǔn)頻率信號(hào)f0作出標(biāo)定，獲取標(biāo)定晶振頻率FS=2MfKS·FD]]>并存儲(chǔ)到非易失性存儲(chǔ)器4中。用于標(biāo)定程序(本發(fā)明的標(biāo)定程序是借用目前公知邏輯信息處理程序)預(yù)先通過(guò)網(wǎng)絡(luò)接口1下載到MCU2中，校準(zhǔn)時(shí)鐘信號(hào)T由校準(zhǔn)時(shí)鐘3從外部獲?。蝗缓笸ㄟ^(guò)個(gè)人計(jì)算機(jī)下載主控程序或分配器上的設(shè)置按鈕來(lái)設(shè)定仿真模式和各路時(shí)鐘的輸出頻率；進(jìn)入仿真初始化階段，MCU執(zhí)行主控程序，通過(guò)改寫數(shù)字頻率合成器的頻率控制寄存器的值來(lái)完成對(duì)DDS各個(gè)通道的頻率設(shè)置；在仿真運(yùn)行階段，DDS輸出高精度高穩(wěn)定度的非整數(shù)倍多路同步時(shí)鐘，在終端設(shè)備的時(shí)鐘接收端使用時(shí)鐘緩沖器來(lái)保證時(shí)鐘的質(zhì)量。
在現(xiàn)有技術(shù)條件下，DDS一般為多通道結(jié)構(gòu)，而每個(gè)通道可以進(jìn)行不同頻率的輸出，所述不同輸出頻率分別經(jīng)低通濾波、時(shí)鐘分頻后，在時(shí)鐘分配器中由分頻控制字進(jìn)行調(diào)節(jié)，實(shí)現(xiàn)了多路的同步時(shí)鐘分頻。如圖2所示為一個(gè)DDS與多個(gè)低通濾波器、時(shí)鐘分配器的通訊方式。
在本發(fā)明中，網(wǎng)絡(luò)接口1，其形式可以是串口、并口、USB接口或UDP協(xié)議接口，用于程序下載和多個(gè)分配器間的組合連接；校準(zhǔn)時(shí)鐘3也可以是一個(gè)接口，可以通過(guò)外接本地時(shí)鐘、GPS接收機(jī)或原子鐘等多種形式來(lái)獲取相應(yīng)用途的校準(zhǔn)時(shí)鐘信號(hào)T；MCU2可以是任意一款具有相應(yīng)功能的單片機(jī)或微控制器，用于各種功能控制；非易失性存儲(chǔ)器4用于存儲(chǔ)校準(zhǔn)時(shí)鐘信息T、高速晶振標(biāo)定晶振頻率FS和頻率控制字信息等，輔助MCU2完成各種功能。
本發(fā)明在MCU中進(jìn)行的標(biāo)定晶振頻率為(如圖4所示)首先，將晶振標(biāo)定程序(公知的邏輯軟件)通過(guò)網(wǎng)絡(luò)接口1手動(dòng)下載到MCU中，或通過(guò)分配器上的跳線進(jìn)入晶振標(biāo)定模式(MCU處理器芯片的使能端子)；然后運(yùn)行程序，MCU會(huì)根據(jù)程序驅(qū)動(dòng)DDS產(chǎn)生同步時(shí)鐘信號(hào)，同時(shí)打開與校準(zhǔn)時(shí)鐘3的接口，獲得高精度校準(zhǔn)時(shí)鐘信號(hào)T；利用MCU內(nèi)部計(jì)數(shù)功能測(cè)量一段時(shí)間內(nèi)同步時(shí)鐘的個(gè)數(shù)，以校準(zhǔn)時(shí)鐘為時(shí)間標(biāo)準(zhǔn)，就可以計(jì)算出當(dāng)前晶振頻率；程序可設(shè)計(jì)為多次測(cè)量(循環(huán)次數(shù)i＜100)，取其平均值視為標(biāo)定晶振頻率FS；最后將該頻率值存儲(chǔ)到非易失性存儲(chǔ)器4中留作后用。
在本發(fā)明中，關(guān)于在MCU中對(duì)高速晶振的標(biāo)定如圖3所示，校準(zhǔn)時(shí)鐘3提供校準(zhǔn)時(shí)鐘信號(hào)T給微處理器(MCU)2，微處理器2利用內(nèi)部計(jì)數(shù)功能分別輸出第一通道數(shù)字頻率控制字fK1、第二通道數(shù)字頻率控制字fK2、第三通道數(shù)字頻率控制字fK3和第四通道數(shù)字頻率控制字fK4給數(shù)字頻率合成器5；數(shù)字頻率合成器5對(duì)接收的四路數(shù)字頻率控制字進(jìn)行通道劃分后，分別輸出第一頻率信號(hào)fP1、第二頻率信號(hào)fP2、第三頻率信號(hào)fP3和第四頻率信號(hào)fP4；第一頻率信號(hào)fP1經(jīng)第一低通濾波器61后輸出標(biāo)準(zhǔn)正弦第一濾波頻率信號(hào)fA1給第一時(shí)鐘分配器71，第一時(shí)鐘分配器71對(duì)第一濾波頻率信號(hào)fA1進(jìn)行分頻和緩沖處理后，輸出呈整數(shù)倍分頻的標(biāo)準(zhǔn)方波第一仿真時(shí)鐘信號(hào)fD1.1～fD1.4；第二頻率信號(hào)fP2經(jīng)第二低通濾波器62后輸出標(biāo)準(zhǔn)正弦第二濾波頻率信號(hào)fA2給第二時(shí)鐘分配器72，第二時(shí)鐘分配器72對(duì)第二濾波頻率信號(hào)fA2進(jìn)行分頻和緩沖處理后，輸出呈整數(shù)倍分頻的標(biāo)準(zhǔn)方波第二仿真時(shí)鐘信號(hào)fD2.1～fD2.4；第三頻率信號(hào)fP3經(jīng)第三低通濾波器63后輸出標(biāo)準(zhǔn)正弦第三濾波頻率信號(hào)fA3給第三時(shí)鐘分配器73，第三時(shí)鐘分配器73對(duì)第三濾波頻率信號(hào)fA3進(jìn)行分頻和緩沖處理后，輸出呈整數(shù)倍分頻的標(biāo)準(zhǔn)方波第三仿真時(shí)鐘信號(hào)fD3.1～fD3.4；第四頻率信號(hào)fP4經(jīng)第四低通濾波器64后輸出標(biāo)準(zhǔn)正弦第四濾波頻率信號(hào)fA4給第四時(shí)鐘分配器74，第四時(shí)鐘分配器74對(duì)第四濾波頻率信號(hào)fA4進(jìn)行分頻和緩沖處理后，輸出呈整數(shù)倍分頻的標(biāo)準(zhǔn)方波第四仿真時(shí)鐘信號(hào)fD4.1～fD4.4；對(duì)所述第一仿真時(shí)鐘信號(hào)fD1.4～fD1.4的計(jì)數(shù)值Nn反饋給微處理器2。
如果以FD表示DDS的輸出頻率信號(hào)fPn的頻率(以下簡(jiǎn)稱DDS的輸出頻率FD)，以FS和FR分別表示高速晶振的基準(zhǔn)頻率信號(hào)f0的實(shí)際值和標(biāo)稱值(以下簡(jiǎn)稱高速晶振的標(biāo)定晶振頻率FS和名義頻率FR)，以fKS和fKR分別表示與FS和FR對(duì)應(yīng)的兩個(gè)數(shù)字頻率控制字(以下簡(jiǎn)稱實(shí)際頻率控制字fKS和名義頻率控制字fKR)；則有輸出頻率FD=fKS2M·FS,]]>經(jīng)轉(zhuǎn)換標(biāo)定晶振頻率FS=2MfKS·FD;]]>式中M為數(shù)字頻率控制字的位數(shù)，由DDS給定，fKS由標(biāo)定高速晶振的程序任意給定，輸出頻率FD可以利用MCU測(cè)得；這樣就可以通過(guò)測(cè)量和計(jì)算得到高速晶振的標(biāo)定晶振頻率FS了。
當(dāng)對(duì)實(shí)際頻率控制字fKS采用多次測(cè)量取其均值的方法，所以下文中fKS由fKSi代替、FD由FDi代替、FS由FSi代替。運(yùn)行程序，MCU第i次寫DDS的頻率控制字FKSi；DDS會(huì)在100納秒內(nèi)開始輸出相應(yīng)頻率的時(shí)鐘信號(hào)；接著MCU讀一次內(nèi)部計(jì)數(shù)器的當(dāng)前值Ni和校準(zhǔn)時(shí)鐘的當(dāng)前值ti；延時(shí)一段時(shí)間后，再次讀取內(nèi)部計(jì)數(shù)器的當(dāng)前值Ni+1和校準(zhǔn)時(shí)鐘的當(dāng)前值ti+1；由公式FDi=Ni+1-Niti+1-ti,]]>計(jì)算出分配器的輸出頻率FDi；進(jìn)而由公式FSi=2MfKSi·FDi,]]>計(jì)算出高速晶振的實(shí)際頻率FSi，式中fKSi=in·FR,]]>(i＝1，2，......，n)由程序依次給定；根據(jù)程序設(shè)計(jì)，用n次連續(xù)測(cè)量和計(jì)算，取其平均值F-Si=1nΣi=1nFSi,]]>視為高速晶振的實(shí)際頻率FS；最后MCU將該頻率值寫入非易失性存儲(chǔ)器中，標(biāo)定高速晶振完成。
請(qǐng)參見圖5所示，對(duì)于時(shí)鐘分配器上的時(shí)鐘控制分頻的流程為在主控程序方面，程序開始執(zhí)行，MCU先讀出程序中給定的名義晶振頻率FR和名義頻率控制字fKR等數(shù)據(jù)，再讀出由標(biāo)定程序事先寫在非易失性存儲(chǔ)器中的高速晶振的標(biāo)定晶振頻率FS；然后根據(jù)公式fKS=fKR·FRFS,]]>計(jì)算出實(shí)際頻率控制字fKS，實(shí)際頻率控制字fKS就是對(duì)應(yīng)不同通道的數(shù)字頻率控制字fKn；接著MCU將數(shù)字頻率控制字fKn寫入DDS；延耐一段時(shí)間后一經(jīng)觸發(fā)，就產(chǎn)生了仿真的初始時(shí)刻，然后進(jìn)入實(shí)時(shí)仿真過(guò)程；仿真結(jié)束后，可以通過(guò)調(diào)用軟中斷程序或分配器上的電源開關(guān)結(jié)束程序。
實(shí)施例1實(shí)驗(yàn)條件分布式實(shí)時(shí)仿真系統(tǒng)有四個(gè)仿真節(jié)點(diǎn)，它們的所要求的仿真速率分別為12KHz、19KHz、24KHz和29KHz；其中前三個(gè)仿真節(jié)點(diǎn)在本地，第四個(gè)仿真節(jié)點(diǎn)在離本地1200km處；并且要求仿真起始時(shí)刻相同(異地同步方式)。
根據(jù)實(shí)驗(yàn)條件可知，應(yīng)選用高速晶鎮(zhèn)頻率為400KHz的兩臺(tái)分布式多路同步時(shí)鐘分配器(以下簡(jiǎn)稱分配器)，第一臺(tái)在本地(以下稱A分配器)，另一臺(tái)在外地(以下稱B分配器)；并且校準(zhǔn)時(shí)鐘信號(hào)都用外接GPS接收機(jī)模式獲得。下面將按實(shí)施步驟做進(jìn)一步詳細(xì)說(shuō)明。
一、配置A分配器A分配器將產(chǎn)生頻率分別為12KHz、19KHz和24KHz的三個(gè)同步時(shí)鐘。其中12KHz和24KHz的時(shí)鐘信號(hào)可以用同一個(gè)控制字(以下稱fKR1)實(shí)現(xiàn)，而19KHz的時(shí)鐘信號(hào)需要一個(gè)單獨(dú)的控制字(以下稱fKR2)，剩余兩個(gè)通道可以寫控制字為0或不寫。
根據(jù)輸出頻率FD=fKB2M·FR,]]>經(jīng)轉(zhuǎn)換獲得fKR=2M·FDFR,]]>式中M為數(shù)字頻率控制字的位數(shù)，對(duì)于本例，M＝36；FD為DDS的輸出頻率，F(xiàn)D1＝24KHz，F(xiàn)D2＝19KHz，F(xiàn)R為高速晶振的名義頻率，F(xiàn)RA＝400KHz；由此就可以計(jì)算名義頻率控制字fKR。代數(shù)計(jì)算fKR1=2M·FD1FRA=236·24400,]]>fKR2=2M·FD2FRA=236·19400,]]>可得兩個(gè)名義頻率控制字的值分別為4123168604和3264175145。
經(jīng)過(guò)以上分析之后，開始編寫A分配器的主程序。如果不做特殊用途，可以使用分配器的主程序模板，則編程過(guò)程只需改寫兩個(gè)相應(yīng)的名義頻率控制字參數(shù)為fKR1和fKR2即可。
主程序?qū)懞弥?，就可以通過(guò)網(wǎng)絡(luò)接口單元下載到A分配器中。但是下載之前必須先運(yùn)行標(biāo)定高速晶振的程序，該程序也可以通過(guò)網(wǎng)絡(luò)接口單元下載到A分配器中，或通過(guò)分配器上的跳線裝置直接進(jìn)入標(biāo)定高速晶振的模式。運(yùn)行完標(biāo)定程序，再下載主程序到A分配器中，并準(zhǔn)備運(yùn)行即可。
二、配置B分配器B分配器用于產(chǎn)生頻率為29KHz的外地同步時(shí)鐘，只用一個(gè)通道就夠了，剩余三個(gè)通道可以寫控制字為0或不寫。分析同上，對(duì)于本例，F(xiàn)D3＝29KHz，F(xiàn)RB＝400KHz；代數(shù)計(jì)算fKR3=2M·FD3FRB=236·29400,]]>可得該名義頻率控制字的值為4982162063。在編寫B(tài)分配器的主程序時(shí)同樣使用分配器的主程序模板，則編程過(guò)程只需改寫相應(yīng)的名義頻率控制字參數(shù)為fKR3即可。同樣必須先運(yùn)行標(biāo)定高速晶振的程序，再下載主程序到B分配器中，并準(zhǔn)備運(yùn)行即可。
三、進(jìn)行仿真兩個(gè)分配器分別啟動(dòng)各自的主程序。A分配器的MCU會(huì)根據(jù)程序設(shè)定先讀取程序中給定的A分配器的名義晶振頻率FRA、名義頻率控制字fKR1和名義頻率控制字fKR2等數(shù)據(jù)，再讀取由標(biāo)定程序事先寫在非易失性存儲(chǔ)器中的高速晶振的實(shí)際頻率FSA；然后根據(jù)公式fKS=fKR·FRFS,]]>計(jì)算出實(shí)際頻率控制字fKS1=fKR1·FRAFSA]]>和fKS2=fKR2·FRAFSA;]]>接著MCU改寫其DDS相應(yīng)的頻率控制寄存器的值分別為fKS1和fKS2；DD8會(huì)在100納秒內(nèi)開始輸出穩(wěn)定的頻率信號(hào)fPn。其中第一通道頻率信號(hào)為fP1，經(jīng)過(guò)低通濾波器(LPF)后得到濾波頻率信號(hào)fA1，又經(jīng)過(guò)時(shí)鐘分配器后被分頻為fD1.1＝24KHz、fS1.2＝12KHz、fD1.3＝6KHz和fD1.4＝3KHz的四路仿真時(shí)鐘信號(hào)；第二通道頻率信號(hào)為fP2，經(jīng)過(guò)LPF后得到濾波頻率信號(hào)fA2，又經(jīng)過(guò)時(shí)鐘分配器后被分頻為fD2.1＝19KHz、fD2.2＝9.5KHz、fD2.3＝4.75KHz和fD2.4＝2.375KHz的四路仿真時(shí)鐘信號(hào)；剩余兩個(gè)通道輸出的頻率信號(hào)為0或任意。對(duì)于本例，將fD1.1＝24KHz、fD1.2＝12KHz和fD2.1＝19KHz這三路仿真時(shí)鐘信號(hào)分別與本地終端設(shè)備連接即可。
同樣，B分配器的MCU會(huì)根據(jù)程序設(shè)定先讀取程序中給定的B分配器的名義晶振頻率FRB和名義頻率控制字fKR3等數(shù)據(jù)，再讀取由標(biāo)定程序事先寫在非易失性存儲(chǔ)器中的高速晶振的實(shí)際頻率FSB；然后根據(jù)公式計(jì)算出實(shí)際頻率控制字fKS3=fKR3·FRBFSB;]]>接著MCU改寫其DDS相應(yīng)的頻率控制寄存器的值分別為fKS3；DDS會(huì)在100納秒內(nèi)開始輸出穩(wěn)定的頻率信號(hào)fPn。B分配器只用其第一通道，該通道輸出頻率信號(hào)fP1，經(jīng)過(guò)LPF后得到濾波頻率信號(hào)fA1，又經(jīng)過(guò)時(shí)鐘分配器后被分頻為fD1.1＝29KHz、fD1.2＝14.5KHz、fD1.3＝7.25KHz和fD1.4＝3.625KHz的四路仿真時(shí)鐘信號(hào)；其余三個(gè)通道輸出的頻率信號(hào)為0或任意。對(duì)于本例，只須將fD1.1＝29KHz的這一路仿真時(shí)鐘信號(hào)與當(dāng)?shù)亟K端設(shè)備連接即可。
根據(jù)程序設(shè)定，延時(shí)一段時(shí)間后，等到由GPS接收機(jī)獲得的校準(zhǔn)時(shí)鐘達(dá)到預(yù)定時(shí)刻(即約定的仿真初始時(shí)刻)時(shí)，兩個(gè)分配器將同時(shí)產(chǎn)生一個(gè)觸發(fā)信號(hào)，該信號(hào)可將DDS重新啟動(dòng)；一經(jīng)觸發(fā)，分配器將在小于100納秒的時(shí)間內(nèi)開始對(duì)外輸出多路穩(wěn)定的仿真時(shí)鐘信號(hào)；A、B兩地以小于100納秒的鐘差“同時(shí)”進(jìn)入實(shí)時(shí)仿真過(guò)程。
四、結(jié)束仿真仿真結(jié)束后，可以根據(jù)程序設(shè)定調(diào)用軟中斷程序，或手動(dòng)關(guān)閉分配器上的電源開關(guān)來(lái)關(guān)閉分配器輸出的仿真時(shí)鐘信號(hào)，結(jié)束仿真。
本發(fā)明中引用符合的物理意義如下


權(quán)利要求
1.一種適用于分布式仿真的多路同步時(shí)鐘分配器，其特征在于由網(wǎng)絡(luò)接口(1)、微處理器(2)、校準(zhǔn)時(shí)鐘(3)、非易失存儲(chǔ)器(4)、數(shù)字頻率合成器(5)、低通濾波器(6)、時(shí)鐘分配器(7)和高速晶振(8)組成；所述網(wǎng)絡(luò)接口(1)，用于輸出仿真速率信息D0給微處理器(2)；所述微處理器(2)，用于輸出分頻控制字CDIV給時(shí)鐘分配器(7)、和輸出數(shù)字頻率控制字fKn給數(shù)字頻率合成器(5)；所述校準(zhǔn)時(shí)鐘(3)，用于提供校準(zhǔn)時(shí)鐘信號(hào)T給微處理器(2)；所述非易失存儲(chǔ)器(4)，用于存儲(chǔ)標(biāo)定晶振頻率fS；所述數(shù)字頻率合成器(5)，用于輸出合成后的多路非整數(shù)倍的數(shù)字頻率信號(hào)fPn給低通濾波器(6)；所述低通濾波器(6)，用于輸出標(biāo)準(zhǔn)正弦濾波后頻率信號(hào)fAn給時(shí)鐘分配器(7)；所述時(shí)鐘分配器(7)，用于輸出呈整數(shù)倍分頻的標(biāo)準(zhǔn)方波仿真時(shí)鐘信號(hào)fDn、和輸出計(jì)數(shù)值Nn給微處理器(2)；所述高速晶振(8)，用于為數(shù)字頻率合成器(5)提供基準(zhǔn)頻率信號(hào)f0。
2.根據(jù)權(quán)利要求1所述的多路同步時(shí)鐘分配器，其特征在于所述微處理器(2)對(duì)校準(zhǔn)時(shí)鐘(3)提供的校準(zhǔn)時(shí)鐘信號(hào)T和高速晶振(8)提供的基準(zhǔn)頻率信號(hào)f0作出標(biāo)定，獲取標(biāo)定晶振頻率FS=2MfKS·FD]]>并存儲(chǔ)到非易失性存儲(chǔ)器(4)中，式中，fKS表示實(shí)際頻率控制字，M為數(shù)字頻率控制字的位數(shù)，F(xiàn)D表示DDS的輸出頻率信號(hào)fPn的輸出頻率。
3.根據(jù)權(quán)利要求1所述的多路同步時(shí)鐘分配器，其特征在于所述網(wǎng)絡(luò)接口(1)是串口、并口、USB接口或者UDP協(xié)議接口，用于程序下載和多個(gè)分配器間的組合連接。
4.根據(jù)權(quán)利要求1所述的多路同步時(shí)鐘分配器，其特征在于所述校準(zhǔn)時(shí)鐘(3)是一個(gè)接口，通過(guò)外接本地時(shí)鐘、GPS接收機(jī)或原子鐘多種形式來(lái)獲取相應(yīng)用途的校準(zhǔn)時(shí)鐘信號(hào)T。
5.根據(jù)權(quán)利要求1所述的多路同步時(shí)鐘分配器，其特征在于所述微處理器(2)是單片機(jī)。
全文摘要
本發(fā)明公開了一種用于產(chǎn)生多路同步時(shí)鐘的多路同步時(shí)鐘分配器，可以實(shí)現(xiàn)非整數(shù)倍的多路同步時(shí)鐘的生成，解決了實(shí)時(shí)仿真領(lǐng)域長(zhǎng)期以來(lái)必須采用單一時(shí)鐘或者基準(zhǔn)時(shí)鐘的整數(shù)倍進(jìn)行仿真的問(wèn)題。由網(wǎng)絡(luò)接口、微處理器(MCU)、校準(zhǔn)時(shí)鐘、非易失存儲(chǔ)器、數(shù)字頻率合成器、低通濾波器、時(shí)鐘分配器和高速晶振組成。在利用MCU和校準(zhǔn)時(shí)鐘對(duì)高速晶振作了標(biāo)定以后，就可以通過(guò)個(gè)人計(jì)算機(jī)或分配器上的按鈕來(lái)設(shè)定各路時(shí)鐘的輸出頻率，然后MCU就會(huì)通過(guò)改寫DDS的頻率控制寄存器的值來(lái)完成對(duì)DDS各個(gè)通道的頻率設(shè)置。
文檔編號(hào)H04L29/06GK101013934SQ200710064060
公開日2007年8月8日 申請(qǐng)日期2007年2月17日 優(yōu)先權(quán)日2007年2月17日
發(fā)明者陳培, 韓潮, 黃衛(wèi)俊, 秦建立, 王學(xué)鳳 申請(qǐng)人:北京航空航天大學(xué)