專利名稱：嵌入式智能信號(hào)處理裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于廣播電視系統(tǒng)中信號(hào)處理網(wǎng)絡(luò)化監(jiān)控技術(shù)領(lǐng)域。涉及一種開放式的嵌入式智能信號(hào)處理裝置，通過此裝置可以實(shí)現(xiàn)對(duì)廣播電視系統(tǒng)內(nèi)各種信號(hào)處理設(shè)備的統(tǒng)一網(wǎng)絡(luò)監(jiān)控。
背景技術(shù)：
我國(guó)的廣播電視事業(yè)正由傳統(tǒng)的模擬化向數(shù)字化方向發(fā)展，對(duì)數(shù)字化設(shè)備的要求日益增長(zhǎng)。目前，我國(guó)廣播電視系統(tǒng)內(nèi)的各種信號(hào)處理設(shè)備功能單一，種類繁雜，不同廠商生產(chǎn)的產(chǎn)品規(guī)格型號(hào)不統(tǒng)一，接口不一致，不便對(duì)整個(gè)系統(tǒng)內(nèi)的各種信號(hào)處理設(shè)備進(jìn)行統(tǒng)一的管理和控制。鑒于以上情況，我們提供了一種新型的嵌入式智能信號(hào)處理裝置，我們可以將廣播電視系統(tǒng)內(nèi)對(duì)各種視頻/音頻信號(hào)做不同處理的設(shè)備模塊化，集中到各個(gè)標(biāo)準(zhǔn)1U、2U機(jī)箱中，通過嵌入式智能信號(hào)處理裝置實(shí)現(xiàn)對(duì)視/音頻信號(hào)的集散化監(jiān)控。

發(fā)明內(nèi)容
本實(shí)用新型的目的就是提供一種設(shè)計(jì)結(jié)構(gòu)合理，工作可靠，實(shí)現(xiàn)對(duì)廣播電視系統(tǒng)內(nèi)各種視/音頻信號(hào)處理設(shè)備進(jìn)行網(wǎng)絡(luò)化管理的嵌入式智能信號(hào)處理裝置。
此嵌入式智能信號(hào)處理裝置具有嵌入式以太網(wǎng)接口、通用的網(wǎng)絡(luò)接口協(xié)議、迅捷的數(shù)據(jù)交換模式、合理的功能模塊地址讀取方式以及獨(dú)特的雙CPU設(shè)計(jì)結(jié)構(gòu)。CPU1負(fù)責(zé)與接入的信號(hào)處理設(shè)備進(jìn)行通信，讀信號(hào)處理設(shè)備的信號(hào)處理信息。CPU2為嵌入式微處理器，我們將采用占先式內(nèi)核的礐OS_II嵌入式操作系統(tǒng)按照需求進(jìn)行了相應(yīng)的裁剪與優(yōu)化后，與TCP/IP協(xié)議棧一同移植到CPU2上，嵌入式智能信號(hào)處理設(shè)備的以太網(wǎng)通信接口。CPU1與CPU2之間通過雙端口RAM交換數(shù)據(jù)。接入的信號(hào)處理設(shè)備完成對(duì)信號(hào)的不同處理后，將信號(hào)的各種狀態(tài)信息傳送給嵌入式智能信號(hào)處理裝置上的CPU1，CPU1將信息存儲(chǔ)到雙端口RAM中，CPU2由雙端口RAM讀取該數(shù)據(jù)后協(xié)議按照通訊協(xié)議格式將數(shù)據(jù)送入以太網(wǎng)，這樣就可以通過以太網(wǎng)上的PC機(jī)實(shí)現(xiàn)對(duì)各種信號(hào)的統(tǒng)一網(wǎng)絡(luò)監(jiān)控。嵌入式智能信號(hào)處理裝置另外擴(kuò)展了RS-422/RS-485以及CBUS接口，在該裝置內(nèi)部軟件設(shè)計(jì)中，充分考慮了不同網(wǎng)絡(luò)接口之間協(xié)議的通用性，可根據(jù)所選擇的不同網(wǎng)絡(luò)接口自動(dòng)跳轉(zhuǎn)到相應(yīng)的軟件服務(wù)程序。
本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是嵌入式智能信號(hào)處理裝置由通信接口電路1、通信接口電路2、在線可編程電路3、核心控制電路4、復(fù)位電路5、信號(hào)顯示模塊7、數(shù)據(jù)存儲(chǔ)電路8、網(wǎng)絡(luò)配置信息存儲(chǔ)電路6、核心控制電路9、電源數(shù)據(jù)信息采樣模塊10、通信接口電路11和1到10個(gè)信號(hào)處理模塊組成。監(jiān)控計(jì)算機(jī)的以太網(wǎng)接口輸出端連通信接口電路1的輸入端，通信接口電路1的輸出端連監(jiān)控計(jì)算機(jī)以太網(wǎng)接口的輸入端，通信接口電路1的另一輸入端連核心控制電路4的一個(gè)輸出端，通信接口電路1的另一輸出端連核心控制電路4的一個(gè)輸入端，監(jiān)控計(jì)算機(jī)的RS-232接口的輸出端連通信接口電路2的一個(gè)輸入端，通信接口電路2的一個(gè)輸出端連監(jiān)控計(jì)算機(jī)RS-232接口的輸入端，通信接口電路2的另一輸入端連核心控制電路4的又一輸出端，核心控制電路4的另一輸入端連通信接口電路2的又一輸出端，在線可編程電路3的輸出端連核心控制電路4的又一輸入端，復(fù)位電路5的輸出端連核心控制電路4的另一輸入端，核心控制電路4的再一輸出端連信號(hào)顯示模塊7的輸入端，核心控制電路4的另一輸出端連網(wǎng)絡(luò)配置信息存儲(chǔ)電路6的輸入端，網(wǎng)絡(luò)配置信息存儲(chǔ)電路6的輸出端連核心控制電路4的又一輸入端，電源數(shù)據(jù)信息采集模塊10的輸出端連核心控制電路9的一個(gè)輸入端，核心控制電路9的一個(gè)輸出端連通信接口電路11的一個(gè)輸入端，通信接口電路11的一個(gè)輸出端連核心控制電路9的另一輸入端，通信接口電路11的另一輸入端連1到10個(gè)信號(hào)處理設(shè)備的輸出端，通信接口電路11的另一輸出端連1到10個(gè)信號(hào)處理設(shè)備的輸入端。廣播電視系統(tǒng)內(nèi)視頻、音頻信號(hào)處理設(shè)備經(jīng)通信接口電路11將信號(hào)的各類狀態(tài)信息傳送到核心控制電路9，核心控制電路9接收到該信息后，將數(shù)據(jù)存放到數(shù)據(jù)存儲(chǔ)電路8上，核心控制電路4讀取存放在數(shù)據(jù)存儲(chǔ)電路8內(nèi)的數(shù)據(jù)后，通過通信接口電路1或通信接口電路2將數(shù)據(jù)發(fā)送給監(jiān)控計(jì)算機(jī)，監(jiān)控計(jì)算機(jī)對(duì)數(shù)據(jù)進(jìn)行相應(yīng)處理。監(jiān)控計(jì)算機(jī)對(duì)信號(hào)處理設(shè)備進(jìn)行遠(yuǎn)程網(wǎng)絡(luò)控制時(shí)，將控制命令通過通信接口電路1或通信接口電路2發(fā)送到核心控制電路4上，核心控制電路4將控制命令送入數(shù)據(jù)存儲(chǔ)電路8，核心控制電路9讀取到數(shù)據(jù)存儲(chǔ)電路內(nèi)的控制命令后，經(jīng)通信接口電路11，按照相應(yīng)通信協(xié)議，將控制命令轉(zhuǎn)發(fā)給目的信號(hào)處理設(shè)備，信號(hào)處理設(shè)備接受到控制命令后，根據(jù)命令做相應(yīng)動(dòng)作。本實(shí)用新型的核心控制電路1由微控制器W78E516B和以太網(wǎng)控制器RTL8019組成，采用可編程器件16V8來擴(kuò)展外設(shè)，還可以通過在線可編程電路3進(jìn)行現(xiàn)場(chǎng)編程和軟件升級(jí)，數(shù)據(jù)存儲(chǔ)電路主要器件是型號(hào)為7C136的雙端口RAM，一次可最多存儲(chǔ)2K字節(jié)。
核心控制電路4由型號(hào)為W78E516B的微控制器U1、晶振芯片T1、型號(hào)為62256的外部靜態(tài)RAM存儲(chǔ)器U2、型號(hào)為74LS373的地址鎖存器U3、型號(hào)為16V8的可編程邏輯器件U4組成，通信接口電路1由型號(hào)為RTL8019AS的以太網(wǎng)控制器U5組成與型號(hào)為MT0302的隔離耦合變壓器U11組成，數(shù)據(jù)存儲(chǔ)電路芯片U6采用型號(hào)為7C136的雙端口RAM，能夠存儲(chǔ)兩個(gè)微處理器所要交換的數(shù)據(jù)。
核心控制電路9由型號(hào)為W78E516B的微控制器U7、型號(hào)為74HC138的譯碼器U10、型號(hào)為6264的外部RAM存儲(chǔ)器U9、型號(hào)為74HC573的地址鎖存器U8組成。U1的的腳20連晶振T1的一端，晶振T1的另外一端接U1的腳21，晶振T1的兩端連接兩電容一端，兩電容的另外一端接地，微控制器U1的腳1、腳5、腳7、腳16、腳17、腳34、腳23懸空，微控制器U1的AD0-AD7這8個(gè)腳連地址鎖存器U3上D0-D7這8個(gè)腳，并且微控制器U1上AD0-AD7這8個(gè)腳連靜態(tài)RAM存儲(chǔ)器U2上的腳D0-D7，另外微控制器U1的腳AD0-AD7連以太網(wǎng)控制器U5的腳SD0-SD7，微控制器U1的腳A8-A14連U2的腳A8-A14，另外微控制器U1的腳A8-A12連以太網(wǎng)控制器U5的腳5、腳6、腳7、腳8、腳9，微控制器U1的腳A13、腳A14、腳A15連可編程邏輯器件U4的腳I5、腳I6、腳I7，U1的腳3連U4的腳2，U1的腳2連U6的腳48，U1的腳6連通信接口電路2的一個(gè)輸出端，微控制器U1的腳11、腳13分別連通信接口電路2的輸入端與另一輸出端，U1的腳8、腳9連網(wǎng)絡(luò)配置信息存儲(chǔ)電路6的輸出端，U1的腳10、腳12連在線可編程電路3的輸出端，U1的腳4連復(fù)位電路5的輸入端，U1的腳10連復(fù)位電路5的輸出端，U1的腳18、腳19連U2的腳27與腳22，U1的腳18、腳19連U5的腳30與腳29，U3的8個(gè)腳Q0-Q7連U2的A0-A7這8個(gè)腳，U3的腳Q0-Q7連U2的腳A0-A7，U3的腳11連U1的腳33，U4的腳16連U5的腳34，U4的腳15連U6的腳46，U5的腳11、腳12、腳13、腳14、腳18、腳19、腳20、腳21、腳22、腳23、腳24、腳25、腳26、腳27、腳28、腳44、腳52、腳83、腳86接地，U5的腳5、腳15、腳16、腳17、腳31、腳32、腳47、腳57、腳70、腳89接VCC，U4的腳45、腳46接U11的腳1、腳3，U5的腳58、腳59接U11的腳8與腳6，U5的腳61、腳62、腳63接信號(hào)顯示模塊7的輸入端，U5的腳50、腳51連晶振T2的兩端，U5的腳4連U1的腳14，微控制器U7的腳AD0-AD7與U9的腳D0-D7、U8的腳D0-D7相連，U7的腳2、腳3與網(wǎng)絡(luò)配置信息存儲(chǔ)電路6的輸出端相連，U7的腳4與復(fù)位電路5的輸入端相連，U7的腳10連復(fù)位電路5的輸出端，U7的腳11連通信接口電路11的輸出端，U7的腳13連通信接口電路11的輸入端，U7的腳14連U6的腳41，U7的腳A8-A12連U9的腳A8-A12，U7的腳13、腳14、腳15連U10的腳1、腳2、腳3，U7的腳29、腳30、腳31連U10的腳1、腳2、腳3，U10的腳4、腳5接地，腳6接VCC，U9的腳A0-A7連U8的腳Q0-Q7。
本實(shí)用新型具有設(shè)計(jì)結(jié)構(gòu)合理，工作可靠特點(diǎn)，其有效效果是，通過此實(shí)用新型裝置實(shí)現(xiàn)對(duì)廣播電視系統(tǒng)內(nèi)各種視/音頻信號(hào)處理設(shè)備的網(wǎng)絡(luò)化管理。
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步說明。


圖1是本實(shí)用新型的結(jié)構(gòu)示意圖，圖2是本實(shí)用新型裝置核心電路4的電路結(jié)構(gòu)示意圖，
圖3是本實(shí)用新型裝置通信接口電路1的電路結(jié)構(gòu)示意圖，圖4是本實(shí)用新型裝置核心電路9的電路結(jié)構(gòu)示意圖，圖5是本實(shí)用新型裝置數(shù)據(jù)存儲(chǔ)電路8的結(jié)構(gòu)示意圖。
具體實(shí)施方式
本實(shí)用新型由通信接口電路1、通信接口電路2、在線可編程電路3、核心控制電路4、復(fù)位電路5、信號(hào)顯示模塊7、數(shù)據(jù)存儲(chǔ)電路8、網(wǎng)絡(luò)配置信息存儲(chǔ)電路6、核心控制電路9、電源數(shù)據(jù)信息采樣模塊10、通信接口電路11和1到10個(gè)信號(hào)處理模塊組成。監(jiān)控計(jì)算機(jī)的以太網(wǎng)接口輸出端連通信接口電路1的輸入端，通信接口電路1的輸出端連監(jiān)控計(jì)算機(jī)以太網(wǎng)接口的輸入端，通信接口電路1的另一輸入端連核心控制電路4的一個(gè)輸出端，通信接口電路1的另一輸出端連核心控制電路4的一個(gè)輸入端，監(jiān)控計(jì)算機(jī)的RS-232接口的輸出端連通信接口電路2的一個(gè)輸入端，通信接口電路2的一個(gè)輸出端連監(jiān)控計(jì)算機(jī)RS-232接口的輸入端，通信接口電路2的另一輸入端連核心控制電路4的又一輸出端，核心控制電路4的另一輸入端連通信接口電路2的又一輸出端，在線可編程電路3的輸出端連核心控制電路4的又一輸入端，復(fù)位電路5的輸出端連核心控制電路4的另一輸入端，核心控制電路4的再一輸出端連信號(hào)顯示模塊7的輸入端，核心控制電路4的另一輸出端連網(wǎng)絡(luò)配置信息存儲(chǔ)電路6的輸入端，網(wǎng)絡(luò)配置信息存儲(chǔ)電路6的輸出端連核心控制電路4的又一輸入端，電源數(shù)據(jù)信息采集模塊10的輸出端連核心控制電路9的一個(gè)輸入端，核心控制電路9的一個(gè)輸出端連通信接口電路11的一個(gè)輸入端，通信接口電路11的一個(gè)輸出端連核心控制電路9的另一輸入端，通信接口電路11的另一輸入端連1到10個(gè)信號(hào)處理設(shè)備的輸出端，通信接口電路11的另一輸出端連1到10個(gè)信號(hào)處理設(shè)備的輸入端。所述核心控制電路4由型號(hào)為W78E516B的微控制器U1、晶振芯片T1、型號(hào)為62256的外部靜態(tài)RAM存儲(chǔ)器U2、型號(hào)為74LS373的地址鎖存器U3、型號(hào)為16V8的可編程邏輯器件U4組成，通信接口電路1由型號(hào)為RTL8019AS的以太網(wǎng)控制器U5組成與型號(hào)為MT0302的隔離耦合變壓器U11組成。數(shù)據(jù)存儲(chǔ)電路芯片U6采用型號(hào)為7C136的雙端口RAM，可以存儲(chǔ)兩個(gè)微處理器所要交換的數(shù)據(jù)。U1的的腳20連晶振T1的一端，晶振T1的另外一端接U1的腳21，晶振T1的兩端連接兩電容一端，兩電容的另外一端接地，微控制器U1的腳1、腳5、腳7、腳16、腳17、腳34、腳23懸空，微控制器U1的AD0-AD7這8個(gè)腳連地址鎖存器U3上D0-D7這8個(gè)腳，并且微控制器U1上AD0-AD7這8個(gè)腳連靜態(tài)RAM存儲(chǔ)器U2上的腳D0-D7，另外微控制器U1的腳AD0-AD7連以太網(wǎng)控制器U5的腳SD0-SD7，微控制器U1的腳A8-A14連U2的腳A8-A14，另外微控制器U1的腳A8-A12連以太網(wǎng)控制器U5的腳5、腳6、腳7、腳8、腳9，微控制器U1的腳A13、腳A14、腳A15連可編程邏輯器件U4的腳I5、腳I6、腳I7，U1的腳3連U4的腳2，U1的腳2連U6的腳48，U1的腳6連通信接口電路2的一個(gè)輸出端，微控制器U1的腳11、腳13分別連通信接口電路2的輸入端與另一輸出端，U1的腳8、腳9連網(wǎng)絡(luò)配置信息存儲(chǔ)電路6的輸出端，U1的腳10、腳12連在線可編程電路3的輸出端，U1的腳4連復(fù)位電路5的輸入端，U1的腳10連復(fù)位電路5的輸出端，U1的腳18、腳19連U2的腳27與腳22，U1的腳18、腳19連U5的腳30與腳29，U3的8個(gè)腳Q0-Q7連U2的A0-A7這8個(gè)腳，U3的腳Q0-Q7連U2的腳A0-A7，U3的腳11連U1的腳33，U4的腳16連U5的腳34，U4的腳15連U6的腳46，U5的腳11、腳12、腳13、腳14、腳18、腳19、腳20、腳21、腳22、腳23、腳24、腳25、腳26、腳27、腳28、腳44、腳52、腳83、腳86接地，U5的腳5、腳15、腳16、腳17、腳31、腳32、腳47、腳57、腳70、腳89接VCC，U4的腳45、腳46接U11的腳1、腳3，U5的腳58、腳59接U11的腳8與腳6，U5的腳61、腳62、腳63接信號(hào)顯示模塊7的輸入端，U5的腳50、腳51連晶振T2的兩端，U5的腳4連U1的腳14。核心控制電路9由型號(hào)為W78E516B的微控制器U7、型號(hào)為74HC138的譯碼器U10、型號(hào)為6264的外部RAM存儲(chǔ)器U9、型號(hào)為74HC573的地址鎖存器U8組成。微控制器U7的腳AD0-AD7與U9的腳D0-D7、U8的腳D0-D7相連，U7的腳2、腳3與網(wǎng)絡(luò)配置信息存儲(chǔ)電路6的輸出端相連，U7的腳4與復(fù)位電路5的輸入端相連，U7的腳10連復(fù)位電路5的輸出端，U7的腳11連通信接口電路11的輸出端，U7的腳13連通信接口電路11的輸入端，U7的腳14連U6的腳41，U7的腳A8-A12連U9的腳A8-A12，U7的腳13、腳14、腳15連U10的腳1、腳2、腳3，U7的腳29、腳30、腳31連U10的腳1、腳2、腳3，U10的腳4、腳5接地，腳6接VCC，U9的腳A0-A7連U8的腳Q0-Q7。
權(quán)利要求1.嵌入式智能信號(hào)處理裝置，其特征在于，由通信接口電路(1)、通信接口電路(2)、在線可編程電路(3)、核心控制電路(4)、復(fù)位電路(5)、信號(hào)顯示模塊(7)、數(shù)據(jù)存儲(chǔ)電路(8)、網(wǎng)絡(luò)配置信息存儲(chǔ)電路(6)、核心控制電路(9)、電源數(shù)據(jù)信息采樣模塊(10)、通信接口電路(11)和1到10個(gè)信號(hào)處理模塊組成；監(jiān)控計(jì)算機(jī)的以太網(wǎng)接口輸出端連通信接口電路(1)的輸入端，通信接口電路(1)的輸出端連監(jiān)控計(jì)算機(jī)以太網(wǎng)接口的輸入端，通信接口電路(1)的另一輸入端連核心控制電路(4)的一個(gè)輸出端，通信接口電路(1)的另一輸出端連核心控制電路(4)的一個(gè)輸入端，監(jiān)控計(jì)算機(jī)的RS-232接口的輸出端連通信接口電路(2)的一個(gè)輸入端，通信接口電路(2)的一個(gè)輸出端連監(jiān)控計(jì)算機(jī)RS-232接口的輸入端，通信接口電路(2)的另一輸入端連核心控制電路(4)的又一輸出端，核心控制電路(4)的另一輸入端連通信接口電路(2)的又一輸出端，在線可編程電路(3)的輸出端連核心控制電路(4)的又一輸入端，復(fù)位電路(5)的輸出端連核心控制電路(4)的另一輸入端，核心控制電路(4)的再一輸出端連信號(hào)顯示模塊(7)的輸入端，核心控制電路(4)的另一輸出端連網(wǎng)絡(luò)配置信息存儲(chǔ)電路(6)的輸入端，網(wǎng)絡(luò)配置信息存儲(chǔ)電路(6)的輸出端連核心控制電路(4)的又一輸入端，電源數(shù)據(jù)信息采集模塊(10)的輸出端連核心控制電路(9)的一個(gè)輸入端，核心控制電路(9)的一個(gè)輸出端連通信接口電路(11)的一個(gè)輸入端，通信接口電路(11)的一個(gè)輸出端連核心控制電路(9)的另一輸入端，通信接口電路(11)的另一輸入端連1到10個(gè)信號(hào)處理設(shè)備的輸出端，通信接口電路(11)的另一輸出端連1到10個(gè)信號(hào)處理設(shè)備的輸入端。
2.根據(jù)權(quán)利要求1所述的嵌入式智能信號(hào)處理裝置，其特征在于，核心控制電路(4)由型號(hào)為W78E516B的微控制器U1、晶振芯片T1、型號(hào)為62256的外部靜態(tài)RAM存儲(chǔ)器U2、型號(hào)為74LS373的地址鎖存器U3、型號(hào)為16V8的可編程邏輯器件U4組成，通信接口電路(1)由型號(hào)為RTL8019AS的以太網(wǎng)控制器U5組成與型號(hào)為MT0302的隔離耦合變壓器U11組成，數(shù)據(jù)存儲(chǔ)電路芯片U6采用型號(hào)為7C136的雙端口RAM，能夠存儲(chǔ)兩個(gè)微處理器所要交換的數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的嵌入式智能信號(hào)處理裝置，其特征在于，核心控制電路(9)由型號(hào)為W78E516B的微控制器U7、型號(hào)為74HC138的譯碼器U10、型號(hào)為6264的外部RAM存儲(chǔ)器U9、型號(hào)為74HC573的地址鎖存器U8組成；U1的的腳20連晶振T1的一端，晶振T1的另外一端接U1的腳21，晶振T1的兩端連接兩電容一端，兩電容的另外一端接地，微控制器U1的腳1、腳5、腳7、腳16、腳17、腳34、腳23懸空，微控制器U1的AD0-AD7這8個(gè)腳連地址鎖存器U3上D0-D7這8個(gè)腳，并且微控制器U1上AD0-AD7這8個(gè)腳連靜態(tài)RAM存儲(chǔ)器U2上的腳D0-D7，另外微控制器U1的腳AD0-AD7連以太網(wǎng)控制器U5的腳SD0-SD7，微控制器U1的腳A8-A14連U2的腳A8-A14，另外微控制器U1的腳A8-A12連以太網(wǎng)控制器U5的腳5、腳6、腳7、腳8、腳9，微控制器U1的腳A13、腳A14、腳A15連可編程邏輯器件U4的腳I5、腳I6、腳I7，U1的腳3連U4的腳2，U1的腳2連U6的腳48，U1的腳6連通信接口電路(2)的一個(gè)輸出端，微控制器U1的腳11、腳13分別連通信接口電路(2)的輸入端與另一輸出端，U1的腳8、腳9連網(wǎng)絡(luò)配置信息存儲(chǔ)電路(6)的輸出端，U1的腳10、腳12連在線可編程電路(3)的輸出端，U1的腳4連復(fù)位電路(5)的輸入端，U1的腳10連復(fù)位電路(5)的輸出端，U1的腳18、腳19連U2的腳27與腳22，U1的腳18、腳19連U5的腳30與腳29，U3的8個(gè)腳Q0-Q7連U2的A0-A7這8個(gè)腳，U3的腳Q0-Q7連U2的腳A0-A7，U3的腳11連U1的腳33，U4的腳16連U5的腳34，U4的腳15連U6的腳46，U5的腳11、腳12、腳13、腳14、腳18、腳19、腳20、腳21、腳22、腳23、腳24、腳25、腳26、腳27、腳28、腳44、腳52、腳83、腳86接地，U5的腳5、腳15、腳16、腳17、腳31、腳32、腳47、腳57、腳70、腳89接VCC，U4的腳45、腳46接U11的腳1、腳3，U5的腳58、腳59接U11的腳8與腳6，U5的腳61、腳62、腳63接信號(hào)顯示模塊(7)的輸入端，U5的腳50、腳51連晶振T2的兩端，U5的腳4連U1的腳14，微控制器U7的腳AD0-AD7與U9的腳D0-D7、U8的腳D0-D7相連，U7的腳2、腳3與網(wǎng)絡(luò)配置信息存儲(chǔ)電路(6)的輸出端相連，U7的腳4與復(fù)位電路(5)的輸入端相連，U7的腳10連復(fù)位電路(5)的輸出端，U7的腳11連通信接口電路(11)的輸出端，U7的腳13連通信接口電路(11)的輸入端，U7的腳14連U6的腳41，U7的腳A8-A12連U9的腳A8-A12，U7的腳13、腳14、腳15連U10的腳1、腳2、腳3，U7的腳29、腳30、腳31連U10的腳1、腳2、腳3，U10的腳4、腳5接地，腳6接VCC，U9的腳A0-A7連U8的腳Q0-Q7。
專利摘要嵌入式智能信號(hào)處理裝置屬于廣播電視系統(tǒng)中信號(hào)處理網(wǎng)絡(luò)化監(jiān)控技術(shù)領(lǐng)域。由通信接口電路1、通信接口電路2、在線可編程電路3、核心控制電路4、復(fù)位電路5、信號(hào)顯示模塊7、數(shù)據(jù)存儲(chǔ)電路8、網(wǎng)絡(luò)配置信息存儲(chǔ)電路6、核心控制電路9、電源數(shù)據(jù)信息采樣模塊10、通信接口電路11和1到10個(gè)信號(hào)處理模塊組成。該裝置提供嵌入式以太網(wǎng)接口、通用的網(wǎng)絡(luò)接口協(xié)議、迅捷的數(shù)據(jù)交換模式、合理的功能模塊地址讀取方式，采用獨(dú)特的雙CPU設(shè)計(jì)結(jié)構(gòu)，具有設(shè)計(jì)結(jié)構(gòu)合理、性能可靠、結(jié)構(gòu)緊湊、易于集成和實(shí)現(xiàn)標(biāo)準(zhǔn)化的優(yōu)點(diǎn)。適用于實(shí)現(xiàn)對(duì)廣播電視系統(tǒng)內(nèi)各種視/音頻信號(hào)處理設(shè)備的網(wǎng)絡(luò)化監(jiān)控和管理領(lǐng)域。
文檔編號(hào)H04L29/00GK2877168SQ200520200830
公開日2007年3月7日 申請(qǐng)日期2005年12月19日 優(yōu)先權(quán)日2005年12月19日
發(fā)明者劉彥呈, 范木杰, 孫凡金, 文元全, 袁士春, 喻林 申請(qǐng)人:大連海事大學(xué)