與地連接；場(chǎng)效應(yīng)晶體管還可以為2個(gè)NMOS管，即NMOS管NI和NMOS管N2，則NMOS管NI的柵極與漏極短接并與第五PMOS管M5的漏極連接，NMOS管N2的柵極與漏極短接并與NMOS管NI的源極連接，NMOS管N2的源極與地連接；場(chǎng)效應(yīng)晶體管還可以為I個(gè)PMOS管和I個(gè)NMOS管，若為PMOS管P3和NMOS管N4，則PMOS管P3的源極與第五PMOS管M5的漏極連接，PMOS管P3的柵極與漏極短接并與NMOS管N4的漏極連接，NMOS管N4的柵極與漏極短接，NMOS管N4的源極與地連接，若為NMOS管N3和PMOS管P4，則NMOS管N3的柵極與漏極短接并與第五PMOS管M5的漏極連接，NMOS管N3的源極與PMOS管P4的源極連接，PMOS管P4的柵極與漏極短接并與地連接；場(chǎng)效應(yīng)晶體管還可以為兩個(gè)以上PMOS管或兩個(gè)以上NMOS管或兩個(gè)以上PMOS管與兩個(gè)以上NMOS管的組合，其連接方式可參照上述的介紹，具體不再贅述。
[0021]可選地，在本實(shí)施例中，比較電路模塊13用于將第二偏置電流施加在場(chǎng)效應(yīng)晶體管上，生成閾值電壓，此時(shí)，閾值電壓為場(chǎng)效應(yīng)晶體管上的截止電壓，將電源電壓VDD與參考電壓Vref之間的差與閾值電壓進(jìn)行比較，根據(jù)比較結(jié)果，判斷電源是否發(fā)生斷電或通電。具體地，再參見(jiàn)圖1所示的示意圖，比較電路模塊13可以包括:第六PMOS管M6、第七NMOS管M7，第六PMOS管M6的源極與電源電壓VDD連接，第六PMOS管M6的柵極與第五PMOS管M5的漏極連接，第六PMOS管M6的漏極與第七NMOS管M7的漏極連接并與復(fù)位信號(hào)生成模塊14連接，第七NMOS管M7的柵極與第四NMOS管M4的柵極連接，第七NMOS管M7的源極與地連接。其中，第七NMOS管M7與第四NMOS管M4組成鏡像電流源為第六PMOS管M6提供第二偏置電流，則得到閾值電壓即為第六PMOS管M6的截止電壓Vth6;當(dāng)電源發(fā)生斷電或通電時(shí)，電源電壓VDD與參考電壓Vref的差小于閾值電壓，即(VDD-Vref)小于第六PMOS管M6的截止電壓Vth6時(shí)，此時(shí)第六PMOS管M6關(guān)閉，在第二偏置電流與第六PMOS管M6的阻抗的作用下第六PMOS管M6的漏極與第七NMOS管WJ的漏極的連接處的電壓為零，因此，根據(jù)第六PMOS管M6的漏極與第七NMOS管M7的漏極的連接處的電壓為零可以判斷出電源發(fā)生斷電或通電；當(dāng)電源正常時(shí)，電源電壓VDD與參考電壓Vref的差大于或等于閾值電壓，即(VDD-Vref)大于或等于第六PMOS管M6的截止電壓Vth6時(shí)，第六PMOS管M6處于導(dǎo)通且導(dǎo)通電阻很小，在第二偏置電流與第六PMOS管的導(dǎo)通電阻作用下第六PMOS管M6的漏極與第七NMOS管M7的漏極的連接處的電壓等于電源電壓VDD，因此，根據(jù)第六PMOS管M6的漏極與第七NMOS管M7的漏極的連接處的電壓等于電源電壓VDD可以判斷出電源正常，沒(méi)有發(fā)生斷電或通電。
[0022]需要說(shuō)明的是，在本實(shí)施例中，上述的參考電壓Vref為各MOS管的閾值電壓之和、第六PMOS管M6的漏極與第七NMOS管M7的漏極的連線上的電壓為零、第六PMOS管M6的漏極與第七NMOS管M7的漏極的連線上的電壓等于電源電壓VDD等情況，在實(shí)際應(yīng)用時(shí)均是一個(gè)近似的范圍，可以是近似等于，并不一定是完全等于，但是這并不影響本實(shí)用新型對(duì)通斷電檢測(cè)復(fù)位的效果。
[0023]可選地，在本實(shí)施例中，復(fù)位信號(hào)生成模塊14具體可以為施密特觸發(fā)器，第六PMOS管M6的漏極與第七NMOS管M7的漏極連接并與施密特觸發(fā)器連接。當(dāng)電源發(fā)生斷電或通電時(shí)，施密特觸發(fā)器生成并輸出復(fù)位信號(hào)；當(dāng)電源正常時(shí)，施密特觸發(fā)器輸出表示電源正常的信號(hào)。具體地，當(dāng)電源發(fā)生斷電或通電時(shí)，施密特觸發(fā)器輸出邏輯O ;電源正常時(shí)，施密特觸發(fā)器輸出邏輯I。根據(jù)施密特觸發(fā)器可以加強(qiáng)抗干擾這一特點(diǎn)，選用施密特觸發(fā)器可以防止斷電或通電過(guò)程中由于干擾引起的誤操作，或者防止由于干擾導(dǎo)致的斷電或通電檢測(cè)失敗，保證斷電或通電檢測(cè)工作的穩(wěn)定可靠。
[0024]可選地，再參見(jiàn)圖1所示的示意圖，通斷電檢測(cè)復(fù)位電路還可以包括驅(qū)動(dòng)電路模塊15，驅(qū)動(dòng)電路模塊15與復(fù)位信號(hào)生成模塊14相連，用于根據(jù)復(fù)位信號(hào)驅(qū)動(dòng)后續(xù)電路。若復(fù)位信號(hào)生成模塊14輸出的信號(hào)為數(shù)字信號(hào)，例如上述的邏輯O或邏輯1，驅(qū)動(dòng)電路模塊15可以用邏輯門(mén)實(shí)現(xiàn)，電路簡(jiǎn)單。
[0025]如圖2所示，為本實(shí)用新型通斷電檢測(cè)復(fù)位電路第二實(shí)施例的結(jié)構(gòu)示意圖，與圖1的不同之處在于，在本實(shí)施例中，參考電壓生成單元121具體為2個(gè)PMOS管，即PMOS管Pl和PMOS管P2，且這兩個(gè)PMOS管是完全一樣的，所以PMOS管Pl的截止電壓Vthi和PMOS管P2的截止電壓Vth2相等，PMOS管Pl的源極與第五PMOS管M5的漏極連接，PMOS管Pl的柵極與漏極短接并與PMOS管P2的源極連接，PMOS管P2的柵極與漏極短接并與地連接；復(fù)位信號(hào)生成模塊14具體為施密特觸發(fā)器D1，第六PMOS管M6的漏極與第七NMOS管M7的漏極連接并與施密特觸發(fā)器Dl連接；可調(diào)電流源Il具體采用電阻Rl實(shí)現(xiàn)。
[0026]在本實(shí)施例中，電路進(jìn)行通斷電檢測(cè)復(fù)位的工作原理為:在偏置電路模塊11中，可調(diào)電流源Il提供的電流為Ik= V1/R1，其中Vl為第一 PMOS管Ml的柵極與漏極短接處的電壓，從電流Ik的式子中可以看出，若想電流I/變小，只需增大電阻Rl即可實(shí)現(xiàn)。在參考電壓模塊12中，第五PMOS管M5與第一 PMOS管Ml組成鏡像電流源為PMOS管Pl和PMOS管P2提供第一偏置電流，參考電壓Vref為PMOS管Pl和PMOS管P2的柵源電壓的和，即Vref = Vesi+Ves2，所以可以通過(guò)調(diào)節(jié)PMOS管Pl和PMOS管P2的柵源電壓的大小調(diào)節(jié)參考電壓Vref，因?yàn)榇四K中只需PMOS管Pl和PMOS管P2導(dǎo)通即可，所以第一偏置電流可以很小，Vesi+Ves2?似等于PMOS管Pl的截止電壓V ΤΗΠ和PMOS管Ρ2的截止電壓V ΤΗΡ2的和，則參考電壓Vref近似等于2*VTHP1。在比較電路模塊13中，第七NMOS管M7與第四NMOS管M4組成鏡像電流源為第六PMOS管M6提供第二偏置電流，則閾值電壓為第六PMOS管M6的截止電壓VTH6，設(shè)第六PMOS管M6與PMOS管Pl完全一樣，則Vth6= V THP1，電源電壓VDD與參考電壓Vref的差為(VDD-Vref)，可以通過(guò)比較(VDD-Vref)與閾值電壓來(lái)判斷電源是否斷電。具體地，當(dāng)電源發(fā)生斷電時(shí)，電源電壓VDD逐漸降低，參考電壓Vref基本不變，所以電源電壓VDD與參考電壓Vref的差(VDD-Vref)逐漸降低，當(dāng)電源電壓VDD與參考電壓Vref的差(VDD-Vref)小于閾值電壓時(shí)，即電源電壓VDD電源小于3*VTHPJ#，第六PMOS管M6關(guān)閉，此時(shí)在第七NMOS管M7所提供的第二偏置電流與第六PMOS管M6的阻抗的作用下第六PMOS管M6的漏極與第七NMOS管M7的漏極的連接處的電壓接近于0V，則判斷出電源發(fā)生斷電，施密特觸發(fā)器Dl生成并輸出復(fù)位信號(hào)邏輯O ;當(dāng)電源正常時(shí)，電源電壓VDD與參考電壓Vref的差(VDD-Vref)的值大于或等于閾值電壓，即電源電壓VDD大于或等于3*VTHP1時(shí)，第六PMOS管M6此時(shí)處于導(dǎo)通的狀態(tài)且導(dǎo)通電阻非常小，所以在第二偏置電流與第六PMOS管M6的導(dǎo)通電阻作用下第六PMOS管M6的漏極與第七NMOS管M7的漏極的連接處的電壓近似等于電源電壓VDD，則判斷出電源處于正常狀態(tài)，此時(shí)施密特觸發(fā)器Dl生成并輸出邏輯I。
[0027]同樣地，在本實(shí)施例中，通電檢測(cè)復(fù)位的工作原理為:當(dāng)電源發(fā)生通電時(shí)，電源電壓VDD從O逐漸增大時(shí)，第一 PMOS管Ml的柵極與漏極短接處的電壓也隨著逐漸增大，偏置電路模塊11開(kāi)始工作，參考電壓模塊12中參考電壓Vref逐漸建立并保持，電源電壓VDD與參考電壓Vref的差(VDD-Vref)小于閾值電壓時(shí)，即電源電壓VDD小于3*VTHPJ#，第六PMOS管M6關(guān)閉，此時(shí)第六PMOS管M6的漏極與第七NMOS管M7的漏極的連接處的電壓接近于0V，則判斷出電源發(fā)生通電，施密特觸發(fā)器Dl生成并輸出邏輯0，電路復(fù)位；當(dāng)電源電壓VDD增大到使得電源電壓VDD與參考電壓Vre