一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)及方法
【專利摘要】本發(fā)明公開了一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)及方法，包括n個(gè)級(jí)聯(lián)的兩路不相干脈沖合并電路和一個(gè)計(jì)數(shù)器；n為整數(shù)，且n≥2；每一個(gè)兩路不相干脈沖合并電路用于實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并；級(jí)聯(lián)方式為：第1路脈沖和第2路脈沖輸入第1個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Uo1；第i?1個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖Uo(i?1)和第i+1路脈沖輸入第i個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Uoi；i＝1，2，…，n；第n個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖Uon輸入計(jì)數(shù)器時(shí)鐘端。本發(fā)明電路簡(jiǎn)單，成本低廉，可靠性高，很好地解決了多路不相干脈沖的合并計(jì)數(shù)問題。
【專利說明】
一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)及方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及數(shù)字電子技術(shù)與模擬電子技術(shù)的應(yīng)用，特別涉及一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)及方法。
【背景技術(shù)】
[0002]在產(chǎn)品數(shù)量統(tǒng)計(jì)和人數(shù)統(tǒng)計(jì)中，經(jīng)常存在多路數(shù)據(jù)合并的問題。現(xiàn)有的方法是先對(duì)每一路傳感器輸出的脈沖進(jìn)行計(jì)數(shù)，再將每一路數(shù)據(jù)通過通信接口電路以有線或無(wú)線方式傳送到一個(gè)加法器、中央處理器或計(jì)算機(jī)進(jìn)行求和統(tǒng)計(jì)。這種方法每一路都用到計(jì)數(shù)電路、通信電路、顯示裝置，使得系統(tǒng)比較復(fù)雜。特別是多門房間的人數(shù)統(tǒng)計(jì)中，由于每個(gè)門的計(jì)數(shù)數(shù)據(jù)可能為負(fù)，需要考慮符號(hào)位，使得電路更復(fù)雜，成本高，性價(jià)比低，維護(hù)難度大。
[0003]顯然，每一路傳感器輸出的脈沖在時(shí)間上是互不相干的。本發(fā)明的目的是要提供一種多路不相干脈沖合并計(jì)數(shù)的簡(jiǎn)單電路方法，避免在計(jì)數(shù)系統(tǒng)中重復(fù)使用計(jì)數(shù)電路、通信電路、顯示裝置等，從而大幅提高性價(jià)比，大幅減小維護(hù)難度。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所解決的技術(shù)問題是，針對(duì)上述現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)及方法，電路簡(jiǎn)單，成本低廉，可靠性高，很好地解決了多路不相干脈沖的合并計(jì)數(shù)問題。
[0005]本發(fā)明所提供的技術(shù)方案為:
[0006]一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)，包括η個(gè)級(jí)聯(lián)的兩路不相干脈沖合并電路和一個(gè)計(jì)數(shù)器;η為整數(shù)，且η多2;
[0007]每一個(gè)兩路不相干脈沖合并電路用于實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并；
[0008]級(jí)聯(lián)方式為:
[0009]第I路脈沖和第2路脈沖輸入第I個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖
Uol；
[0010]第1-1個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖Uc1(H)和第i+Ι路脈沖輸入第i個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Uc11; i = I，2，…，η;
[0011]第η個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖IU輸入計(jì)數(shù)器時(shí)鐘端。
[0012]每一個(gè)兩路不相干脈沖合并電路均包括延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路、脈沖時(shí)序比較電路、單穩(wěn)態(tài)觸發(fā)器、RC微分電路、電壓比較器和脈沖組合電路；
[0013]將第i個(gè)兩路不相干脈沖合并電路輸入的兩路不相干脈沖分別記為Ua和Ub;Ua和Ub同時(shí)送往脈沖時(shí)序比較電路、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路和脈沖組合電路;脈沖時(shí)序比較電路的輸出信號(hào)Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路的輸出信號(hào)Uc分別連接單穩(wěn)態(tài)觸發(fā)器的兩個(gè)輸入端;單穩(wěn)態(tài)觸發(fā)器的輸出信號(hào)Ue連接到RC微分電路的輸入端，所述RC微分電路的輸出信號(hào)Uf連接到電壓比較器的輸入端，所述電壓比較器的輸出信號(hào)Ug連接到所述脈沖組合電路，所述脈沖組合電路的輸出信號(hào)即為分時(shí)合并脈沖U。,。
[0014]所述Ua和Ub為兩個(gè)不相干的正窄脈沖或負(fù)窄脈沖。
[0015]當(dāng)Ua和Ub為兩個(gè)不相干的正窄脈沖時(shí)，兩路不相干脈沖合并電路結(jié)構(gòu)為:
[0016]所述延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路包括或非門U2A和二極管D3;或非門U2A的兩個(gè)輸入端分別連接Ua和Ub;或非門U2A的輸出端連接二極管D3陰極；
[0017]所述脈沖時(shí)序比較電路包括與非門U3A;與非門U3A的兩個(gè)輸入端分別連接Ua和Ub；
[0018]所述單穩(wěn)態(tài)觸發(fā)器包括LM555CM芯片U1、電阻R1、電容Cl和電容C2;U1的放電端和閾值端【DIS端和THR端】均連接二極管D3的陽(yáng)極，Ul的觸發(fā)端【TRI端】連接與非門U3A的輸出端；電阻Rl—端連接UI的放電端和閾值端，另一端連接電源VDD ；電容CI 一端連接Ul的放電端和閾值端，另一端連接電源地；電容C2—端連接Ul的控制電源端【C0N端】，另一端連接電源地；
[0019]所述RC微分電路包括電容C3、電阻R2、電阻R3和二極管D4;電容C3的一端接Ul的輸出端，另一端記為連接點(diǎn)S，連接點(diǎn)S經(jīng)電阻R2接電源VDD;電阻R3的一端和二極管D4的陰極均接連接點(diǎn)S，電阻R3的另一端和二極管D4的陽(yáng)極均接電源地；
[0020]所述電壓比較器包括LM393D芯片U4A、電阻R4、電阻R5、電容C4和電阻R6;U4A的正向輸入端經(jīng)電阻R4接電源VDD，經(jīng)電阻R5接電源地；電容C4與電阻R5并聯(lián);U4A的反向輸入端接連接點(diǎn)S ； U4A的輸出端經(jīng)電阻R6接電源VDD;
[0021]所述脈沖組合電路包括二極管Dl、二極管D2、二極管D5和電阻R7;
[0022]二極管D1、二極管D2和二極管D5的陽(yáng)極分別接Ua、Ub和U4A的輸出端；電阻R7—端接電源地，另一端與Dl、D2和D5的陰極相連，即為輸出Uoi。
[0023]當(dāng)Ua和Ub為兩個(gè)不相干的負(fù)窄脈沖時(shí)，兩路不相干脈沖合并電路結(jié)構(gòu)為:
[0024]所述延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路包括與門U2A和二極管D3;與門U2A的兩個(gè)輸入端分別連接Ua和Ub;與門U2A的輸出端連接二極管D3陰極；
[0025]所述脈沖時(shí)序比較電路包括或門U3A;或門U3A的兩個(gè)輸入端分別連接Ua和Ub;
[0026]所述單穩(wěn)態(tài)觸發(fā)器包括LM555CM芯片U1、電阻R1、電容Cl和電容C2;U1的放電端和閾值端均連接二極管D3的陽(yáng)極，Ul的觸發(fā)端連接或門U3A的輸出端；電阻Rl —端連接Ul的放電端和閾值端，另一端連接電源VDD ；電容CI 一端連接Ul的放電端和閾值端，另一端連接電源地;電容C2—端連接Ul的控制電源端，另一端連接電源地；
[0027]所述RC微分電路包括電容C3、電阻R2、電阻R3和二極管D4;電容C3的一端接Ul的輸出端，另一端記為連接點(diǎn)S，連接點(diǎn)S經(jīng)電阻R2接電源VDD;電阻R3的一端和二極管D4的陰極均接連接點(diǎn)S，電阻R3的另一端和二極管D4的陽(yáng)極均接電源地；
[0028]所述電壓比較器包括LM393D芯片U4A、電阻R4、電阻R5、電容C4和電阻R6;U4A的反向輸入端經(jīng)電阻R4接電源VDD，經(jīng)電阻R5接電源地；電容C4與電阻R4并聯(lián);U4A的正向輸入端接連接點(diǎn)S ； U4A的輸出端經(jīng)電阻R6接電源VDD;
[0029]所述脈沖組合電路包括二極管Dl、二極管D2、二極管D5和電阻R7;
[0030]二極管D1、二極管D2和二極管D5的陰極分別接Ua、Ub和U4A的輸出端；電阻R7—端接電源VDD，另一端與Dl、D2和D5的陽(yáng)極相連，即為輸出Uoi。
[0031]一種多路不相干脈沖合并計(jì)數(shù)方法，將η個(gè)兩路不相干脈沖合并電路級(jí)聯(lián)實(shí)現(xiàn)η+1路不相干脈沖的分時(shí)合并;每一個(gè)兩路不相干脈沖合并電路用于實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并；
[0032]將級(jí)聯(lián)的第η個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖送往計(jì)數(shù)器的時(shí)鐘端，實(shí)現(xiàn)η+1路不相干脈沖的合并計(jì)數(shù)；
[0033]所述級(jí)聯(lián)方式為:
[0034]第I路脈沖和第2路脈沖輸入第I個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖
Uol；
[0035]第1-1個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖Uod-υ和第i+i路脈沖輸入第i個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Uc11; i = l，2，…，η。
[0036]第i個(gè)兩路不相干脈沖合并電路實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并的方法為:
[0037]將第i個(gè)兩路不相干脈沖合并電路輸入的兩路不相干脈沖分別記為Ua和Ub;Ua和Ub同時(shí)送往脈沖時(shí)序比較電路、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路和脈沖組合電路;脈沖時(shí)序比較電路的輸出信號(hào)Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路的輸出信號(hào)Uc分別連接單穩(wěn)態(tài)觸發(fā)器的兩個(gè)觸發(fā)輸入端;單穩(wěn)態(tài)觸發(fā)器的輸出信號(hào)Ue連接到RC微分電路的輸入端，所述RC微分電路的輸出信號(hào)Uf連接到電壓比較器的輸入端，所述電壓比較器的輸出信號(hào)Ug連接到所述脈沖組合電路，所述脈沖組合電路的輸出信號(hào)即為分時(shí)合并脈沖U。,。
[0038]兩路傳感器輸出的脈沖Ua、Ub是占空比很小的窄脈沖，在時(shí)間上是互不相干的。因此合并計(jì)數(shù)需要考慮Ua、Ub在時(shí)間上完全錯(cuò)開、完全重疊或部分重疊等各種情況。為此，將兩路不相干脈沖Ua、Ub同時(shí)送往脈沖時(shí)序比較電路、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路和脈沖組合電路。所述脈沖時(shí)序比較電路輸出Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路輸出Uc都連接到單穩(wěn)態(tài)觸發(fā)器，所述單穩(wěn)態(tài)觸發(fā)器輸出Ue連接到RC微分電路，所述RC微分電路輸出Uf連接到電壓比較器，所述電壓比較器輸出Ug連接到所述脈沖組合電路，所述脈沖組合電路輸出1^即為合并計(jì)數(shù)脈沖，送往計(jì)數(shù)器的時(shí)鐘端就可實(shí)現(xiàn)合并計(jì)數(shù)。
[0039]當(dāng)兩路不相干脈沖Ua、Ub在時(shí)間上完全錯(cuò)開時(shí)，所述脈沖時(shí)序比較電路無(wú)脈沖輸出，所述單穩(wěn)態(tài)觸發(fā)器和電壓比較器不翻轉(zhuǎn)，只有Ua、Ub直接送到脈沖組合電路合并后輸出兩個(gè)脈沖。
[0040]當(dāng)兩路不相干脈沖Ua、Ub在時(shí)間上完全重疊或部分重疊時(shí)，則脈沖時(shí)序比較電路輸出一個(gè)脈沖依次經(jīng)過單穩(wěn)態(tài)觸發(fā)器、RC微分電路和電壓比較器進(jìn)行延時(shí)整形后送往脈沖組合電路，與Ua、Ub合并而成的一個(gè)脈沖進(jìn)行組合，從而也輸出兩個(gè)脈沖。
[0041]為了確保依次經(jīng)過單穩(wěn)態(tài)觸發(fā)器、RC微分電路和電壓比較器延時(shí)整形后的脈沖不會(huì)與Ua、Ub在時(shí)間上重疊，采用延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路檢測(cè)到Ua、Ub過后才開始觸發(fā)延時(shí)，使得電壓比較器輸出Ug與Ua、Ub在時(shí)間上完全錯(cuò)開。
[0042]有益效果:
[0043]本發(fā)明應(yīng)用邏輯門電路、單穩(wěn)態(tài)觸發(fā)器、電壓比較器等中小規(guī)模集成電路實(shí)現(xiàn)多路不相干脈沖合并計(jì)數(shù)，電路簡(jiǎn)單，成本低廉，可靠性高，很好地解決了多路不相干脈沖的合并計(jì)數(shù)問題。
[0044]本發(fā)明所述方法解決了現(xiàn)有技術(shù)在多路數(shù)據(jù)統(tǒng)計(jì)中重復(fù)采用計(jì)數(shù)電路、通信電路和顯示裝置造成系統(tǒng)復(fù)雜、成本高、維護(hù)難度大的缺陷，使得近距離多路不相干脈沖的合并計(jì)數(shù)電路變得簡(jiǎn)單可靠，成本低廉。
【附圖說明】
[0045]圖1為兩路不相干脈沖合并電路的結(jié)構(gòu)框圖。
[0046]圖2為兩路不相干脈沖合并電路的工作波形圖。
[0047]圖3為本發(fā)明實(shí)施例的整體結(jié)構(gòu)框圖。
[0048]圖4為兩路不相干的正窄脈沖合并電路的電路圖。
[0049]圖5為兩路不相干的負(fù)窄脈沖合并電路的電路圖。
【具體實(shí)施方式】
[0050]以下結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)行進(jìn)一步具體說明。
[0051]本發(fā)明公開了一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)及方法，計(jì)數(shù)系統(tǒng)包括η個(gè)級(jí)聯(lián)的兩路不相干脈沖合并電路和一個(gè)計(jì)數(shù)器;η為整數(shù)，且η多2;每一個(gè)兩路不相干脈沖合并電路用于實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并；
[0052]級(jí)聯(lián)方式為:
[0053]第I路脈沖和第2路脈沖輸入第I個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖
Uol；
[0054]第1-Ι個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖Uod-υ和第i+Ι路脈沖輸入第i個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Ucil; i = I，2，…，η;
[0055]第η個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖IU輸入計(jì)數(shù)器時(shí)鐘端。
[0056]如圖1所示，為兩路不相干脈沖合并電路的結(jié)構(gòu)框圖，由延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1、單穩(wěn)態(tài)觸發(fā)器2、脈沖組合電路3、脈沖時(shí)序比較電路4、RC微分電路5和電壓比較器6組成。兩路不相干脈沖Ua、Ub同時(shí)送往脈沖時(shí)序比較電路4、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路I和脈沖組合電路3輸入端，脈沖時(shí)序比較電路4輸出Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路I輸出Uc都連接到單穩(wěn)態(tài)觸發(fā)器2的觸發(fā)輸入端，單穩(wěn)態(tài)觸發(fā)器2輸出Ue連接到RC微分電路5輸入端，RC微分電路5輸出Uf連接到電壓比較器6輸入端，電壓比較器6輸出Ug連接到脈沖組合電路3輸入端，脈沖組合電路3則把Ua、Ub和Ug三路脈沖信號(hào)合并成一路脈沖信號(hào)Uol輸出，Uol的脈沖個(gè)數(shù)即為Ua、Ub脈沖個(gè)數(shù)的總和。將Uol送往計(jì)數(shù)器的時(shí)鐘端就可實(shí)現(xiàn)Ua、Ub的合并計(jì)數(shù)。
[0057]兩路不相干脈沖Ua、Ub可以是正窄脈沖，也可以是負(fù)窄脈沖。
[0058]如圖2所示，Ua、Ub為正窄脈沖，在時(shí)間上互不相干，S卩Ua、Ub在時(shí)間上可能完全錯(cuò)開，也可能完全重疊或部分重疊。當(dāng)Ua、Ub在時(shí)間上完全錯(cuò)開時(shí)，脈沖時(shí)序比較電路4輸出Ud一直處于高電平，即無(wú)脈沖輸出，單穩(wěn)態(tài)觸發(fā)器2處于穩(wěn)態(tài)不翻轉(zhuǎn)，輸出Ue為低電平，RC微分電路5輸出Uf無(wú)微分脈沖，電壓比較器6不翻轉(zhuǎn)，輸出Ug—直處于低電平而無(wú)正脈沖，只有Ua、Ub直接送到脈沖組合電路3輸入端，經(jīng)脈沖組合電路3合并后輸出Uol含兩個(gè)脈沖，將其送往計(jì)數(shù)器時(shí)鐘端即可實(shí)現(xiàn)正確計(jì)數(shù)。
[0059]當(dāng)Ua、Ub在時(shí)間上完全重疊或部分重疊時(shí)，則脈沖時(shí)序比較電路4輸出Ud在Ua和Ub的重疊期間翻轉(zhuǎn)為低電平，使單穩(wěn)態(tài)觸發(fā)器2進(jìn)入暫穩(wěn)態(tài)，輸出Ue變?yōu)楦唠娖?，RC微分電路5輸出Uf出現(xiàn)正向微分脈沖，電壓比較器6仍不翻轉(zhuǎn)，輸出Ug—直處于低電平。然而，在Ua和Ub為高電平期間，延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路I輸出Uc為低電平，使單穩(wěn)態(tài)觸發(fā)器2的定時(shí)電容并未開始充電，只有當(dāng)Ua和Ub高電平脈沖過后，Uc變?yōu)楦唠娖?，使單穩(wěn)態(tài)觸發(fā)器2的定時(shí)電容開始充電，經(jīng)過一定時(shí)間τ后單穩(wěn)態(tài)觸發(fā)器2回到穩(wěn)態(tài)，輸出Ue由高電平變?yōu)榈碗娖?，RC微分電路5輸出Uf出現(xiàn)負(fù)向微分脈沖，使電壓比較器6發(fā)生翻轉(zhuǎn)而使輸出Ug出現(xiàn)一個(gè)正窄脈沖，送往脈沖組合電路3的一個(gè)輸入端，與Ua、Ub合并而成的一個(gè)脈沖進(jìn)行組合，從而使Uol出現(xiàn)兩個(gè)脈沖，將其送往計(jì)數(shù)器時(shí)鐘端即可實(shí)現(xiàn)正確計(jì)數(shù)。
[0060]特別說明，延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路I輸出Uc用于控制單穩(wěn)態(tài)觸發(fā)器2中的定時(shí)電容的充電起點(diǎn)。由圖2可以看出，Ua和Ub的重疊時(shí)間不同，延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路I輸出Uc為低電平的時(shí)間不同，則單穩(wěn)態(tài)觸發(fā)器2中的定時(shí)電容的充電起點(diǎn)不同，使得單穩(wěn)態(tài)觸發(fā)器2處于暫穩(wěn)態(tài)的時(shí)間切不同，輸出Ue恢復(fù)為低電平的時(shí)間不同，從而使RC微分電路5輸出Uf出現(xiàn)負(fù)向微分脈沖的時(shí)間不同，導(dǎo)致電壓比較器6輸出Ug出現(xiàn)正窄脈沖的時(shí)間總是在Ua、Ub高電平脈沖過后，確保任何情況下Ug不會(huì)與Ua、Ub重疊。
[0061 ] 綜上所述，無(wú)論兩路不相干正脈沖Ua、Ub在時(shí)間上完全錯(cuò)開還是完全重疊或部分重疊，輸出Uol的脈沖個(gè)數(shù)總是為Ua、Ub脈沖個(gè)數(shù)之和。將Uol送往計(jì)數(shù)器的時(shí)鐘端就可實(shí)現(xiàn)Ua、Ub的合并計(jì)數(shù)。
[0062]圖3為本發(fā)明實(shí)施例的整體結(jié)構(gòu)框圖。將第3路不相干脈沖Uc與第I個(gè)兩路不相干脈沖合并電路【(1)#兩路不相干脈沖合并電路】的輸出Uol同時(shí)輸入第2個(gè)兩路不相干脈沖合并電路【(2)#兩路不相干脈沖合并電路】就可將三路不相干脈沖合并輸出Uo2;將第4路不相干脈沖Ud與第2個(gè)兩路不相干脈沖合并電路【(2)#兩路不相干脈沖合并電路】的輸出Uo2同時(shí)輸入第3個(gè)兩路不相干脈沖合并電路【(3)#兩路不相干脈沖合并電路】就可將四路不相干脈沖合并輸出Uo3;以此類推，將第n+1路不相干脈沖Un+Ι與第(η-1)個(gè)兩路不相干脈沖合并電路【(n-1)#兩路不相干脈沖合并電路】的輸出Uo(n-l)同時(shí)輸入第η個(gè)兩路不相干脈沖合并電路【(η)#兩路不相干脈沖合并電路】就可將n+1路不相干脈沖合并輸出Uon;將Uon送往計(jì)數(shù)器的時(shí)鐘端就可實(shí)現(xiàn)n+1路不相干脈沖的合并計(jì)數(shù)。
[0063]圖4為兩路不相干的正窄脈沖合并電路的電路圖。Ua、Ub為兩個(gè)不相干的正窄脈沖;或非門U2A的兩個(gè)輸入端連接Ua、Ub，U2A的輸出端連接二極管D3陰極構(gòu)成延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1，D3陽(yáng)極連接到LM555CM芯片Ul的放電端和閾值端【DIS端和THR端】;與非門U3A構(gòu)成脈沖時(shí)序比較電路4，U3A的兩個(gè)輸入端連接Ua、Ub，U3A的輸出端連接到Ul的觸發(fā)端【TRI端:I ;U1、電阻Rl、電容Cl和C2構(gòu)成單穩(wěn)態(tài)觸發(fā)器2，U1輸出端連接電容C3的一端；電容C3、電阻R2、電阻R3、二極管D4構(gòu)成RC微分電路5 ； LM393D芯片U4A、電阻R4、電阻R5、電容C4、電阻R6構(gòu)成電壓比較器6; 二極管D1、二極管D2、二極管D5、電阻R7連接組成的二極管或門電路構(gòu)成脈沖組合電路3，D1、D2、D5的陰極與R7的連接端即為輸出Ucil。
[0064]當(dāng)Ua、Ub在時(shí)間上完全錯(cuò)開時(shí)，與非門U3A輸出Ud—直處于高電平，即無(wú)脈沖輸出，Ul處于穩(wěn)態(tài)不翻轉(zhuǎn)，Ul輸出Ue為低電平，C3與R3的連接點(diǎn)輸出Uf = Vcc/2(無(wú)微分脈沖)，U4A
端電壓高于“+”端電壓，U4A輸出Ug—直處于低電平而無(wú)正脈沖，只有Ua、Ub分別經(jīng)D1、D2到達(dá)輸出端Uol(含兩個(gè)脈沖)，將其送往計(jì)數(shù)器時(shí)鐘端即可實(shí)現(xiàn)正確計(jì)數(shù)。
[0065]當(dāng)Ua、Ub在時(shí)間上完全重疊或部分重疊時(shí)，則與非門U3A輸出Ud在Ua和Ub的重疊期間翻轉(zhuǎn)為低電平，使Ul進(jìn)入暫穩(wěn)態(tài)，Ul輸出Ue變?yōu)楦唠娖?，C3與R2、R3的連接點(diǎn)輸出Uf出現(xiàn)正向微分脈沖，U4A的端高于“+”端，U4A仍不翻轉(zhuǎn)，U4A輸出Ug—直處于低電平。然而，在Ua和Ub為高電平期間，U2A輸出低電平，D3導(dǎo)通，使Ul外接的定時(shí)電容Cl短接而并未開始充電；只有當(dāng)Ua和Ub高電平過后，U2A輸出端變?yōu)楦唠娖?，D3截止，使Ul外接的定時(shí)電容Cl開始充電，經(jīng)過一定時(shí)間τ后Ul回到穩(wěn)態(tài)，Ul輸出端Ue由高電平變?yōu)榈碗娖?，C3與R2、R3的連接點(diǎn)輸出Uf出現(xiàn)負(fù)向微分脈沖，使U4A的端低于“+”端而發(fā)生翻轉(zhuǎn)，使U4A輸出端Ug出現(xiàn)一個(gè)正窄脈沖，經(jīng)過D5到達(dá)輸出端Uol，而Ua、Ub經(jīng)過Dl、D2、R7或運(yùn)算也得到一個(gè)脈沖，因此使Uol出現(xiàn)兩個(gè)脈沖，將其送往計(jì)數(shù)器時(shí)鐘端即可實(shí)現(xiàn)正確計(jì)數(shù)。
[0066]如圖5所示，為兩路不相干的負(fù)窄脈沖合并電路的電路圖。當(dāng)Ua、Ub為兩個(gè)不相干的負(fù)窄脈沖時(shí)，則可采用與門構(gòu)成延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路I，采用或門構(gòu)成脈沖時(shí)序比較電路4，采用二極管與門電路構(gòu)成脈沖組合電路3，同樣可實(shí)現(xiàn)兩路不相干脈沖的合并輸出。
[0067]上面結(jié)合附圖對(duì)本發(fā)明的實(shí)施方式作了詳細(xì)說明，但是本發(fā)明并不限于上述實(shí)施方式，在本領(lǐng)域普通技術(shù)人員所具備的知識(shí)范圍內(nèi)，還可以在不脫離本發(fā)明宗旨的前提下作出各種變化。
【主權(quán)項(xiàng)】
1.一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)，其特征在于，包括η個(gè)級(jí)聯(lián)的兩路不相干脈沖合并電路和一個(gè)計(jì)數(shù)器;η為整數(shù)，且η多2;每一個(gè)兩路不相干脈沖合并電路用于實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并； 級(jí)聯(lián)方式為: 第I路脈沖和第2路脈沖輸入第I個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Ucil; 第1-Ι個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖Uod-υ和第i + Ι路脈沖輸入第i個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Ucil; i = I，2，…，η; 第η個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖IU輸入計(jì)數(shù)器時(shí)鐘端。2.根據(jù)權(quán)利要求1所述的多路不相干脈沖合并計(jì)數(shù)系統(tǒng)，其特征在于，每一個(gè)兩路不相干脈沖合并電路均包括延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路、脈沖時(shí)序比較電路、單穩(wěn)態(tài)觸發(fā)器、RC微分電路、電壓比較器和脈沖組合電路； 將第i個(gè)兩路不相干脈沖合并電路輸入的兩路不相干脈沖分別記為Ua和Ub; 所述脈沖時(shí)序比較電路、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路和脈沖組合電路的兩個(gè)輸入端均分別與Ua和Ub相連;脈沖時(shí)序比較電路的輸出信號(hào)Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路的輸出信號(hào)Uc分別連接單穩(wěn)態(tài)觸發(fā)器的兩個(gè)輸入端;單穩(wěn)態(tài)觸發(fā)器的輸出信號(hào)Ue連接到RC微分電路的輸入端;所述RC微分電路的輸出信號(hào)Uf連接電壓比較器的輸入端;所述電壓比較器的輸出信號(hào)Ug連接到所述脈沖組合電路的第三輸入端;所述脈沖組合電路的輸出信號(hào)即為分時(shí)合并脈沖Uoi ο3.根據(jù)權(quán)利要求2所述的多路不相干脈沖合并計(jì)數(shù)系統(tǒng)，其特征在于，當(dāng)Ua和Ub為兩個(gè)不相干的正窄脈沖時(shí)，兩路不相干脈沖合并電路的結(jié)構(gòu)為: 所述延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路包括或非門U2A和二極管D3;或非門U2A的兩個(gè)輸入端分別連接Ua和Ub;或非門U2A的輸出端連接二極管D3陰極； 所述脈沖時(shí)序比較電路包括與非門U3A;與非門U3A的兩個(gè)輸入端分別連接Ua和Ub; 所述單穩(wěn)態(tài)觸發(fā)器包括LM555CM芯片U1、電阻R1、電容Cl和電容C2;U1的放電端和閾值端均連接二極管D3的陽(yáng)極，Ul的觸發(fā)端連接與非門U3A的輸出端；電阻Rl—端連接Ul的放電端和閾值端，另一端連接電源VDD ；電容Cl一端連接Ul的放電端和閾值端，另一端連接電源地;電容C2—端連接Ul的控制電源端，另一端連接電源地； 所述RC微分電路包括電容C3、電阻R2、電阻R3和二極管D4 ；電容C3的一端接Ul的輸出端，另一端記為連接點(diǎn)S，連接點(diǎn)S經(jīng)電阻R2接電源VDD;電阻R3的一端和二極管D4的陰極均接連接點(diǎn)S，電阻R3的另一端和二極管D4的陽(yáng)極均接電源地； 所述電壓比較器包括LM393D芯片U4A、電阻R4、電阻R5、電容C4和電阻R6; U4A的正向輸入端經(jīng)電阻R4接電源VDD，經(jīng)電阻R5接電源地；電容C4與電阻R5并聯(lián);U4A的反向輸入端接連接點(diǎn)S; U4A的輸出端經(jīng)電阻R6接電源VDD; 所述脈沖組合電路包括二極管D1、二極管D2、二極管D5和電阻R7; 二極管D1、二極管D2和二極管D5的陽(yáng)極分別接Ua、Ub和U4A的輸出端；電阻R7—端接電源地，另一端與Dl、D2和D5的陰極相連，即為輸出Uoi。4.根據(jù)權(quán)利要求2所述的多路不相干脈沖合并計(jì)數(shù)系統(tǒng)，其特征在于，當(dāng)所述Ua和Ub為兩個(gè)不相干的負(fù)窄脈沖時(shí)，兩路不相干脈沖合并電路的結(jié)構(gòu)為: 所述延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路包括與門U2A和二極管D3;與門U2A的兩個(gè)輸入端分別連接Ua和Ub;與門U2A的輸出端連接二極管D3陰極； 所述脈沖時(shí)序比較電路包括或門U3A;或門U3A的兩個(gè)輸入端分別連接Ua和Ub; 所述單穩(wěn)態(tài)觸發(fā)器包括LM555CM芯片U1、電阻R1、電容Cl和電容C2;U1的放電端和閾值端均連接二極管D3的陽(yáng)極，Ul的觸發(fā)端連接或門U3A的輸出端；電阻Rl—端連接Ul的放電端和閾值端，另一端連接電源VDD ；電容Cl一端連接Ul的放電端和閾值端，另一端連接電源地；電容C2—端連接Ul的控制電源端，另一端連接電源地； 所述RC微分電路包括電容C3、電阻R2、電阻R3和二極管D4 ；電容C3的一端接Ul的輸出端，另一端記為連接點(diǎn)S，連接點(diǎn)S經(jīng)電阻R2接電源VDD;電阻R3的一端和二極管D4的陰極均接連接點(diǎn)S，電阻R3的另一端和二極管D4的陽(yáng)極均接電源地； 所述電壓比較器包括LM393D芯片U4A、電阻R4、電阻R5、電容C4和電阻R6;U4A的反向輸入端經(jīng)電阻R4接電源VDD，經(jīng)電阻R5接電源地；電容C4與電阻R4并聯(lián);U4A的正向輸入端接連接點(diǎn)S; U4A的輸出端經(jīng)電阻R6接電源VDD; 所述脈沖組合電路包括二極管D1、二極管D2、二極管D5和電阻R7; 二極管D1、二極管D2和二極管D5的陰極分別接Ua、Ub和U4A的輸出端；電阻R7—端接電源VDD，另一端與Dl、D2和D5的陽(yáng)極相連，即為輸出Uoi。5.一種多路不相干脈沖合并計(jì)數(shù)方法，其特征在于，將η個(gè)兩路不相干脈沖合并電路級(jí)聯(lián)實(shí)現(xiàn)η+1路不相干脈沖的分時(shí)合并;η為整數(shù)，且η多2;每一個(gè)兩路不相干脈沖合并電路用于實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并； 將級(jí)聯(lián)的第η個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖送往計(jì)數(shù)器的時(shí)鐘端，實(shí)現(xiàn)η+1路不相干脈沖的合并計(jì)數(shù)； 所述級(jí)聯(lián)方式為: 第I路脈沖和第2路脈沖輸入第I個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Ucil; 第1-Ι個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖Uod-υ和第i + Ι路脈沖輸入第i個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖Ucil; i = l，2，…，η。6.根據(jù)權(quán)利要求5所述的多路不相干脈沖合并計(jì)數(shù)方法，其特征在于，第i個(gè)兩路不相干脈沖合并電路實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并的方法為: 將第i個(gè)兩路不相干脈沖合并電路輸入的兩路不相干脈沖分別記為Ua和Ub;Ua和Ub同時(shí)送往脈沖時(shí)序比較電路、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路和脈沖組合電路;脈沖時(shí)序比較電路的輸出信號(hào)Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路的輸出信號(hào)Uc分別連接單穩(wěn)態(tài)觸發(fā)器的兩個(gè)觸發(fā)輸入端;單穩(wěn)態(tài)觸發(fā)器的輸出信號(hào)Ue連接到RC微分電路的輸入端，所述RC微分電路的輸出信號(hào)Uf連接到電壓比較器的輸入端，所述電壓比較器的輸出信號(hào)Ug連接到所述脈沖組合電路，所述脈沖組合電路的輸出信號(hào)即為分時(shí)合并脈沖U。,。7.根據(jù)權(quán)利要求6所述的多路不相干脈沖合并計(jì)數(shù)方法，其特征在于， 當(dāng)兩路不相干脈沖Ua和Ub在時(shí)間上完全錯(cuò)開時(shí)，所述脈沖時(shí)序比較電路無(wú)脈沖輸出，所述單穩(wěn)態(tài)觸發(fā)器和電壓比較器的輸出電平不發(fā)生翻轉(zhuǎn)，只有Ua和Ub直接送到脈沖組合電路合并后輸出兩個(gè)脈沖； 當(dāng)兩路不相干脈沖Ua、Ub在時(shí)間上完全重疊或部分重疊時(shí)，所述脈沖時(shí)序比較電路輸出一個(gè)脈沖，并依次經(jīng)過單穩(wěn)態(tài)觸發(fā)器、RC微分電路和電壓比較器進(jìn)行延時(shí)整形后送往脈沖組合電路，與由Ua和Ub合并而成的一個(gè)脈沖進(jìn)行組合，從而也輸出兩個(gè)脈沖。
【文檔編號(hào)】H03K23/40GK106059570SQ201610556562
【公開日】2016年10月26日
【申請(qǐng)日】2016年7月15日
【發(fā)明人】王永才, 李志軍
【申請(qǐng)人】湘潭大學(xué)