專利名稱：通用型脈沖計(jì)數(shù)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子技術(shù)產(chǎn)品，具體涉及一種通用型脈沖計(jì)數(shù)電路。
背景技術(shù)：
目前主要是通過單片機(jī)中的定時(shí)器或?qū)Ｓ糜?jì)數(shù)器來完成，單片機(jī)計(jì)數(shù)受位數(shù)、速 度的限制，專用計(jì)數(shù)器電路復(fù)雜，使用不靈活，確定后不易更改，且通用性不強(qiáng)。

發(fā)明內(nèi)容為解決現(xiàn)有技術(shù)存在的上述缺陷，本實(shí)用新型的目的在于提供一種電路設(shè)計(jì)簡(jiǎn) 單，通用性強(qiáng)，能夠高速、大數(shù)值脈沖計(jì)數(shù)的通用型脈沖計(jì)數(shù)電路。 為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案是該通用型脈沖計(jì)數(shù)電路具有光 電碼盤、四倍頻電路、顯示裝置及為整個(gè)電路提供電源的電源轉(zhuǎn)換單元，所述四倍頻電路具 有四倍頻芯片，所述光電碼盤輸出的脈沖信號(hào)A、 B、 Z分別與四倍頻芯片的0度、90度和 ABSZ管腳相連，其特征在于在四倍頻芯片與顯示裝置之間設(shè)置有處理芯片CPLD，所述四 倍頻芯片具有脈沖輸出端CP+、 CP-，脈沖輸出端CP+、 CP-與處理芯片CPLD的I/O管腳36、 35相連，處理芯片CPLD的I/O管腳85-92為段選，分別與顯示裝置的a、 b、 c、 d、 e、 f 、 g、 h 八段相連，處理芯片CPLD的I/O管腳37-40為位選，分別與顯示裝置的12、9、8、6四腳相連。 所示處理芯片CPLD具有計(jì)數(shù)器編程模塊，其管腳為load :置有效控制位，置 為1時(shí)，預(yù)置數(shù)shiftinl有效dn :計(jì)數(shù)位，為高時(shí)，減1 ;lip :增1計(jì)數(shù)位，為高時(shí)，加1 ; shiftinl :預(yù)置數(shù)位，當(dāng)load為高時(shí)，預(yù)置數(shù)有效;lock :時(shí)鐘脈沖位；q[19. 0] :20位串位 計(jì)數(shù)輸出；out :并行輸出。 采用上述技術(shù)方案的有益效果該通用型脈沖計(jì)數(shù)電路由光電碼盤、四倍頻電路、 處理芯片CPLD和顯示裝置構(gòu)成，處理芯片CPLD具有計(jì)數(shù)器編程模塊，具有編程功能，可高 速、大數(shù)值脈沖計(jì)數(shù)，適合于任何脈沖計(jì)數(shù)，電路設(shè)計(jì)簡(jiǎn)單，而且可以在不改動(dòng)硬件電路的 基礎(chǔ)上對(duì)CPLD進(jìn)行配置編程，可以實(shí)現(xiàn)多路計(jì)數(shù)器進(jìn)行計(jì)數(shù)?？梢圆皇芪粩?shù)的限制，通過 對(duì)CPLD計(jì)數(shù)器編程模塊配置及編程，可以方便的實(shí)現(xiàn)計(jì)數(shù)器的預(yù)置、可逆、復(fù)位清零、串/
并轉(zhuǎn)換等功能。

圖1本實(shí)用新型電路連接框圖。 圖2本實(shí)用新型CPLD計(jì)數(shù)器編程模塊圖。 圖3本實(shí)用新型四倍頻芯片的電路原理圖。 圖4為處理芯片CPLD部分的電路原理圖。 圖5為顯示裝置部分的電路原理圖。
具體實(shí)施方式如圖1、3、4、5所示的通用型脈沖計(jì)數(shù)電路，具有光電碼盤1、四倍頻電路2、處理芯
3片CPLD 3、顯示裝置4和為整個(gè)電路提供電源的電源轉(zhuǎn)換單元5，四倍頻電路具有四倍頻芯 片，光電碼盤1輸出的脈沖信號(hào)A、 B、 Z分別與四倍頻芯片的0度、90度和ABSZ管腳相連， XI、 X2、 X3是振蕩輸入端，采用RC振蕩器；四倍頻芯片具有脈沖輸出端CP+、 CP-，脈沖輸出 端CP+、 CP-與處理芯片CPLD的I/O管腳36、35相連，處理芯片CPLD的I/O管腳85-92為 段選，分別與顯示裝置的a、 b、 c、 d、 e、 f 、 g、 h八段相連，CPLD計(jì)數(shù)器編程模塊的I/O管腳 37-40為位選，分別與顯示裝置的12、9、8、6四腳相連。處理芯片CPLD具有計(jì)數(shù)器編程模 塊，如圖2所示計(jì)數(shù)器編程模塊管腳為load :置有效控制位，置為1時(shí)，預(yù)置數(shù)shif tinl有
效；dn :計(jì)數(shù)位，為高時(shí)，減l ;lip :增1計(jì)數(shù)位，為高時(shí)，加1 ;shiftinl :預(yù)置數(shù)位，當(dāng)load為 高時(shí)，預(yù)置數(shù)有效；lock :時(shí)鐘脈沖位；q[19. . 0] :20位串位計(jì)數(shù)輸出；OUt :并行輸出。通過
對(duì)CPLD進(jìn)行配置、編程來完成脈沖計(jì)數(shù)、角度轉(zhuǎn)換來驅(qū)動(dòng)數(shù)碼管顯示功能。
權(quán)利要求一種通用型脈沖計(jì)數(shù)電路，包括光電碼盤、四倍頻電路、顯示裝置及為整個(gè)電路提供電源的電源轉(zhuǎn)換單元，所述四倍頻電路具有四倍頻芯片，所述光電碼盤輸出的脈沖信號(hào)A、B、Z分別與四倍頻芯片的0度、90度和ABSZ管腳相連，其特征在于在四倍頻芯片與顯示裝置之間設(shè)置有處理芯片CPLD，所述四倍頻芯片具有脈沖輸出端CP+、CP-，脈沖輸出端CP+、CP-與處理芯片CPLD的I/O管腳36、35相連，處理芯片CPLD的I/O管腳85-92為段選，分別與顯示裝置的a、b、c、d、e、f、g、h八段相連，處理芯片CPLD的I/O管腳37-40為位選，分別與顯示裝置的12、9、8、6四腳相連。
2. 根據(jù)權(quán)利要求1所述的通用型脈沖計(jì)數(shù)電路，其特征在于所示處理芯片CPLD具有 計(jì)數(shù)器編程模塊，其管腳為load :置有效控制位，置為1時(shí)，預(yù)置數(shù)shiftinl有效；dn :計(jì) 數(shù)位，為高時(shí)，減1 ;up :增1計(jì)數(shù)位，為高時(shí)，加1 ;shiftinl :預(yù)置數(shù)位，當(dāng)load為高時(shí)，預(yù) 置數(shù)有效；lock :時(shí)鐘脈沖位；q[19. . 0] :20位串位計(jì)數(shù)輸出；OUt :并行輸出。
專利摘要本實(shí)用新型公開了一種通用型脈沖計(jì)數(shù)電路具有光電碼盤、四倍頻電路、顯示裝置及電源轉(zhuǎn)換單元，四倍頻電路具有四倍頻芯片，其中在四倍頻芯片與顯示裝置之間設(shè)置有處理芯片CPLD，所述四倍頻芯片具有脈沖輸出端CP+、CP-，脈沖輸出端CP+、CP-與處理芯片CPLD的I/O管腳36、35相連，處理芯片CPLD的I/O管腳85-92為段選，分別與顯示裝置的a、b、c、d、e、f、g、h八段相連，處理芯片CPLD的I/O管腳37-40為位選，分別與顯示裝置的12、9、8、6四腳相連。與現(xiàn)有技術(shù)相比，電路設(shè)計(jì)簡(jiǎn)單，通用性強(qiáng)，能夠高速、大數(shù)值脈沖計(jì)數(shù)的通用型脈沖計(jì)數(shù)電路。
文檔編號(hào)H03K21/00GK201467102SQ200920091219
公開日2010年5月12日 申請(qǐng)日期2009年6月30日 優(yōu)先權(quán)日2009年6月30日
發(fā)明者劉旭中, 呂瑞云, 周磊 申請(qǐng)人:河南中光學(xué)集團(tuán)有限公司