升壓器件的制作方法
【專利摘要】一種升壓器件。本發(fā)明公開了一種包括驅(qū)動器電路和控制電路的器件。驅(qū)動器電路被配置為根據(jù)輸入信號提供輸出信號，并且在第一電壓和第二電壓下工作。驅(qū)動器電路包括被配置為對輸出信號的電壓電平分別進(jìn)行上拉和下拉的上拉單元和下拉單元?？刂齐娐繁慌渲脼椋焊鶕?jù)輸入信號，選擇性地啟動上拉單元和下拉單元中的一個，以調(diào)整輸出信號的電壓電平?？刂齐娐愤€被配置為：根據(jù)輸出信號的電壓電平、第一電壓和第二電壓，選擇性地以電壓模式或電流模式驅(qū)動上拉單元和下拉單元的其中已被啟動的一個。本發(fā)明還提供了一種該器件的使用方法。
【專利說明】
升壓器件
技術(shù)領(lǐng)域
[0001]本發(fā)明總體涉及電子電路，更具體地，涉及升壓器件及其使用方法。
【背景技術(shù)】
[0002]在先進(jìn)的技術(shù)中，需要在產(chǎn)品中集成和兼容具有不同額定電壓的應(yīng)用。在相關(guān)的方法中，設(shè)計并且配置升壓電路(supply boost)以輸出上述應(yīng)用不同的驅(qū)動電壓。為了獲得完整的信號，考慮采取與升壓電路相關(guān)的阻抗控制和精確的電壓轉(zhuǎn)換速率調(diào)整。然而，不可能在典型的升壓電路內(nèi)實(shí)現(xiàn)大電壓范圍內(nèi)的阻抗控制的高精度線性要求和精確的電壓轉(zhuǎn)換速率調(diào)整。

【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一個方面，提供了一種器件，包括:驅(qū)動器電路，被配置為根據(jù)輸入信號來提供輸出信號并且在第一電壓和第二電壓下工作，包括上拉單元，被配置為對輸出信號的電壓電平進(jìn)行上拉；和下拉單元，被配置為對輸出信號的電壓電平進(jìn)行下拉；以及控制電路被配置為:根據(jù)輸入信號，選擇性地啟動上拉單元和下拉單元中的一個，以調(diào)整輸出信號的電壓電平，并且控制電路被配置為根據(jù)輸出信號的電壓電平、第一電壓和第二電壓，選擇性地以電壓模式或電流模式來驅(qū)動上拉單元和下拉單元其中已被啟動的一個。
[0004]優(yōu)選地，控制電路被配置為:當(dāng)輸入信號處于邏輯高電平時，啟動上拉單元，以對輸出信號的電壓電平進(jìn)行上拉，并且控制電路被配置為:當(dāng)輸入信號處于邏輯低電平時，啟動下拉單元，以對輸出信號的電壓電平進(jìn)行下拉。
[0005]優(yōu)選地，控制電路被配置為:當(dāng)輸出信號的電壓電平與第一電壓之間的差值近似大于閾值電壓時，以電流模式驅(qū)動已被啟動的上拉單元，并且控制電路被配置為:當(dāng)差值近似小于或等于閾值電壓時，以電壓模式驅(qū)動已被啟動的上拉單元。
[0006]優(yōu)選地，控制電路被配置為:當(dāng)輸出信號的電壓電平與第二電壓之間的差值近似大于閾值電壓時，以電流模式驅(qū)動已被啟動的下拉單元，并且控制電路被配置為:當(dāng)差值近似小于或等于閾值電壓時，以電壓模式驅(qū)動已被啟動的下拉單元。
[0007]優(yōu)選地，上拉單元包括第一晶體管，并且下拉單元包括第二晶體管，其中，當(dāng)輸入信號處于邏輯高電平時，控制電路被配置為:使第一晶體管導(dǎo)通而使第二晶體管截止，以啟動上拉單元，并且當(dāng)輸入信號處于邏輯低電平時，控制電路被配置為:使第二晶體管導(dǎo)通而使第一晶體管截止，以啟動下拉單元。
[0008]優(yōu)選地，上拉單元還包括電耦接至第一晶體管的第三晶體管，并且下拉單元還包括電耦接至第二晶體管的第四晶體管，其中，當(dāng)輸入信號處于邏輯低電平時，控制電路被配置為:根據(jù)輸入信號，導(dǎo)通第三晶體管，以使第一晶體管截止，當(dāng)輸入信號處于邏輯高電平時，控制電路被配置為:根據(jù)輸入信號，導(dǎo)通第四晶體管，以使第二晶體管截止。
[0009]優(yōu)選地，上拉單元還包括:第三晶體管。該第三晶體管包括:第一端，被配置為接收第一電壓；第二端，電耦接至第一晶體管的控制端；和控制端，被配置為接收與輸入信號對應(yīng)的第一控制信號。下拉單元還包括:第四晶體管，包括:第一端，被配置為接收第二電壓；第二端，電耦接至第二晶體管的控制端；和控制端，被配置為接收與輸入信號對應(yīng)的第二控制信號。
[0010]優(yōu)選地，上拉單元還包括電耦接至第一晶體管的第三晶體管，其中，控制電路被配置為:通過導(dǎo)通第三晶體管而將第一晶體管的控制端和第一晶體管的第一端連接在一起，從而以電流模式驅(qū)動已被啟動的上拉單元，并且控制電路被配置為:通過使第三晶體管截止并且向第一晶體管的控制端提供參考信號，以電壓模式驅(qū)動已被啟動的上拉單元。
[0011]優(yōu)選地，下拉單元還包括電耦接至第二晶體管的第三晶體管，其中，控制電路被配置為:通過導(dǎo)通第三晶體管而將第二晶體管的控制端和第二晶體管的第一端連接在一起，從而以電流模式驅(qū)動已被啟動的下拉單元，并且控制電路被配置為:通過使第三晶體管截止并且向第二晶體管的控制端提供參考信號，以電壓模式驅(qū)動已被啟動的下拉單元。
[0012]優(yōu)選地，上拉單元還包括:第三晶體管。該第三晶體管包括:第一端，被配置為接收第一參考信號；和第二端，電耦接至第一晶體管的控制端；第四晶體管，包括:第一端，電耦接至第一晶體管的控制端；和第二端，電耦接至第一晶體管的第一端；其中，下拉單元還包括:第五晶體管，包括:第一端，被配置為接收第二參考信號；和第二端，電耦接至第二晶體管的控制端；以及第六晶體管，包括:第一端，電耦接至第二晶體管的控制端；和第二端，電耦接至第二晶體管的第一端。
[0013]根據(jù)本發(fā)明的另一方面，提供了一種器件，包括:驅(qū)動器電路，被配置為根據(jù)輸入信號來提供輸出信號并且在第一電壓和第二電壓下工作，驅(qū)動器電路包括:第一上拉單元，被配置為以電壓模式對輸出信號的電壓電平進(jìn)行上拉；第一下拉單元，被配置為以電壓模式對輸出信號的電壓電平進(jìn)行下拉；第二上拉單元，被配置為以電流模式對輸出信號的電壓電平進(jìn)行上拉；和第二下拉單元，被配置為以電流模式對輸出信號的電壓電平進(jìn)行下拉；以及控制電路，被配置為:根據(jù)輸入信號、輸出信號的電壓電平、第一電壓和第二電壓，選擇性地啟動第一上拉單元、第一下拉單元、第二上拉單元和第二下拉單元中的一個，以調(diào)整輸出信號的電壓電平。
[0014]優(yōu)選地，控制電路被配置為:當(dāng)輸入信號處于邏輯高電平并且輸出信號的電壓電平與第一電壓之間的差值近似小于或等于閾值電壓時，啟動第一上拉單元。
[0015]優(yōu)選地，控制電路被配置為:當(dāng)輸入信號處于邏輯高電平并且差值近似大于閾值電壓時，啟動第二上拉單元。
[0016]優(yōu)選地，控制電路被配置為:當(dāng)輸入信號處于邏輯低電平并且輸出信號的電壓電平與第二電壓之間的差值近似小于或等于閾值電壓時，啟動第一下拉單元。
[0017]優(yōu)選地，控制電路被配置為:當(dāng)輸入信號處于邏輯低電平并且差值近似大于閾值電壓時，啟動第二下拉單元。
[0018]優(yōu)選地，第二上拉單元包括被配置為提供第一電流的第一電流鏡，并且第二下拉單元包括被配置為提供第二電流的第二電流鏡。
[0019]優(yōu)選地，第二上拉單元包括晶體管，晶體管的第一端被配置為接收第一電壓，其中，當(dāng)?shù)诙侠瓎卧獑訒r，晶體管的控制端和第二端連接在一起。
[0020]優(yōu)選地，第二下拉單元包括晶體管，晶體管的第一端被配置為接收第二電壓，當(dāng)?shù)诙吕瓎卧獑訒r，晶體管的控制端和第二端連接在一起。
[0021]根據(jù)本發(fā)明的又一方面，提供了一種方法，包括:選擇性地使驅(qū)動器電路中的第一晶體管和第二晶體管的其中一個導(dǎo)通，以調(diào)整輸出信號的電壓電平，其中，驅(qū)動器電路被配置為根據(jù)輸入信號來提供輸出信號并且在第一電壓和第二電壓下工作；以及根據(jù)輸出信號的電壓電平、第一電壓和第二電壓，選擇性地以電壓模式或電流模式驅(qū)動第一晶體管和第二晶體管的其中已被導(dǎo)通的一個。
[0022]優(yōu)選地，選擇性地使第一晶體管和第二晶體管的其中一個導(dǎo)通包括:當(dāng)輸入信號處于邏輯高電平時，導(dǎo)通第一晶體管，以對輸出信號的電壓電平進(jìn)行上拉；以及當(dāng)輸入信號處于邏輯低電平時，導(dǎo)通第二晶體管，以對輸出信號的電壓電平進(jìn)行下拉。
[0023]優(yōu)選地，選擇性地以電壓模式或電流模式來驅(qū)動第一晶體管和第二晶體管的其中已被導(dǎo)通的一個包括:當(dāng)輸出信號的電壓電平與第一電壓之間的第一差值近似大于閾值電壓時，以電流模式驅(qū)動已被導(dǎo)通的第一晶體管；當(dāng)?shù)谝徊钪到菩∮诨虻扔陂撝惦妷簳r，以電壓模式驅(qū)動已被導(dǎo)通的第一晶體管；當(dāng)輸出信號的電壓電平與第二電壓之間的第二差值近似大于閾值電壓時，以電流模式驅(qū)動已被導(dǎo)通的第二晶體管；以及當(dāng)?shù)诙钪到菩∮诨虻扔陂撝惦妷簳r，以電壓模式驅(qū)動已被導(dǎo)通的第二晶體管。
【附圖說明】
[0024]當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的各個方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0025]圖1是根據(jù)本發(fā)明的各個實(shí)施例的升壓器件的示意圖。
[0026]圖2是示出了根據(jù)本發(fā)明的各個實(shí)施例的輸入信號、輸出信號和控制信號的波形圖。
[0027]圖3是示出了根據(jù)本發(fā)明的各個實(shí)施例的圖1中的驅(qū)動器電路的操作的方法的流程圖。
[0028]圖4是根據(jù)本發(fā)明的各個實(shí)施例的電流模驅(qū)動器的示意圖。
[0029]圖5是根據(jù)本發(fā)明的各個實(shí)施例的驅(qū)動器電路的示意圖。
[0030]圖6是示出了根據(jù)本發(fā)明的各個實(shí)施例的輸入信號、輸出信號和控制信號的波形圖。
[0031]圖7是示出了根據(jù)本發(fā)明的一些實(shí)施例的圖5中的驅(qū)動器電路的操作的方法的流程圖。
【具體實(shí)施方式】
[0032]以下公開內(nèi)容提供了許多不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的特定實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本發(fā)明可以在多個實(shí)例中重復(fù)參考標(biāo)號和/或字符。這種重復(fù)是為了簡化和清楚的目的，但其本身并不指示所討論的各個實(shí)施例和/或配置之間的關(guān)系。
[0033]本說明書中使用的術(shù)語通常在本領(lǐng)域中及其具體應(yīng)用背景下具有慣有的含義。本說明書中應(yīng)用的實(shí)例(包括本文討論的任何術(shù)語的實(shí)例)僅是示例性的，但絕不是對本發(fā)明或任何示例性術(shù)語的范圍和含義的限制。同樣地，本發(fā)明不限于本說明書給出的各個實(shí)施例。
[0034]盡管本文可以使用術(shù)語“第一 ”、“第二”等來描述各個元件，但是這些元件不應(yīng)該被這些術(shù)語限制。這些術(shù)語用于區(qū)別各個元件。例如，在不脫離實(shí)施例的范圍的情況下，第一元件可以被稱為第二元件，并且類似地，第二元件可以被稱為第一元件。如本文所使用的，術(shù)語“和/或”包括一種或多種相關(guān)所列條目的任何組合和所有組合。
[0035]在本文中，術(shù)語“耦接”也可以被稱為“電耦接”，并且術(shù)語“連接”可以被稱為“電連接”?！榜罱印焙汀斑B接”也可以用于指示兩個或多個元件相互協(xié)作或相互作用。
[0036]圖1是根據(jù)本發(fā)明的各個實(shí)施例的升壓器件100的示意圖。升壓器件100被配置為:根據(jù)輸入信號SIN，通過輸出端OUT (例如，焊盤)提供輸出信號S0UT。在一些實(shí)施例中，升壓器件100被配置為:提升輸入信號SIN的電壓電平并且輸出被提升的輸入信號(即，輸出信號S0UT)作為電源電壓。在其他實(shí)施例中，升壓器件100輸出是輸入信號SIN的三倍的輸出信號S0UT。為了說明，輸出信號SOUT和輸入信號SIN在處于邏輯低電平時，兩者的電壓電平相同，而輸出信號SOUT在處于邏輯高電平時的電壓電平是輸入信號SIN處于邏輯高電平時的電壓電平的三倍。
[0037]如圖1所示，升壓器件100包括驅(qū)動器電路120、電壓電平檢測電路140和控制電路160。驅(qū)動器電路120被配置為:調(diào)整輸出信號SOUT的電壓電平，并且在輸出端OUT處輸出輸出信號S0UT。電壓電平檢測電路140電耦接至輸出端0UT，并且被配置為檢測輸出信號SOUT的電壓電平?？刂齐娐?60電耦接至驅(qū)動器電路120和電壓電平電測電路140。控制電路160被配置為:根據(jù)輸入信號SIN和電壓電平檢測電路140的輸出來控制驅(qū)動器電路120。
[0038]在一些實(shí)施例中，驅(qū)動器電路120包括電壓模驅(qū)動器121和電流模驅(qū)動器122。電壓模驅(qū)動器121被配置為:以電壓模式調(diào)整輸出信號SOUT的電壓電平。電流模驅(qū)動器122被配置為:以電流模式調(diào)整輸出信號SOUT的電壓電平。控制電路160選擇性地控制電壓模驅(qū)動器121和電流模驅(qū)動器122中的一個，以調(diào)整輸出信號SOUT的電壓電平。
[0039]在一些實(shí)施例中，電壓模驅(qū)動器121包括第一上拉單元1211和第一下拉單元1212。第一上拉單元1211和第一下拉單元1212被配置為:以電壓模式對輸出信號SOUT的電壓電平分別進(jìn)行上拉和下拉。電流模驅(qū)動器122包括第二上拉單元1221和第二下拉單元1222。第二上拉單元1221和第二下拉單元1222被配置為:以電流模式對輸出信號SOUT的電壓電平分別進(jìn)行上拉和下拉。
[0040]此外，控制電路160被配置為:生成控制信號SCl至SC5，以啟動第一上拉單元1211、第一下拉單元1212、第二上拉單元1221和第二下拉單元1222中的一個，從而選擇性地以電壓模式或電流模式來調(diào)整輸出信號SOUT的電壓電平。
[0041]在一些實(shí)施例中，如圖1示例性地示出的，第一上拉單元1211包括晶體管TRl至TR3。晶體管TRl的第一端被配置為接收電壓VDD，晶體管TRl的第二端電耦接至晶體管TR2的第一端，而晶體管TRl的控制端被配置為接收控制信號SCI。晶體管TR2的第二端電耦接至晶體管TR3的第一端，而晶體管TR2的控制端被配置為接收參考信號SREFl。晶體管TR3的第二端電耦接至輸出端OUT，而晶體管TR3的控制端被配置為接收控制信號SC2。
[0042]在一些實(shí)施例中，第一下拉單元1212包括晶體管TR4至TR6。晶體管TR4的第一端被配置為接收電壓VSS，晶體管TR4的第二端電耦接至晶體管TR5的第一端，而晶體管TR4的控制端被配置為接收控制信號SC3。晶體管TR5的第二端電耦接至晶體管TR6的第一端，并且晶體管TR5的控制端被配置為接收參考信號SREF2。晶體管TR6的第二端電耦接至晶體管TR3的第二端和輸出端0UT，而晶體管TR6的控制端被配置為接收控制信號SC2。
[0043]在一些實(shí)施例中，第二上拉單元1221包括電流源CSl和晶體管TR7至TR8。電流源CSl被配置為:根據(jù)控制信號SC4提供第一電流II。晶體管TR7的第一端被配置為接收第一電流II，晶體管TR7的第二端電耦接至晶體管TR8的第一端，并且晶體管TR7的控制端被配置為接收參考信號SREFl。晶體管TR8的第二端電耦接至輸出端0UT，而晶體管TR8的控制端被配置為接收控制信號SC2。
[0044]在一些實(shí)施例中，第二下拉單元1222包括電流源CS2和晶體管TR9至TR10。電流源CS2被配置為:根據(jù)控制信號SC5提供第二電流12。晶體管TR9的第一端被配置為接收第二電流12，晶體管TR9的第二端電耦接至晶體管TRlO的第一端，而晶體管TR9的控制端被配置為接收參考信號SREF2。晶體管TRlO的第二端電耦接至晶體管TR8的第二端和輸出端0UT，并且晶體管TRlO的控制端被配置為接收控制信號SC2。
[0045]為了簡潔，圖1中示出了一個第一上拉單元1211和一個第一下拉單元1212，但是它們是出于示例的目的而給出。各種數(shù)目和結(jié)構(gòu)的第一上拉單元1211和第一下拉單元1212都在本發(fā)明所涉及的范圍內(nèi)。或者說，在各個實(shí)施例中，電壓模驅(qū)動器121包括若干并聯(lián)連接的第一上拉單元1211和若干并聯(lián)連接的第一下拉單元1212。
[0046]此外，為了簡潔，圖1中示出了一個第二上拉單元1221和一個第二下拉單元1222，但是它們是出于示例的目的而給出。各種數(shù)目和結(jié)構(gòu)的第二上拉單元1221和第二下拉單元1222都在本發(fā)明所涉及的范圍內(nèi)?；蛘哒f，在各個實(shí)施例中，電流模驅(qū)動器122包括若干并聯(lián)連接的第二上拉單元1221和若干并聯(lián)連接的第二下拉單元1222。
[0047]圖2是示出了根據(jù)本發(fā)明的各個實(shí)施例的輸入信號SIN、輸出信號SOUT和控制信號SCl至SC3的波形的示意圖。為了說明，下文將給出圖2中的輸入信號SIN、輸出信號SOUT和控制信號SCl至SC3的電壓電平及其之間的關(guān)系。
[0048]在下文中，為了簡潔，“IX”表示輸入信號在處于邏輯高電平時的電壓電平，“2X”表示輸入信號在處于邏輯高電平時的電壓電平的兩倍，“3X”表示輸入信號在處于邏輯高電平時的電壓電平的三倍，以此類推。如圖1和圖2所示，在升壓器件100提供的輸出信號SOUT為輸入信號SIN的三倍的條件下，輸入信號SIN從低至高的電壓電平為O伏至IX伏，則輸出信號SOUT從低至高的電壓電平為O伏至3X伏。此外，控制信號SCl從低至高的電壓電平為2X伏至3X伏。控制信號SC2從低至高的電壓電平為IX伏至2X伏。控制信號SC3從低至高的電壓電平為OX伏至IX伏。此外，電壓VDD的電壓電平被配置為3X伏，而電壓VSS的電壓電平被配置為O伏。參考信號SREFl的電壓電平被配置為2X伏，而參考信號SREF2的電壓電平被配置為IX伏。為了說明，給出上述信號的電壓電平和轉(zhuǎn)換。上述信號的不同電壓電平和轉(zhuǎn)換都在本發(fā)明所涉及的范圍內(nèi)。
[0049]圖3是示出了根據(jù)本發(fā)明的一些實(shí)施例的圖1中的驅(qū)動器電路120的操作方法的流程圖。參考圖2中所示的波形圖，下文將通過圖3中所示的方法來描述圖1中的驅(qū)動器電路120的操作。
[0050]如圖3示例性地示出的，在操作S310中，當(dāng)輸入信號SIN處于邏輯高電平并且輸出信號SOUT的電壓電平與電壓VDD之間的第一差值大于閾值電壓時，啟動第二上拉單元1221。換句話說，在圖2所示的時間段Tl內(nèi)第二上拉單元1221啟動。在一些實(shí)施例中，閾值電壓近似為升壓器件100所提供的期望的電源電壓的一半。例如，閾值電壓近似為1.5X伏，但是它是為了示例性的目的而給出，并不是對本發(fā)明的限制。
[0051]具體地，輸入信號SIN處于邏輯高電平，表示輸出信號SOUT被上拉至邏輯高電平。因此，當(dāng)輸入信號SIN處于邏輯高電平時，啟動第一上拉單元1211或第二上拉單元1221，以對輸出信號SOUT進(jìn)行上拉。此外，當(dāng)輸出信號SOUT開始被上拉(即，在時間段Tl的開始處)時，輸出信號SOUT的電壓電平為低(例如，O伏)。換句話說，輸出信號SOUT的電壓電平與電壓VDD之間的差值初始時傾向于為高(即，第一差值大于閾值電壓)。因此，控制電路160以電流模式啟動驅(qū)動器電路120中的上拉單元，換句話說，控制電路160啟動第二上拉單元1221。
[0052]在一些實(shí)施例中，如圖2示例性地示出，在時間段Tl內(nèi)，控制電路160輸出處于邏輯高電平(例如，3X伏)的控制信號SCI。因此，晶體管TRl截止，從而禁用第一上拉單元1211。此外，控制電路160輸出處于邏輯低電平(例如，O伏)的控制信號SC3。因此，晶體管TR4截止，從而禁用第一下拉單元1212。
[0053]此外，在時間段Tl內(nèi)，控制電路160生成控制信號SC4和SC5，以分別使電流源CSl導(dǎo)通和使電流源CS2截止。因此，第二上拉單元1221由第一電流Il啟動，而第二下拉單元1222禁止。因此，控制電路160控制驅(qū)動器電路120工作在電流模式中。結(jié)果，當(dāng)在時間段Tl內(nèi)輸入信號SIN處于邏輯高電平并且第一差值大于閾值電壓時，輸出信號SOUT被上拉。
[0054]在操作S330中，當(dāng)輸入信號SIN處于邏輯高電平并且第一差值小于或等于閾值電壓時，啟動第一上拉單元1211。換句話說，在圖2所示的時間段T2內(nèi)第一上拉單元1211啟動。
[0055]當(dāng)輸入信號SIN處于邏輯高電平時，啟動第一上拉單元1211或第二上拉單元1221，以對輸出信號SOUT進(jìn)行上拉。此外，當(dāng)輸出信號SOUT的電壓電平被上拉至大于閾值電壓(即，在時間段T2的開始處)時，輸出信號SOUT的電壓電平與電壓VDD之間的差值傾向于為低。因此，控制電路160以電壓模式啟動驅(qū)動器電路120中的上拉單元，換句話說，控制電路160啟動第一上拉單元1211。
[0056]在一些實(shí)施例中，如圖2示例性地示出的，在時間段T2內(nèi)，控制電路160輸出處于邏輯低電平(例如，2X伏)的控制信號SCI。因此，晶體管TRl導(dǎo)通，從而啟用第一上拉單元1211。類似地，控制電路160輸出處于邏輯低電平(例如，O伏)的控制信號SC3，從而禁用第一下拉單元1212。
[0057]此外，在時間段T2內(nèi)，控制電路160生成使電流源CSl和CS2均截止的控制信號SC4和SC5。因此，第二上拉單元1221和第二下拉單元1222兩者均禁用。因此，控制電路160控制驅(qū)動器電路120工作在電壓模式中。結(jié)果，當(dāng)在時間段T2內(nèi)輸入信號SIN處于邏輯高電平并且第一差值小于或等于閾值電壓時，輸出信號SOUT被上拉。
[0058]在操作S350中，當(dāng)輸入信號SIN處于邏輯低電平并且輸出信號SOUT的電壓電平與電壓VSS之間的第二差值大于閾值電壓時，啟動第二下拉單元1222。換句話說，在圖2所示的時間段T3內(nèi)第二下拉單元1222啟動。
[0059]具體地，輸入信號SIN處于邏輯低電平，表示輸出信號SOUT被下拉至邏輯低電平。因此，當(dāng)輸入信號SIN處于邏輯低電平時，第一下拉單元1212或第二下拉單元1222啟用，以對輸出信號SOUT進(jìn)行下拉。此外，當(dāng)輸出信號SOUT開始被下拉(S卩，在時間段Τ3的開始處)時，輸出信號SOUT的電壓電平為高(例如，3Χ伏)。換句話說，輸出信號SOUT的電壓電平與電壓VSS之間的差值初始時傾向于為高(即，第二差值大于閾值電壓)。因此，控制電路160以電流模式啟動驅(qū)動器電路120中的下拉單元，換句話說，控制電路160啟動第二下拉單元1222。
[0060]在一些實(shí)施例中，如圖2示例性地示出的，在時間段Τ3內(nèi)，控制電路160輸出處于邏輯高電平(例如，3Χ伏)的控制信號SCl和處于邏輯低電平(例如，O伏)的控制信號SC3。因此，第一上拉單元1211和第一下拉單元1212兩者均禁用。此外，控制電路160生成控制信號SC4和SC5，以分別使電流源CSl截止和使電流源CS2導(dǎo)通。因此，第二上拉單元1221禁用，而第二下拉單元1222由第二電流12啟動。因此，控制電路160控制驅(qū)動器電路120工作在電流模式中。結(jié)果，當(dāng)在時間段Τ3內(nèi)輸入信號SIN處于邏輯低電平并且第二差值大于閾值電壓時，輸出信號SOUT被下拉。
[0061]在操作S370中，當(dāng)輸入信號SIN處于邏輯低電平并且第二差值小于或等于閾值電壓時，第一下拉單元1212啟動。換句話說，在圖2所示的時間段Τ4內(nèi)第一下拉單元1212啟動。
[0062]當(dāng)輸入信號SIN處于邏輯低電平時，啟用第一下拉單元1212或第二下拉單元1222，以對輸出信號SOUT進(jìn)行下拉。此外，當(dāng)輸出信號SOUT的電壓電平被下拉至小于閾值電壓(即，在時間段Τ4的開始處)時，輸出信號SOUT的電壓電平與電壓VSS之間的差值傾向于為低。因此，控制電路160以電壓模式啟動驅(qū)動器電路120中的下拉單元，換句話說，控制電路160啟動第一下拉單元1212。
[0063]在一些實(shí)施例中，如圖2示例性地示出的，在時間段Τ4內(nèi)，控制電路160輸出處于邏輯高電平(例如，IX伏)的控制信號SC3。因此，晶體管TR4導(dǎo)通，從而啟動第一下拉單元1212。類似地，控制電路160輸出處于邏輯高電平(例如，3Χ伏)的控制信號SC1，從而禁用第一上拉單元1211。
[0064]此外，在時間段Τ4內(nèi)，控制電路160生成使電流源CSl和CS2均截止的控制信號SC4和SC5。因此，第二上拉單元1221和第二下拉單元1222兩者均禁用。因此，控制電路160控制驅(qū)動器電路120工作在電壓模式中。結(jié)果，當(dāng)在時間段Τ4內(nèi)輸入信號SIN處于邏輯低電平并且第二差值小于或等于閾值電壓時，輸出信號SOUT被下拉。
[0065]根據(jù)上述實(shí)施例，當(dāng)輸出信號SOUT的電壓電平與電壓VDD (或VSS)之間的差值大于閾值電壓時，驅(qū)動器電路120工作在電流模式中。結(jié)果，當(dāng)驅(qū)動器電路120以大電流調(diào)整輸出信號SOUT時，降低了 SSO噪聲和HCI風(fēng)險。此外，有效地控制輸出信號SOUT的轉(zhuǎn)換速率。此外，當(dāng)輸出信號SOUT的電壓電平與電壓VDD(或VSS)之間的差值小于或等于閾值電壓時，驅(qū)動器電路120工作在電壓模式中。結(jié)果，驅(qū)動器電路120在該工作區(qū)域中具有良好的阻抗線性特性。由于在該工作區(qū)域中流經(jīng)驅(qū)動器電路120的電流小，所以降低了 SSO噪聲和HCI風(fēng)險的影響。有效地，由于在驅(qū)動器電路120中配置了電壓模驅(qū)動器121和電流模驅(qū)動器122，所以實(shí)現(xiàn)了在大電壓范圍內(nèi)的穩(wěn)定的阻抗控制和精確的轉(zhuǎn)換速率調(diào)整。
[0066]在一些實(shí)施例中，圖1中的電流源CSl和CS2是被配置為根據(jù)參考電流提供相應(yīng)的第一電流Il和第二電流12的電流鏡。因此，通過調(diào)整參考電流來調(diào)整第一電流Il和第二電流12的值。參考電流的值取決于升壓器件100所提供的期望的電源電壓的電壓電平。
[0067]在一些實(shí)施例中，用自偏置電流源來代替圖1中的電流源CSl和CS2。自偏置電流源還提供恒定的電流。例如，在N型MOS晶體管的柵極端和漏極端連接并且該N型MOS晶體管工作在飽和區(qū)的條件下，一旦在N型MOS管的柵極端提供恒定的電壓時，N型MOS管提供近似恒定的電流。因此，具有自偏置電流源的電流模驅(qū)動器與具有恒定電流源的電流模驅(qū)動器(例如，電流鏡)具有相同的特性。
[0068]參考圖4。圖4是根據(jù)本發(fā)明的各個實(shí)施例的電流模驅(qū)動器400的示意圖。在一些實(shí)施例中，電流模驅(qū)動器400應(yīng)用在圖1的升壓器件100中，但是本發(fā)明不限于這方面。
[0069]如圖4示例性地示出的，電流模驅(qū)動器400包括代替圖1所示的相應(yīng)的電流源CS I和CS2的晶體管TRll和TRl2。晶體管TRll的第一端被配置為接收電壓VDD，而晶體管TRll的第二端電耦接至晶體管TR7的第一端。晶體管TRll的控制端被配置為通過開關(guān)SWl選擇性地接收電壓VDD，并且通過開關(guān)SW2電耦接至晶體管TRll的第二端。晶體管TR12的第一端被配置為接收電壓VSS，而晶體管TR12的第二端電耦接至晶體管TR9的第一端。晶體管TRl2的控制端被配置為通過開關(guān)SW3選擇性地接收電壓VSS，并且通過開關(guān)SW4電耦接至晶體管TR12的第二端。
[0070]在一些實(shí)施例中，開關(guān)SW2和SW3被控制為閉合，而開關(guān)SWl和SW4被控制為斷開。因此，晶體管TRll導(dǎo)通并且處于自偏置形式，而晶體管TR12被電壓VSS截止。因此，電流模驅(qū)動器400工作，以電流模式上拉輸出信號SOUT的電壓電平。在其他一些實(shí)施例中，開關(guān)SWl和SW4被控制為閉合，而開關(guān)SW2和SW3被控制為斷開。因此，晶體管TR12導(dǎo)通并且處于自偏置形式，而晶體管TRll被電壓VDD截止。因此，電流模驅(qū)動器400工作，以電流模式下拉輸出信號SOUT的電壓電平。
[0071]為了簡潔，示出了電流模驅(qū)動器400中用于調(diào)整輸出信號SOUT的電壓電平的一個通道(一個上拉單元和一個下拉單元)，但是電流模驅(qū)動器400中的各個數(shù)目的通道都在本發(fā)明所涉及的范圍內(nèi)。結(jié)果，控制電路能夠通過調(diào)整導(dǎo)通通道的數(shù)量來調(diào)整電流的值。
[0072]具有自偏置電流源的電流模驅(qū)動器與具有恒定電流源的電流模驅(qū)動器(例如，電流鏡)具有相同的特性。換句話說，自偏置電流模驅(qū)動器也具有良好的轉(zhuǎn)換速率控制、低SSO噪聲和低HCI風(fēng)險。此外，與其他方法中的電流模驅(qū)動器相比，自偏置電流模驅(qū)動器使用晶體管而不使用電流鏡。因此，自偏置電流模驅(qū)動器具有比恒定電流模驅(qū)動器更低的成本。
[0073]參考圖5。圖5是根據(jù)本發(fā)明的各個實(shí)施例的驅(qū)動器電路500的示意圖。在一些實(shí)施例中，驅(qū)動器電路500應(yīng)用于圖1的升壓器件100中，但是本發(fā)明不限于這方面。如圖5示例性地示出的，驅(qū)動器電路500包括上拉單元510和下拉單元520。上拉單元510被配置為對輸出信號SOUT的電壓電平進(jìn)行上拉。下拉單元520被配置為對輸出信號SOUT的電壓電平進(jìn)行下拉。
[0074]在一些實(shí)施例中，上拉單元510包括晶體管TR13至TR18。晶體管TR13的第一端被配置為接收電壓VDD，并且晶體管TR13的第二端電耦接至晶體管TR14的第一端。晶體管TR14的第二端電耦接至晶體管TR15的第一端，并且晶體管TR14的控制端被配置為接收參考信號SREF3。晶體管TRl5的第二端電耦接至輸出端OUT，并且晶體管TRl5的控制端被配置為接收控制信號SC6。
[0075]晶體管TR16的第一端被配置為接收電壓VDD，晶體管TR16的第二端電耦接至晶體管TR13的控制端，而晶體管TR16的控制端被配置為接收與輸入信號SIN對應(yīng)的控制信號SC7。晶體管TR17的第一端電耦接至晶體管TR13的控制端，晶體管TR17的第二端被配置為接收參考信號SREF3，而晶體管TR17的控制端被配置為接收控制信號SC8。晶體管TR18的第一端電耦接至晶體管TR13的控制端，晶體管TR18的第二端電耦接至晶體管TR13的第二端，而晶體管TR18的控制端被配置為接收控制信號SC9。
[0076]在一些實(shí)施例中，下拉單元520包括晶體管TR19至TR24。晶體管TR19的第一端被配置為接收電壓VSS，并且晶體管TR19的第二端電耦接至晶體管TR20的第一端。晶體管TR20的第二端電耦接至晶體管TR21的第一端，并且晶體管TR20的控制端被配置為接收參考信號SREF4。晶體管TR21的第二端電耦接至輸出端0UT，而晶體管TR21的控制端被配置為接收控制信號SC6。
[0077]晶體管TR22的第一端被配置為接收電壓VSS，晶體管TR22的第二端電耦接至晶體管TR19的控制端，而晶體管TR22的控制端被配置為接收與輸入信號SIN對應(yīng)的控制信號SClO0晶體管TR23的第一端電耦接至晶體管TR19的控制端，晶體管TR23的第二端被配置為接收參考信號SREF4，而晶體管TR23的控制端被配置為接收控制信號SClI。晶體管TR24的第一端電耦接至晶體管TR19的控制端，晶體管TR24的第二端電耦接至晶體管TR19的第二端，而晶體管TR24的控制端被配置為接收控制信號SC12。
[0078]在本實(shí)施例中，驅(qū)動器電路500的電壓模驅(qū)動器和電流模驅(qū)動器共用相同的配置。例如，驅(qū)動器電路500的電壓模驅(qū)動器和電流模驅(qū)動器共用晶體管TR13至TR15，以用于對輸出信號SOUT的電壓電平進(jìn)行上拉，并且共用晶體管TR19至TR21，以用于對輸出信號SOUT的電壓電平進(jìn)行下拉。
[0079]在一些實(shí)施例中，上述控制信號SC6至SC12由與圖1中的控制電路160類似的控制電路(未在圖中示出)生成。在一些實(shí)施例中，驅(qū)動器電路500被配置為輸出是輸入信號SIN三倍的輸出信號S0UT。因此，上拉單元510包括用于對輸出信號SOUT的電壓電平進(jìn)行上拉的三個晶體管TR13至TR15，并且下拉單元520包括用于對輸出信號SOUT的電壓電平進(jìn)行下拉的三個晶體管TR19至TR21。然而，上拉單元510和下拉單元520中的不同數(shù)目的晶體管都在本發(fā)明所涉及的范圍內(nèi)。
[0080]圖6是示出了根據(jù)本發(fā)明的各個實(shí)施例的輸入信號SIN、輸出信號SOUT和控制信號SC6至SC12的波形的示意圖。為了說明，下文將給出圖5中的輸入信號SIN、輸出信號SOUT和控制信號SC6至SC12的電壓電平和關(guān)系。
[0081]如圖5和圖6示例性地示出的，在升壓器件100提供是輸入信號SIN的三倍的輸出信號SOUT的條件下，輸入信號SIN從低至高的電壓電平為O伏至IX伏，并且輸出信號SOUT從低至高的電壓電平為O伏至3X伏。此外，控制信號SC6從低至高的電壓電平為IX伏至2X伏。控制信號SC7從低至高的電壓電平為2X伏至3X伏。控制信號SC8從低至高的電壓電平為2X伏至3X伏?？刂菩盘朣C9從低至高的電壓電平為2X伏至3X伏。控制信號SClO從低至高的電壓電平從O伏至IX伏。控制信號SCll從低至高的電壓電平為O伏至IX伏?？刂菩盘朣C12從低至高的電壓電平為O伏至IX伏。此外，電壓VDD的電壓電平被配置為3X伏，而電壓VSS的電壓電平被配置為O伏。參考信號SREF3的電壓電平被配置為2X伏，而參考信號SREF4的電壓電平被配置為IX伏。為了說明，給出了上述信號的電壓電平和轉(zhuǎn)換。上述信號的各個電壓電平和轉(zhuǎn)變都在本發(fā)明所涉及的范圍內(nèi)。
[0082]圖7是示出了根據(jù)本發(fā)明的一些實(shí)施例的圖5中的驅(qū)動器電路500的操作的方法的流程圖。下文將參考圖6所示的波形圖，通過圖7所示的方法來描述圖5中的驅(qū)動器電路500的操作。
[0083]如圖7示例性地示出的，在操作S710中，當(dāng)輸入信號SIN處于邏輯高電平并且輸出信號SOUT的電壓電平與電壓VDD之間的第一差值大于閾值電壓時，晶體管TR18導(dǎo)通，而晶體管TR16和TR17截止。因此，晶體管TR13導(dǎo)通并且以自偏置形式工作。換句話說，在圖6所示的時間段Tl內(nèi)以電流模式啟動上拉單元510。
[0084]此外，在時間段Tl內(nèi)，晶體管TR22導(dǎo)通，使得晶體管TR19被電壓VSS截止，S卩，下拉單元520禁用。因此，在時間段Tl內(nèi)，驅(qū)動器電路500工作在電流模式中且對輸出信號SOUT的電壓電平進(jìn)行上拉。
[0085]在一些實(shí)施例中，閾值電壓近似為升壓器件100所提供的期望的電源電壓的一半。例如，閾值電壓近似為1.5X伏，但它是出于示例性的目的而給出的，并不是對于本發(fā)明的限制。
[0086]如圖6示例性地示出的，具體地，控制電路(未在圖中示出)通過改變輸入信號SIN的電壓電平來生成控制信號SC7和SC10。因此，當(dāng)輸入信號SIN處于邏輯高電平時，晶體管TR16由控制信號SC7(處于邏輯高電平，例如，3X伏)截止。因此，晶體管TR13導(dǎo)通，SP，啟動上拉單元510。同時，晶體管TR22由控制信號SClO (處于邏輯高電平，例如，IX伏)導(dǎo)通。因此，晶體管TR19由電壓VSS截止，S卩，禁用下拉單元520。
[0087]此外，在時間段Tl內(nèi)，控制信號(未在圖中示出)輸出處于邏輯低電平的控制信號SC8和SC9。因此，晶體管TR18導(dǎo)通，而晶體管TR17截止(在本實(shí)施例中，晶體管TR18是P型MOS晶體管，而晶體管TR17是N型MOS晶體管)。因此，晶體管TRl3的控制端和第二端連接。結(jié)果，晶體管TR13以自偏置形式工作。因此，當(dāng)輸入信號SIN處于邏輯高電平并且輸出信號SOUT的電壓電平與電壓VDD之間的差值大于閾值電壓時，驅(qū)動器電路500工作在電流模式且對輸出信號SOUT的電壓電平進(jìn)行上拉。
[0088]應(yīng)該強(qiáng)調(diào)的是，在時間段Tl內(nèi)輸出信號SOUT的電壓電平為低。為了防止晶體管TR13至TR15中的每一個的跨壓(cross voltage)出現(xiàn)過載(例如，超過IX伏)，控制電路(未在圖中示出)被配置為生成處于邏輯低電平(例如，IX伏)的控制信號SC6。
[0089]在操作S730中，當(dāng)輸入信號SIN處于邏輯高電平并且第一差值小于或等于閾值電壓時，晶體管TR17導(dǎo)通，而晶體管TR16和TR18截止。因此，晶體管TR13由參考信號SREF3(例如，2X伏)導(dǎo)通。換句話說，在圖6所示的時間段T2內(nèi)以電壓模式啟動上拉單元510。
[0090]類似地，在時間段T2內(nèi)，晶體管TR22導(dǎo)通，使得晶體管TR19由電壓VSS截止，即，下拉單元520禁用。因此，在時間段T2內(nèi)，驅(qū)動器電路500工作在電壓模式且對輸出信號SOUT的電壓電平進(jìn)行上拉。
[0091]如圖6示例性地示出的，具體地，在時間段T2內(nèi)，由于輸入信號SIN仍處于邏輯高電平，所以控制信號SC7和SClO仍處于邏輯高電平。因此，晶體管TR16由控制信號SC7 (例如，3X伏)截止，而晶體管TR22由控制信號SClO (例如，IX伏)導(dǎo)通。換句話說，在該時間段內(nèi)上拉單元510啟動，而下拉單元520禁用。
[0092]此外，在時間段T2內(nèi)，控制電路(未在圖中示出)輸出處于邏輯高電平的控制信號SC8和SC9。因此，晶體管TR17導(dǎo)通，而晶體管TR18截止。因此，晶體管TR13的控制端接收參考信號SREF3。結(jié)果，晶體管TR13工作在電壓模式中。因此，當(dāng)輸入信號SIN處于邏輯高電平并且輸出信號SOUT的電壓電平與電壓VDD之間的第一差值小于或等于閾值電壓時，驅(qū)動器電路500工作在電壓模式且對輸出信號SOUT的電壓電平進(jìn)行上拉。
[0093]此外，在時間段T2內(nèi)，輸出信號SOUT的電壓電平為高。因此，控制電路(未在圖中示出)被配置為生成處于邏輯高電平(例如，2X伏)的控制信號SC6，以防止晶體管TR13至TR15中的每一個的跨壓出現(xiàn)過載(例如，超過IX伏)。
[0094]在操作S750中，當(dāng)輸入信號SIN處于邏輯低電平并且輸出信號SOUT的電壓電平與電壓VSS之間的第二差值大于閾值電壓時，晶體管TR24導(dǎo)通，而晶體管TR22和TR23截止。因此，晶體管TR19導(dǎo)通并且以自偏置形式工作。換句話說，在圖6所示的時間段T3內(nèi)以電流模式啟動下拉單元520。
[0095]此外，在時間段T3內(nèi)，晶體管TR16導(dǎo)通，使得晶體管TR13由電壓VDD截止，S卩，上拉單元510禁用。因此，在時間段T3內(nèi)，驅(qū)動器電路500工作在電流模式中且對輸出信號SOUT的電壓電平進(jìn)行下拉。
[0096]如圖6所示例性地示出，具體地，控制信號SC7和SClO與輸入信號SIN對應(yīng)。因此，當(dāng)輸入信號SIN處于邏輯低電平時，晶體管TR22由控制信號SClO (處于邏輯低電平，例如，O伏)截止。因此，晶體管TR19導(dǎo)通，S卩，下拉單元520啟動。同時，晶體管TR16由控制信號SC7(處于邏輯低電平，例如2X伏)導(dǎo)通。因此，晶體管TR13由電壓VDD截止，S卩，上拉單元510禁用。
[0097]此外，在時間段T3內(nèi)，控制電路(未在圖中示出)輸出處于邏輯高電平的控制信號SCll和SC12。因此，晶體管TR24導(dǎo)通，而晶體管TR23截止(在本實(shí)施例中，晶體管TR24是N型MOS晶體管，而晶體管TR23是P型MOS晶體管)。因此，晶體管TR19的控制端和第二端連接。結(jié)果，晶體管TR19以自偏置形式工作。因此，當(dāng)輸入信號SIN處于邏輯低電平并且輸出信號SOUT的電壓電平與電壓VSS之間的第二差值大于閾值電壓時，驅(qū)動器電路500工作在電流模式且對輸出信號SOUT的電壓電平進(jìn)行下拉。
[0098]此外，在時間段T3內(nèi)，輸出信號SOUT的電壓電平為高。因此，控制電路(未示出)被配置為生成處于邏輯高電平(例如，2X伏)的控制信號SC6，以防止晶體管TR19至TR21中的每一個的跨壓出現(xiàn)過載(例如，超過IX伏)。
[0099]在操作S770中，當(dāng)輸入信號SIN處于邏輯低電平并且第二差值小于或等于閾值電壓時，晶體管TR23導(dǎo)通，而晶體管TR22和TR24截止。因此，晶體管TR19由參考信號SREF4導(dǎo)通。換句話說，在圖6所示的時間段T4內(nèi)以電壓模式啟動下拉單元520。
[0100]類似地，在時間段T4內(nèi)，晶體管TR16導(dǎo)通，使得晶體管TR13由電壓VDD截止，SP，上拉單元510禁用。因此，在時間段T4內(nèi)，驅(qū)動器電路500工作在電壓模式中且對輸出信號SOUT的電壓電平進(jìn)行下拉。
[0101]如圖6所示例性地示出，具體地，在時間段T4內(nèi)，由于輸入信號SIN仍處于邏輯低電平，所以控制信號SC7和SClO仍處于邏輯低電平。因此，晶體管TR22由控制信號SClO (例如，O伏)截止，而晶體管TR16由控制信號SC7(例如，2X伏)導(dǎo)通。換句話說，在該時間段內(nèi)下拉單元520啟動，而上拉單元510禁用。
[0102]此外，在時間段T4內(nèi)，控制電路(未在圖中示出)輸出處于邏輯低電平的控制信號SCll和SC12。因此，晶體管TR23導(dǎo)通，而晶體管TR24截止。因此，晶體管TR19的控制端接收參考信號SREF4。結(jié)果，晶體管TR19工作在電壓模式中。因此，當(dāng)輸入信號SIN處于邏輯低電平并且輸出信號SOUT的電壓電平與電壓VSS之間的第二差值小于或等于閾值電壓時，驅(qū)動器電路500工作在電壓模式且對輸出信號SOUT的電壓電平進(jìn)行下拉。
[0103]此外，在時間段T4內(nèi)，輸出信號SOUT的電壓電平為低。因此，控制電路(未在圖中示出)被配置為生成處于邏輯低電平(例如，IX伏)的控制信號SC6，以防止晶體管TR19至TR21中的每一個的跨壓出現(xiàn)過載(例如，超過IX伏)。
[0104]因此，驅(qū)動器電路500被實(shí)現(xiàn)為分別以自偏置電流模式或電壓模式驅(qū)動。換句話說，利用大電流來降低驅(qū)動器電路500的SSO噪聲和HCI風(fēng)險，并且可以有效地控制輸出信號SOUT的轉(zhuǎn)換速率。此外，當(dāng)驅(qū)動器電路500工作在電壓模式時，其具有良好的阻抗線性特性。此外，驅(qū)動器電路500的電壓模驅(qū)動器和電流模驅(qū)動器共用相同的硬件，從而可以節(jié)省硬件面積并且可以降低成本。
[0105]總的來說，本發(fā)明的驅(qū)動器電路包括電壓模驅(qū)動器和電流模驅(qū)動器兩者。因此，通過大電流降低了驅(qū)動器電路的SSO噪聲和HCI風(fēng)險，并且有效地控制輸出信號的轉(zhuǎn)換速率。此外，當(dāng)工作在電壓模中時，驅(qū)動器電路具有良好的阻抗線性特性。此外，自偏置電流模驅(qū)動器被提供為代替恒定電流模驅(qū)動器，從而降低驅(qū)動器電路的成本。另外，通過用同一硬件來結(jié)合電壓模驅(qū)動器與電流模驅(qū)動器，節(jié)省了驅(qū)動器電路的面積。
[0106]在一些實(shí)施例中，公開了一種包括驅(qū)動器電路和控制電路的器件。驅(qū)動器電路被配置為根據(jù)輸入信號來提供輸出信號，并且在第一電壓和第二電壓下工作。驅(qū)動器電路包括被配置為對輸出信號的電壓電平分別進(jìn)行上拉和下拉的上拉單元和下拉單元?？刂齐娐繁慌渲脼楦鶕?jù)輸入信號來選擇性地啟動上拉單元和下拉單元中的一個，以調(diào)整輸出信號的電壓電平?？刂齐娐愤€被配置為:根據(jù)輸出信號的電壓電平、第一電壓和第二電壓，選擇性地以電壓模式或電流模式驅(qū)動上拉單元和下拉單元的其中已被啟動的一個。
[0107]還公開了一種包括驅(qū)動器電路和控制電路的器件。驅(qū)動器電路被配置為根據(jù)輸入信號來提供輸出信號，并且在第一電壓和第二電壓下工作。驅(qū)動器電路包括第一上拉單元、第一下拉單元、第二上拉單元和第二下拉單元。第一上拉單元被配置為以電壓模式對輸出信號的電壓電平進(jìn)行上拉。第一下拉單元被配置為以電壓模式對輸出信號的電壓電平進(jìn)行下拉。第二上拉單元被配置為以電流模式對輸出信號的電壓電平進(jìn)行上拉。第二下拉單元被配置為以電流模式對輸出信號的電壓電平進(jìn)行下拉?？刂齐娐繁慌渲脼?根據(jù)輸入信號、輸出信號的電壓電平、第一電壓和第二電壓，選擇性地啟動第一上拉單元、第一下拉單元、第二上拉單元、第二下拉單元中的一個，以調(diào)整輸出信號的電壓電平。
[0108]還公開了一種包括下文所概述的步驟的方法。選擇性地導(dǎo)通驅(qū)動器電路的第一晶體管和第二晶體管中的一個，以調(diào)整驅(qū)動器電路根據(jù)輸入信號所提供的輸出信號的電壓電平，其中，驅(qū)動器電路在第一電壓和第二電壓下工作。根據(jù)輸出信號的電壓電平、第一電壓和第二電壓，選擇性地以電壓模式或電流模式驅(qū)動第一晶體管和第二晶體管的其中已被導(dǎo)通的一個。
[0109]上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。
【主權(quán)項(xiàng)】
1.一種器件，包括 驅(qū)動器電路，被配置為根據(jù)輸入信號來提供輸出信號并且在第一電壓和第二電壓下工作，包括 上拉單元，被配置為對所述輸出信號的電壓電平進(jìn)行上拉；和下拉單元，被配置為對所述輸出信號的所述電壓電平進(jìn)行下拉；以及控制電路，被配置為:根據(jù)所述輸入信號，選擇性地啟動所述上拉單元和所述下拉單元中的一個，以調(diào)整所述輸出信號的電壓電平，并且所述控制電路被配置為:根據(jù)所述輸出信號的電壓電平、所述第一電壓和所述第二電壓，選擇性地以電壓模式或電流模式來驅(qū)動所述上拉單元和所述下拉單元其中已被啟動的一個。2.根據(jù)權(quán)利要求1所述的器件，其中，所述控制電路被配置為:當(dāng)所述輸入信號處于邏輯高電平時，啟動所述上拉單元，以對所述輸出信號的電壓電平進(jìn)行上拉，并且所述控制電路被配置為:當(dāng)所述輸入信號處于邏輯低電平時，啟動所述下拉單元，以對所述輸出信號的電壓電平進(jìn)行下拉。3.根據(jù)權(quán)利要求1所述的器件，其中，所述控制電路被配置為:當(dāng)所述輸出信號的電壓電平與所述第一電壓之間的差值近似大于閾值電壓時，以所述電流模式驅(qū)動已被啟動的所述上拉單元，并且所述控制電路被配置為:當(dāng)所述差值近似小于或等于所述閾值電壓時，以所述電壓模式驅(qū)動已被啟動的所述上拉單元。4.根據(jù)權(quán)利要求1所述的器件，其中，所述控制電路被配置為:當(dāng)所述輸出信號的電壓電平與所述第二電壓之間的差值近似大于閾值電壓時，以所述電流模式驅(qū)動已被啟動的所述下拉單元，并且所述控制電路被配置為:當(dāng)所述差值近似小于或等于所述閾值電壓時，以所述電壓模式驅(qū)動已被啟動的所述下拉單元。5.根據(jù)權(quán)利要求1所述的器件，其中，所述上拉單元包括第一晶體管，并且所述下拉單元包括第二晶體管，其中，當(dāng)所述輸入信號處于邏輯高電平時，所述控制電路被配置為:使所述第一晶體管導(dǎo)通而使所述第二晶體管截止，以啟動所述上拉單元，并且當(dāng)所述輸入信號處于邏輯低電平時，所述控制電路被配置為:使所述第二晶體管導(dǎo)通而使所述第一晶體管截止，以啟動所述下拉單元。6.根據(jù)權(quán)利要求5所述的器件，其中，所述上拉單元還包括電耦接至所述第一晶體管的第三晶體管，并且所述下拉單元還包括電耦接至所述第二晶體管的第四晶體管，其中，當(dāng)所述輸入信號處于邏輯低電平時，所述控制電路被配置為:根據(jù)所述輸入信號，導(dǎo)通所述第三晶體管，以使所述第一晶體管截止，當(dāng)所述輸入信號處于邏輯高電平時，所述控制電路被配置為:根據(jù)所述輸入信號，導(dǎo)通所述第四晶體管，以使所述第二晶體管截止。7.根據(jù)權(quán)利要求5所述的器件，其中，所述上拉單元還包括: 第三晶體管，包括: 第一端，被配置為接收所述第一電壓； 第二端，電耦接至所述第一晶體管的控制端；和 控制端，被配置為接收與所述輸入信號對應(yīng)的第一控制信號； 其中，所述下拉單元還包括: 第四晶體管，包括: 第一端，被配置為接收所述第二電壓； 第二端，電耦接至所述第二晶體管的控制端；和 控制端，被配置為接收與所述輸入信號對應(yīng)的第二控制信號。8.一種器件，包括: 驅(qū)動器電路，被配置為根據(jù)輸入信號來提供輸出信號并且在第一電壓和第二電壓下工作，所述驅(qū)動器電路包括: 第一上拉單元，被配置為以電壓模式對所述輸出信號的電壓電平進(jìn)行上拉； 第一下拉單元，被配置為以所述電壓模式對所述輸出信號的電壓電平進(jìn)行下拉；第二上拉單元，被配置為以電流模式對所述輸出信號的電壓電平進(jìn)行上拉；和第二下拉單元，被配置為以所述電流模式對所述輸出信號的電壓電平進(jìn)行下拉；以及控制電路，被配置為:根據(jù)所述輸入信號、所述輸出信號的電壓電平、所述第一電壓和所述第二電壓，選擇性地啟動所述第一上拉單元、所述第一下拉單元、所述第二上拉單元和所述第二下拉單元中的一個，以調(diào)整所述輸出信號的電壓電平。9.根據(jù)權(quán)利要求8所述的器件，其中，所述控制電路被配置為:當(dāng)所述輸入信號處于邏輯高電平并且所述輸出信號的電壓電平與所述第一電壓之間的差值近似小于或等于閾值電壓時，啟動所述第一上拉單元。10.一種方法，包括: 選擇性地使驅(qū)動器電路中的第一晶體管和第二晶體管的其中一個導(dǎo)通，以調(diào)整輸出信號的電壓電平，其中，所述驅(qū)動器電路被配置為根據(jù)輸入信號來提供所述輸出信號并且在第一電壓和第二電壓下工作；以及 根據(jù)所述輸出信號的電壓電平、所述第一電壓和所述第二電壓，選擇性地以電壓模式或電流模式驅(qū)動所述第一晶體管和所述第二晶體管的其中已被導(dǎo)通的一個。
【文檔編號】H03K19/0175GK106059560SQ201510597824
【公開日】2016年10月26日
【申請日】2015年9月18日
【發(fā)明人】徐瑛佑, 蔡健群, 施育男
【申請人】臺灣積體電路制造股份有限公司