一種混沌電路的制作方法
【專利摘要】本申請公開了一種混沌電路。本發(fā)明對基于兩個頻率產(chǎn)生模塊和一個非線性模塊構(gòu)造的混沌電路的結(jié)構(gòu)進(jìn)行簡化，其核心包括兩路四管的頻率產(chǎn)生電路和一路三管的有源分?jǐn)?shù)電容電路作為非線性模塊。與現(xiàn)有技術(shù)相比，本發(fā)明較大地簡化了已知的MOS管實現(xiàn)的混沌電路結(jié)構(gòu)，基于11個MOS管、兩個電阻以及兩個電容即可實現(xiàn)混沌信號的輸出，設(shè)計原理充分利用了較少管子實現(xiàn)滯回，找到了反饋線的合適饋入點，能達(dá)到采用較少MOS管的電路結(jié)構(gòu)產(chǎn)生混沌的目的，同時保留了實現(xiàn)模擬信號混沌的時域復(fù)雜性和帶寬頻譜特性。
【專利說明】
一種混沌電路
技術(shù)領(lǐng)域
[0001]本申請涉及電子電路設(shè)計領(lǐng)域，更具體地說，涉及一種混沌電路。
【背景技術(shù)】
[0002]近年來，隨著微型監(jiān)控探頭的編解碼以及續(xù)航需求，新型混沌信號產(chǎn)生電路備受青睞。
[0003]當(dāng)前的混沌電路主要基于運放結(jié)構(gòu)實現(xiàn)，一方面需要多個運算放大器，另一個方面必不可少的需要多個電感或二極管，其電路結(jié)構(gòu)中所需的元器件的個數(shù)較多，尤其是MOS管的個數(shù)較多，這將導(dǎo)致傳統(tǒng)的混沌電路的結(jié)構(gòu)比較復(fù)雜。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本申請?zhí)峁┮环N混沌電路，基于11個MOS管、2個電阻和2個電容構(gòu)建混沌電路，簡化了混沌電路的電路結(jié)構(gòu)。
[0005]為了實現(xiàn)上述目的，現(xiàn)提出的方案如下:
[0006]—種混沌電路，包括:第一頻率產(chǎn)生電路、第二頻率產(chǎn)生電路以及有源分?jǐn)?shù)電容電路；
[0007]其中，所述第一頻率產(chǎn)生電路包括:第一PMOS管、第一匪OS管、第二匪OS管、第三NMOS管、第一電容以及第一電阻；
[0008]所述第一PMOS管的柵極、所述第一 NMOS管的柵極、所述第二 NMOS管的柵極和所述第一電容相連，且接地；
[0009]所述第一PMOS管的源極與自身的襯底相連，且與電源相連，所述第一PMOS管的漏極與所述第一 NMOS管的漏極相連；
[0010]所述第一NMOS管的源極與自身的襯底相連，且與所述第二 NMOS管的漏極相連；
[0011 ]所述第二NMOS管的源極與自身的襯底相連，且接地；
[0012]所述第一電阻的一端與所述第一PMOS管的柵極相連，另一端與所述第一 PMOS管的漏極相連；
[0013]所述第三匪OS管的漏極與電源相連，源極與所述第二匪OS管的漏極相連，柵極與所述第一 PMOS管的漏極相連，所述第三NMOS管的柵極為所述混沌電路的第一信號輸出端；
[0014]所述第二頻率產(chǎn)生電路包括:第二 PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二電阻以及第二電容；
[0015]所述第二PMOS管的柵極、所述第四NMOS管的柵極、所述第五NMOS管的柵極和所述第二電容相連，且接地；
[0016]所述第二PMOS管的源極與自身的襯底相連，且與電源相連，所述第二PMOS管的漏極與所述第四NMOS管的漏極相連；
[0017]所述第四NMOS管的源極與自身的襯底相連，且與所述第五NMOS管的漏極相連；
[0018]所述第五NMOS管的源極與自身的襯底相連，且接地；
[0019]所述第二電阻的一端與所述第二PMOS管的柵極相連，另一端與所述第二 PMOS管的漏極相連；
[0020]所述第六匪OS管的漏極與電源相連，源極與所述第五匪OS管的漏極相連，柵極與所述第二 PMOS管的漏極相連；
[0021]所述有源分?jǐn)?shù)電容電路包括:第三PMOS管、第四PMOS管以及第七NMOS管；
[0022]所述第三PMOS管的柵極、所述第四PMOS管的柵極以及所述第七匪OS管的柵極相連；
[0023]所述第三PMO管的源極與自身的襯底相連，且與電源相連，漏極與所述第四PMOS管的源極相連；
[0024]所述第四PMOS管的源極與自身的襯底相連，漏極與所述第七NMOS管的漏極相連
[0025]所述七NMOS管的源極與自身的襯底相連，且接地；
[0026]所述第一頻率產(chǎn)生電路中的所述第三匪OS管的襯底與所述有源分?jǐn)?shù)電容電路中的所述第三PMOS管的漏極相連；
[0027]所述第二頻率產(chǎn)生電路中的所述第六匪OS管的襯底與所述有源分?jǐn)?shù)電容電路中的所述第四PMOS管的漏極相連，且作為所述混沌電路的第二信號輸出端；
[0028]所述第二頻率產(chǎn)生電路中的所述第六匪OS管的柵極分別與所述有源分?jǐn)?shù)電容電路中的所述第三PMOS管的柵極、所述第四PMOS管的柵極以及所述第七NMOS管的柵極相連。
[0029]優(yōu)選的，所述電源的供電電壓為300mV?500mV。
[0030]優(yōu)選的，所述第一PMOS管和所述第二PMOS管的寬長比為2.5mm/200nm;
[0031 ] 所述第三PMOS管和所述第四PMOS管的寬長比為2mm/500nm;
[0032]所述第一 NMOS管和所述第四NMOS管的寬長比為1.5mm/500nm;
[0033]所述第二 NMOS管和所述第五NMOS管的寬長比為2.2mm/500nm;
[0034]所述第三NMOS管和所述第六NMOS管的寬長比為2mm/500nm;
[0035]所述第七NMOS管的寬長比為400um/500nm。
[0036]優(yōu)選的，所述第一電阻和所述第二電阻的阻值范圍為7ΜΩ?1M Ω。
[0037]優(yōu)選的，所述第一電容和所述第二電容的電容值范圍為23pF?33pF。
[0038]經(jīng)由上述技術(shù)方案可知，本申請公開了一種混沌電路。本發(fā)明對基于兩個頻率產(chǎn)生模塊和一個非線性模塊構(gòu)造的混沌電路的結(jié)構(gòu)進(jìn)行簡化，其核心包括兩路四管的頻率產(chǎn)生電路和一路三管的有源分?jǐn)?shù)電容電路作為非線性模塊。與現(xiàn)有技術(shù)相比，本發(fā)明較大地簡化了已知的MOS管實現(xiàn)的混沌電路結(jié)構(gòu)，基于11個MOS管、兩個電阻以及兩個電容即可實現(xiàn)混沌信號的輸出，設(shè)計原理充分利用了較少管子實現(xiàn)滯回，找到了反饋線的合適饋入點，能達(dá)到采用較少MOS管的電路結(jié)構(gòu)產(chǎn)生混沌的目的，同時保留了實現(xiàn)模擬信號混沌的時域復(fù)雜性和帶寬頻譜特性。
【附圖說明】
[0039]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0040]圖1示出了本發(fā)明一種混沌電路的電路結(jié)構(gòu)示意圖；
[0041]圖2示出了本發(fā)明一種混沌電路的第一信號輸出端和第二信號輸出端輸出的混沌信號的信號時域圖；
[0042]圖3示出了本發(fā)明一種混沌電路的第一信號輸出端輸出的混沌信號的頻域圖；
[0043]圖4示出了本發(fā)明一種混沌電路的第二信號輸出端輸出的混沌信號的頻域圖。
【具體實施方式】
[0044]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。
[0045]在混沌產(chǎn)生電路中，單管Colpitts混沌電路結(jié)構(gòu)最為簡潔，但是需要電感，工藝難于集成，其它的MOS管混沌電路主要基于運放結(jié)構(gòu)，顯得過于繁復(fù)，而且一般需要二極管或電感，這都必將導(dǎo)致傳統(tǒng)MOS管混沌電路的結(jié)構(gòu)顯得仍然復(fù)雜。
[0046]綜上，為了推動MOS管混沌信號產(chǎn)生電路的最簡化結(jié)構(gòu)的發(fā)展，滿足主動測量等技術(shù)環(huán)節(jié)中的新混沌信號產(chǎn)生的急迫需求，具體指導(dǎo)MOS管集成水平的模擬混沌信號產(chǎn)生專用集成電路的創(chuàng)新設(shè)計參考，就具備了深遠(yuǎn)的現(xiàn)實的工程意義。
[0047]參見圖1示出了本發(fā)明一個實施例公開的一種混沌電路的電路結(jié)構(gòu)示意圖。
[0048]該混沌電路包括3個電路模塊，即第一頻率產(chǎn)生電路、第二頻率產(chǎn)生電路以及有源分?jǐn)?shù)電容電路。其中，第一頻率產(chǎn)生電路與第二頻率產(chǎn)生電路的電路結(jié)構(gòu)相連，但輸出不同的頻率信號。
[0049]其中，第一頻率產(chǎn)生電路包括:第一PMOS管PM1、第一匪OS管匪1、第二匪OS管匪2、第三NMOS管匪3、第一電容Rl以及第一電阻Cl。
[0050]第二頻率產(chǎn)生電路包括:第二PMOS管PMl、第四匪OS管匪4、第五匪OS管匪5、第六NMOS管NM6、第二電阻R2以及第二電容C2。
[0051 ] 有源分?jǐn)?shù)電容電路包括:第三PMOS管PM3、第四PMOS管PM4以及第七NMOS管NM7。
[0052]下面介紹各個電路模塊中各個元器件的連接結(jié)構(gòu)以及各個電路模塊之間的連接結(jié)構(gòu)。
[0053]具體的，所述第一頻率產(chǎn)生電路中各個元器件的連接關(guān)系為:
[0054]所述第一 PMOS管PMl的柵極、所述第一 NMOS管匪I的柵極、所述第二 NMOS管匪2的柵極、所述第一電容Cl相連，且接地。
[0055]所述第一 PMOS管PMl的源極與自身的襯底、電源相連，所述第一 PMOS管PMl的漏極與所述第一 NMOS管NMl的漏極相連。
[0056]所述第一匪OS管匪I的源極與自身的襯底相連，且與所述第二NMOS管NM2的漏極相連。
[0057]所述第二NMOS管NM2的源極與自身的襯底相連，且接地。
[0058]所述第一電阻Rl跨接在所述第一PMOS管PMl的柵極和漏極之間。
[0059]所述第三匪OS管匪3的漏極與電源相連，源極與所述第二匪OS管匪2的漏極相連，柵極與所述第一 PMOS管PMl的漏極相連，所述第三NMOS管匪3的柵極為所述混沌電路的第一信號輸出端VI。
[0060]需要說明的是，所述第二頻率產(chǎn)生電路的電路連接結(jié)構(gòu)與上述第一頻率產(chǎn)生電路的電路連接結(jié)構(gòu)相同，具體的:
[0061 ] 所述第二 PMOS管PM2的柵極、所述第四NMOS管匪4的柵極、所述第五NMOS管匪5的柵極、所述第二電容C2相連，且接地。
[0062]所述第二 PMOS管PM2的源極與襯底相連，且與電源相連，所述第二 PMOS管PM2的漏極與所述第四NMOS管NM4的漏極相連。
[0063]所述第四NMOS管NM4的源極與襯底相連，且與所述第五NMOS管NM5的漏極相連。
[0064]所述第五NMOS管NM5的源極與襯底相連，且接地；
[0065]所述第二電阻R2的一端與所述第二PMOS管PM2的柵極相連，另一端與所述第二PMOS管PM2的漏極相連。
[0066]所述第六匪OS管匪6的漏極與電源相連，源極與所述第五匪OS管匪5的漏極相連，柵極與所述第二 PMOS管PM2的漏極相連。
[0067]所述有源分?jǐn)?shù)電容電路中各個元器件的連接結(jié)構(gòu)具體為:
[0068]有源分?jǐn)?shù)電容電路中的所述第三PMOS管PM3的柵極、所述第四PMOS管PM4的柵極以及所述第七NMOS管NM7的柵極相連。
[0069]所述第三PMO管PM3的源極與襯底相連，且與電源相連，漏極與所述第四PMOS管PM4的源極相連。
[0070]所述第四PMOS管PM4的源極與襯底相連，漏極與所述第七NMOS管NM7的漏極相連。[0071 ] 所述七NMOS管NM7的源極與襯底相連，且接地。
[0072]需要說明的是，上述各個電路模塊之間的電路連接結(jié)構(gòu)具體為:
[0073]所述第一頻率產(chǎn)生電路中的所述第三匪OS管匪3柵極與所述有源分?jǐn)?shù)電容電路中的所述第三PMOS管PM3的漏極相連。
[0074]所述第二頻率產(chǎn)生電路中的所述第六WOS管匪6的襯底與所述有源分?jǐn)?shù)電容電路中的所述第四PMOS管PM4的漏極相連，且作為所述混沌電路的第二信號輸出端V2。
[0075]所述第二頻率產(chǎn)生電路中的所述第六WOS管匪6的柵極分別與所述有源分?jǐn)?shù)電容電路中的所述第三PMOS管PM3的柵極、所述第四PMOS管PM4的柵極以及所述第七匪OS管匪7的柵極相連。
[0076]本申請公開了一種混沌電路。本發(fā)明對基于兩個頻率產(chǎn)生模塊和一個非線性模塊構(gòu)造的混沌電路的結(jié)構(gòu)進(jìn)行簡化，其核心包括兩路四管的頻率產(chǎn)生電路和一路三管的有源分?jǐn)?shù)電容電路作為非線性模塊。與現(xiàn)有技術(shù)相比，本發(fā)明較大地簡化了已知的MOS管實現(xiàn)的混沌電路結(jié)構(gòu)，基于11個MOS管、兩個電阻以及兩個電容即可實現(xiàn)混沌信號的輸出，設(shè)計原理充分利用了較少管子實現(xiàn)滯回，找到了反饋線的合適饋入點，能達(dá)到采用較少MOS管的電路結(jié)構(gòu)產(chǎn)生混沌的目的，同時保留了實現(xiàn)模擬信號混沌的時域復(fù)雜性和帶寬頻譜特性。
[0077]可選的，為了更好的實現(xiàn)混沌信號的輸出，在本發(fā)明公開的其他實施例總對該混沌電路中各個元器件的參數(shù)進(jìn)行了限定。
[0078]具體的，該混沌電路的電源的供電電壓為300mV?500mV。
[0079]所述第一 PMOS管和所述第二 PMOS管的寬長比為2.5mm/200nm。
[0080]所述第三PMOS管和所述第四PMOS管的寬長比為2mm/500nm。[0081 ] 所述第一NMOS管和所述第四NMOS管的寬長比為1.5mm/500nm。
[0082]所述第二 NMOS管和所述第五NMOS管的寬長比為2.2mm/500nm。
[0083 ] 所述第三NMOS管和所述第六NMOS管的寬長比為2mm/500nm。
[0084]所述第七NMOS管的寬長比為400um/500nm。
[0085]所述第一電阻和所述第二電阻的阻值范圍為7ΜΩ?1MΩ。
[0086]所述第一電容和所述第二電容的電容值范圍為23pF?33pF。
[0087]為了說明采用本發(fā)明公開的混沌電路可輸出混沌信號，且輸出的混沌信號保留了實現(xiàn)模擬信號混沌的時域復(fù)雜性和帶寬頻譜特性。參見圖2?圖4。圖2示出了本發(fā)明一種混沌電路的第一信號輸出端和第二信號輸出端輸出的混沌信號的信號時域圖；圖3示出了本發(fā)明一種混沌電路的第一信號輸出端輸出的混沌信號的頻域圖；圖4示出了本發(fā)明一種混沌電路的第二信號輸出端輸出的混沌信號的頻域圖。其中，在圖2中上部分圖像為第一信號輸出端Vl輸出的混沌信號的時域圖，下部分圖像為第二信號輸出端V2輸出的混沌信號的時域圖。
[0088]最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0089]本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。
[0090]對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【主權(quán)項】
1.一種混沌電路，其特征在于，包括:第一頻率產(chǎn)生電路、第二頻率產(chǎn)生電路以及有源分?jǐn)?shù)電容電路； 其中，所述第一頻率產(chǎn)生電路包括:第一PMOS管、第一匪OS管、第二匪OS管、第三匪OS管、第一電容以及第一電阻； 所述第一 PMOS管的柵極、所述第一匪OS管的柵極、所述第二匪OS管的柵極和所述第一電容相連，且接地； 所述第一PMOS管的源極與自身的襯底相連，且與電源相連，所述第一PMOS管的漏極與所述第一 NMOS管的漏極相連； 所述第一 NMOS管的源極與自身的襯底相連，且與所述第二 NMOS管的漏極相連； 所述第二 NMOS管的源極與自身的襯底相連，且接地； 所述第一電阻的一端與所述第一 PMOS管的柵極相連，另一端與所述第一 PMOS管的漏極相連； 所述第三匪OS管的漏極與電源相連，源極與所述第二匪OS管的漏極相連，柵極與所述第一 PMOS管的漏極相連，所述第三NMOS管的柵極為所述混沌電路的第一信號輸出端； 所述第二頻率產(chǎn)生電路包括:第二 PMOS管、第四NMOS管、第五匪OS管、第六匪OS管、第二電阻以及第二電容； 所述第二 PMOS管的柵極、所述第四匪OS管的柵極、所述第五匪OS管的柵極和所述第二電容相連，且接地； 所述第二PMOS管的源極與自身的襯底相連，且與電源相連，所述第二PMOS管的漏極與所述第四NMOS管的漏極相連； 所述第四NMOS管的源極與自身的襯底相連，且與所述第五NMOS管的漏極相連； 所述第五NMOS管的源極與自身的襯底相連，且接地； 所述第二電阻的一端與所述第二 PMOS管的柵極相連，另一端與所述第二 PMOS管的漏極相連； 所述第六匪OS管的漏極與電源相連，源極與所述第五匪OS管的漏極相連，柵極與所述第二 PMOS管的漏極相連； 所述有源分?jǐn)?shù)電容電路包括:第三PMOS管、第四PMOS管以及第七NMOS管； 所述第三PMOS管的柵極、所述第四PMOS管的柵極以及所述第七NMOS管的柵極相連； 所述第三PMO管的源極與自身的襯底相連，且與電源相連，漏極與所述第四PMOS管的源極相連； 所述第四PMOS管的源極與自身的襯底相連，漏極與所述第七NMOS管的漏極相連 所述七NMOS管的源極與自身的襯底相連，且接地； 所述第一頻率產(chǎn)生電路中的所述第三匪OS管的襯底與所述有源分?jǐn)?shù)電容電路中的所述第三PMOS管的漏極相連； 所述第二頻率產(chǎn)生電路中的所述第六匪OS管的襯底與所述有源分?jǐn)?shù)電容電路中的所述第四PMOS管的漏極相連，且作為所述混沌電路的第二信號輸出端； 所述第二頻率產(chǎn)生電路中的所述第六匪OS管的柵極分別與所述有源分?jǐn)?shù)電容電路中的所述第三PMOS管的柵極、所述第四PMOS管的柵極以及所述第七NMOS管的柵極相連。2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電源的供電電壓為300mV?500mV。3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一PMOS管和所述第二 PMOS管的寬長比為2.5mm/200nm ； 所述第三PMOS管和所述第四PMOS管的寬長比為2mm/500nm; 所述第一 NMOS管和所述第四NMOS管的寬長比為1.5mm/500nm; 所述第二 NMOS管和所述第五NMOS管的寬長比為2.2mm/500nm; 所述第三NMOS管和所述第六NMOS管的寬長比為2mm/500nm; 所述第七NMOS管的寬長比為400um/500nm。4.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一電阻和所述第二電阻的阻值范圍為7ΜΩ ?10ΜΩ。5.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一電容和所述第二電容的電容值范圍為23pF?33pF。
【文檔編號】H03K19/094GK105978552SQ201610278918
【公開日】2016年9月28日
【申請日】2016年4月28日
【發(fā)明人】李文石, 肖鵬, 姜敏
【申請人】蘇州大學(xué)