模數(shù)轉(zhuǎn)換器以及流水線模數(shù)轉(zhuǎn)換器的制造方法
【專利說明】模數(shù)轉(zhuǎn)換器以及流水線模數(shù)轉(zhuǎn)換器
[0001]“本申請(qǐng)為2012年01月20日遞交的申請(qǐng)?zhí)枮?01210019221.4，發(fā)明名稱為模數(shù)轉(zhuǎn)換器以及流水線模數(shù)轉(zhuǎn)換器的分案申請(qǐng)。”
技術(shù)領(lǐng)域
[0002]本發(fā)明有關(guān)模數(shù)轉(zhuǎn)換器，更具體地有關(guān)一種可減少比較器使用數(shù)量的模數(shù)轉(zhuǎn)換器以及流水線模數(shù)轉(zhuǎn)換器。
【背景技術(shù)】
[0003]便攜式數(shù)字多媒體消費(fèi)電子系統(tǒng)中，對(duì)模擬信號(hào)進(jìn)行處理時(shí)需要高速、低功耗的模數(shù)轉(zhuǎn)換器(Analog-to-Digital Convertor，以下簡稱為ADC)，其中，流水線(pipeline)ADC是一種既能實(shí)現(xiàn)高速又能實(shí)現(xiàn)高精度的流水線結(jié)構(gòu)的ADC，流水線ADC的采樣速率可高達(dá)每秒鐘幾十兆采樣點(diǎn)，甚至每秒鐘上百兆采樣點(diǎn)，即采樣速率為幾十MS/s，甚至上百M(fèi)S/s，這一特性使得流水線ADC成為消費(fèi)電子系統(tǒng)中常用的模數(shù)轉(zhuǎn)換器件。
[0004]圖1A是傳統(tǒng)的流水線ADC的架構(gòu)示意圖。如圖1A所示，流水線ADC包括多級(jí)(stage)流水線電路結(jié)構(gòu)，以第二級(jí)(Stage 2)流水線電路為例(見圖1A下方所示虛線框部分)，其包括采樣保持(sample-and-hold，以下簡稱為S/Η)電路、子ADC(sub ADC)電路、子數(shù)模轉(zhuǎn)換(sub Digital-to-Analog Convertor，以下簡稱為子DAC)電路、減法器電路以及余量放大器(residue amp)電路，其中，子ADC電路用于對(duì)模擬信號(hào)輸入量Vin量化，進(jìn)行模數(shù)轉(zhuǎn)換，并輸出與該模擬信號(hào)輸入量Vin對(duì)應(yīng)的數(shù)字量，即二進(jìn)制的數(shù)字信號(hào)；子DAC電路對(duì)該子ADC電路輸出的數(shù)字量進(jìn)行處理，并輸出對(duì)應(yīng)的模擬信號(hào)量；減法器電路用于將模擬信號(hào)輸入量Vin與該子DAC電路輸出的模擬信號(hào)量相減，并通過余量放大器電路放大處理后，得到模擬信號(hào)輸入量Vin的余量信號(hào)Vout，以將該余量信號(hào)Vout作為下一級(jí)流水線電路的模擬信號(hào)輸入量，由下一級(jí)流水線電路進(jìn)行處理。流水線電路中的S/H電路、子DAC電路、減法器電路和余量放大器電路可統(tǒng)稱為乘法數(shù)模轉(zhuǎn)換器(MultiplyingDigital-to-Analog Convertor，以下簡稱為 MDAC)。
[0005]圖1B為傳統(tǒng)流水線ADC中3.5bits MDAC與子ADC電路結(jié)構(gòu)示意圖；圖1C為圖1B中電路輸入輸出特性的示意圖。如圖1B和圖1C所示，對(duì)于3.5bits精度的流水線電路來說，其中的子ADC電路10包括14個(gè)并聯(lián)結(jié)構(gòu)的比較器101，各比較器的輸入端的比較電壓(即采樣電壓)分別為Vr1-Vr 14，即采樣電壓為14個(gè)等級(jí)，子ADC電路10輸入輸出特性可參見圖1C所示，其中Vrl為-13/16Vr，Vrl4為13/16Vr。該傳統(tǒng)流水線ADC中，子ADC中比較器的數(shù)量為14個(gè)，比較器數(shù)量多，比較器占用電路面積大，電路功耗較高。
[0006]綜上，傳統(tǒng)流水線ADC中子ADC中比較器數(shù)量較多，占用電路面積大，功耗高，而且隨著流水線電路精度的增加，流水線電路中比較器的數(shù)量也將會(huì)增加，從而導(dǎo)致整個(gè)流水線電路面積大，流水線ADC功耗將會(huì)非常高。

【發(fā)明內(nèi)容】

[0007]為了解決現(xiàn)有技術(shù)中的缺陷，本發(fā)明提供一種模數(shù)轉(zhuǎn)換器以及流水線模數(shù)轉(zhuǎn)換器，可有效減少流水線電路中比較器的使用數(shù)量，減少流水線電路的占用電路面積，降低電路功耗。
[0008]本發(fā)明提供一種模數(shù)轉(zhuǎn)換器，包括第一比較電路、第二比較電路、采樣電壓提供電路和編碼器電路，其中:所述采樣電壓提供電路，用于為所述第一比較電路提供第一組比較電壓，為所述第二比較電路提供第二組比較電壓；所述第一比較電路，與所述采樣電壓提供電路連接，用于在所述第一組比較電壓中的各第一比較電壓下，對(duì)模擬信號(hào)輸入量進(jìn)行比較處理并輸出第一比較數(shù)字量；所述第二比較電路，與所述采樣電壓提供電路和第一比較電路連接，用于根據(jù)所述第一比較數(shù)字量從所述第二組比較電壓中選擇對(duì)應(yīng)的第二比較電壓，在選擇的各第二比較電壓下對(duì)所述模擬信號(hào)輸入量進(jìn)行比較處理并輸出第二比較數(shù)字量；所述編碼器電路，與所述第一比較電路和第二比較電路連接，用于對(duì)所述第一比較數(shù)字量和第二比較數(shù)字量進(jìn)行編碼，輸出與所述模擬信號(hào)輸入量對(duì)應(yīng)的數(shù)字量。
[0009]本發(fā)明另提供一種流水線模數(shù)轉(zhuǎn)換器，包括:相互串聯(lián)連接的多級(jí)流水線電路，所述流水線電路包括子模數(shù)轉(zhuǎn)換器和乘法數(shù)模轉(zhuǎn)換器，所述子模數(shù)轉(zhuǎn)換器包括第一比較電路、第二比較電路、采樣電壓提供電路和編碼器電路，其中:所述采樣電壓提供電路，用于為所述第一比較電路提供第一組比較電壓，為所述第二比較電路提供第二組比較電壓；所述第一比較電路，與所述采樣電壓提供電路連接，用于在所述第一組比較電壓中的各第一比較電壓下，對(duì)模擬信號(hào)輸入量進(jìn)行比較處理并輸出第一比較數(shù)字量；所述第二比較電路，與所述采樣電壓提供電路和第一比較電路連接，用于根據(jù)所述第一比較數(shù)字量從所述第二組比較電壓中選擇對(duì)應(yīng)的第二比較電壓，在選擇的各第二比較電壓下對(duì)所述模擬信號(hào)輸入量進(jìn)行比較處理并輸出第二比較數(shù)字量；所述編碼器電路，與所述第一比較電路和第二比較電路連接，用于對(duì)所述第一比較數(shù)字量和第二比較數(shù)字量進(jìn)行編碼，輸出與所述模擬信號(hào)輸入量對(duì)應(yīng)的數(shù)字量。
[0010]本發(fā)明提供的模數(shù)轉(zhuǎn)換器，通過設(shè)置兩個(gè)比較電路對(duì)模擬信號(hào)輸入量分別進(jìn)行處理，可通過第一比較電路確認(rèn)出模擬信號(hào)輸入量的大致范圍后，再利用第二比較電路在該范圍內(nèi)對(duì)模擬信號(hào)進(jìn)行比較處理，可有效減少比較電路中比較器的使用數(shù)量，從而可節(jié)省比較器占用的電路面積，減少電路功耗。本發(fā)明提供的模數(shù)轉(zhuǎn)換器應(yīng)用于流水線模數(shù)轉(zhuǎn)換器時(shí)，可有效減少整個(gè)流水線電路中比較器的使用數(shù)量，節(jié)省比較器占用的電路面積，提高流水線電路的集成度，降低電路功耗。
【附圖說明】
[0011]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單的介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0012]圖1A是傳統(tǒng)流水線ADC的架構(gòu)示意圖；
[0013]圖1B為傳統(tǒng)流水線ADC中3.5bits MDAC與子ADC電路結(jié)構(gòu)示意圖；
[0014]圖1C為圖1B中電路輸入輸出特性的示意圖；
[0015]圖2為本發(fā)明實(shí)施例一提供的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0016]圖3為本發(fā)明實(shí)施例二提供的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0017]圖4A為本發(fā)明實(shí)施例三提供的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0018]圖4B為圖4A中各比較電路的比較機(jī)制示意圖；
[0019]圖4C為圖4A中控制時(shí)序不意圖；
[0020]圖4D為與圖4A對(duì)應(yīng)的電路原理結(jié)構(gòu)示意圖；
[0021]圖5為本發(fā)明實(shí)施例四提供的流水線模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0022]圖6A為本發(fā)明實(shí)施例五提供的流水線模數(shù)轉(zhuǎn)換器的兩級(jí)流水線電路中第一乘法數(shù)模轉(zhuǎn)換器、第二乘法數(shù)模轉(zhuǎn)換器和子模數(shù)轉(zhuǎn)換器具體實(shí)現(xiàn)的電路結(jié)構(gòu)示意圖；
[0023]圖6B為圖6A中的電路工作時(shí)序示意圖。
【具體實(shí)施方式】
[0024]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0025]圖2為本發(fā)明實(shí)施例一提供的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖。如圖2所示，本實(shí)施例模數(shù)轉(zhuǎn)換器包括:第一比較電路1、第二比較電路2、采樣電壓提供電路3和編碼器電路4，其中:
[0026]采樣電壓提供電路3，用于為第一比較電路I提供第一組比較電壓，為第二比較電路2提供第二組比較電壓；
[0027]第一比較電路1，與采樣電壓提供電路3連接，用于在第一組比較電壓的各第一比較電壓下，對(duì)模擬信號(hào)輸入量Vin進(jìn)行比較處理并輸出第一比較數(shù)字量；
[0028]第二比較電路2，與采樣電壓提供電路3和第一比較