解碼轉(zhuǎn)壓裝置及應(yīng)用所述解碼轉(zhuǎn)壓裝置的數(shù)字模擬轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電壓轉(zhuǎn)換及數(shù)字模擬轉(zhuǎn)換技術(shù)領(lǐng)域，尤其涉及一種解碼轉(zhuǎn)壓裝置及應(yīng)用所述解碼轉(zhuǎn)壓裝置的數(shù)字模擬轉(zhuǎn)換器。
【背景技術(shù)】
[0002]電壓轉(zhuǎn)換電路通常是用來將低電壓的控制信號(hào)轉(zhuǎn)換為高電壓的控制信號(hào)，例如:應(yīng)用在液晶顯示器時(shí)，通常需要將數(shù)字控制信號(hào)由低電壓轉(zhuǎn)換成高電壓，用以驅(qū)動(dòng)薄膜晶體管，故需要通過電壓轉(zhuǎn)換電路來完成對(duì)應(yīng)操作。
[0003]圖1為現(xiàn)有解碼轉(zhuǎn)壓裝置100的示意圖，當(dāng)數(shù)據(jù)A[1:0]傳入時(shí)，其高電位及低電位分別為VCC及VSS，經(jīng)過解碼器110后，分別產(chǎn)生解碼信號(hào)SO?S3，其中解碼信號(hào)SO?S3的高電位及低電位仍為VCC及VSS。再經(jīng)過四個(gè)轉(zhuǎn)壓器(Level Shifter, LS) 120，分別產(chǎn)生轉(zhuǎn)壓解碼信號(hào)SOH?S3H，此時(shí)解碼信號(hào)SOH?S3H的高電位及低電位仍為VDDA及VSS。
[0004]圖2為所述現(xiàn)有解碼轉(zhuǎn)壓裝置100的部分電路圖。由圖2的電路可知，所述解碼器至少需要四組解碼電路210分別解出解碼信號(hào)SO?S3，一組解碼電路至少由四個(gè)晶體管組成，以及，一轉(zhuǎn)壓器(LS) 120至少由四個(gè)晶體管組成，此還不包含反相器所需的晶體管，因此現(xiàn)有解碼轉(zhuǎn)壓裝置100至少包含44個(gè)晶體管，其中，四個(gè)轉(zhuǎn)壓器(LS) 120包含16個(gè)晶體管，四組解碼電路210包含16個(gè)晶體管，四個(gè)反相器(inverter)包含12個(gè)晶體管。因此現(xiàn)有技術(shù)經(jīng)由解碼器110再到轉(zhuǎn)壓器(LS) 120，除了增加布局面積之外，也增加功率消耗。因此，現(xiàn)有解碼轉(zhuǎn)壓裝置仍存在改善的空間。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供一解碼轉(zhuǎn)壓裝置及應(yīng)用所述解碼轉(zhuǎn)壓裝置之?dāng)?shù)字模擬轉(zhuǎn)換器，可大幅減少所使用的晶體管數(shù)目，減少電路所占晶圓的面積，而達(dá)到降低成本及減少功耗的功能。
[0006]本發(fā)明提供一種解碼轉(zhuǎn)壓裝置，包含:
[0007]第一解碼轉(zhuǎn)壓器，具有第一輸入端至第四輸入端、第一輸出端、第二輸出端、第一致能端、第二致能端、第一重置輸入端、及第二重置輸入端，所述第一輸入端至所述第四輸入端分別接收第一信號(hào)、第一反相信號(hào)、第二信號(hào)、及第二反相信號(hào)。
[0008]第二解碼轉(zhuǎn)壓器，具有第五至第八輸入端、第三輸出端、第四輸出端、第三致能端、及四致能端，第三重置輸入端、及第四重置輸入端，所述第五輸入端至第八輸入端分別接收所述第一信號(hào)、所述第一反相信號(hào)、所述第二信號(hào)、及所述第二反相信號(hào)。
[0009]所述第一致能端連接至所述第四輸出端，所述第二致能端連接至所述第三輸出端，所述第三致能端連接至所述第二輸出端，所述第四致能端連接至所述第一輸出端，所述第一重置輸入端和第三重置輸入端接收重置信號(hào)，所述第二重置輸入端和第四重置輸入端接收重置反相信號(hào)。
[0010]本發(fā)明還提供一種應(yīng)用解碼轉(zhuǎn)壓裝置的數(shù)字模擬轉(zhuǎn)換器，將一 2Xn位的輸入數(shù)據(jù)轉(zhuǎn)換成一模擬輸出信號(hào)，η為正整數(shù)，包含:
[0011]拴鎖器裝置，接收并拴鎖所述2Χη位的輸入數(shù)據(jù)，以產(chǎn)生一 2Χη位的拴鎖數(shù)據(jù)；
[0012]η個(gè)解碼轉(zhuǎn)壓裝置，連接至所述拴鎖裝置，所述η個(gè)解碼轉(zhuǎn)壓裝置分別接收2 X η位的拴鎖數(shù)據(jù)中的2位的拴鎖數(shù)據(jù)，用以產(chǎn)生第一控制信號(hào)至第四控制信號(hào)；以及
[0013]一電壓選擇裝置，具有η層選擇器組；
[0014]第j組的第一至第四控制信號(hào)控制所述η層選擇器組中的第j層選擇器組的選擇器，當(dāng)中j為正整數(shù)的索引值。
[0015]本發(fā)明技術(shù)相較于現(xiàn)有解碼轉(zhuǎn)壓裝置或是數(shù)字至模擬轉(zhuǎn)裝置，均可大幅減少晶體管數(shù)目，減少電路所占晶圓的面積，而達(dá)成降低成本及減少功耗的功能。
【附圖說明】
[0016]圖1為現(xiàn)有解碼轉(zhuǎn)壓裝置的示意圖。
[0017]圖2為現(xiàn)有解碼轉(zhuǎn)壓裝置的部分電路圖。。
[0018]圖3為本發(fā)明一種解碼轉(zhuǎn)壓裝置的系統(tǒng)方塊圖。
[0019]圖4為本發(fā)明解碼轉(zhuǎn)壓器的電路圖。。
[0020]圖5為本發(fā)明種解碼轉(zhuǎn)壓裝置的仿真示意圖。
[0021]圖6為現(xiàn)有6位數(shù)字至模擬轉(zhuǎn)裝置的電路圖。
[0022]圖7為本發(fā)明一種應(yīng)用解碼轉(zhuǎn)壓裝置的數(shù)字模擬轉(zhuǎn)換器的方塊圖。
[0023]圖8A為本發(fā)明電壓選擇裝置的電路示意圖。
[0024]圖8B為本發(fā)明電壓選擇裝置的電路圖。
[0025]【符號(hào)說明】
[0026]解碼轉(zhuǎn)壓裝置100 解碼器110
[0027]轉(zhuǎn)壓器120解碼電路210
[0028]解碼轉(zhuǎn)壓裝置300
[0029]第一解碼轉(zhuǎn)壓器310第二解碼轉(zhuǎn)壓器320
[0030]第一反相器330 第二反相器340
[0031]拴鎖器410第一輸入?yún)^(qū)塊420
[0032]第二輸入?yún)^(qū)塊430
[0033]6位數(shù)字至模擬轉(zhuǎn)裝置600
[0034]拴鎖裝置610轉(zhuǎn)壓器620
[0035]反相器630電壓選擇裝置640
[0036]應(yīng)用解碼轉(zhuǎn)壓裝置的數(shù)字模擬轉(zhuǎn)換器700
[0037]拴鎖裝置710電壓選擇裝置730
[0038]解碼轉(zhuǎn)壓裝置300，301, 302, 303
[0039]選擇器組810，810-1，810-2，810-3，810-1, 810-j, 810_n
【具體實(shí)施方式】
[0040]圖3為本發(fā)明一種解碼轉(zhuǎn)壓裝置300的系統(tǒng)方塊圖，其包含第一解碼轉(zhuǎn)壓器310及第二解碼轉(zhuǎn)壓器320、第一反相器330及第二反相器340。所述第一解碼轉(zhuǎn)壓器310具有第一至第四輸入端(IN1、IN2、IN3、IN4)、第一輸出端(OUTlB)、第二輸出端(0UT2B)、第一致能端(ENl)、第二致能端(EN2)、第一重置輸入端(Rstl)、及第二重置輸入端(RstlB)，所述第一至第四輸入端(IN1、IN2、IN3、IN4)分別接收第一信號(hào)(Al)、第一反相信號(hào)(AlB)、第二信號(hào)(A2)、及第二反相信號(hào)A2B)。所述第二解碼轉(zhuǎn)壓器320具有第五至第八輸入端(IN5、IN6、IN7、IN8)、第三輸出端(0UT3B)、第四輸出端(0UT4B)、第三致能端(EN3)、及第四致能端(EN4)，第三重置輸入端(Rst2)、及第四重置輸入端(Rst2B)，所述第五至第八輸入端(IN5、IN6、IN7、IN8)分別接收所述第一信號(hào)(Al)、第一反相信號(hào)(AlB)、所述第二信號(hào)(A2)、及第二反相信號(hào)(A2B)。其中，所述第一致能端(ENl)連接至所述第四輸出端(0UT4B)，所述第二致能端(EN2)連接至所述第三輸出端(0UT3B)，所述第三致能端(EN3)連接至所述第二輸出端(0UT2B)，所述第四致能端(EN4)連接至所述第一輸出端(0UT4B)。
[0041]所述第一解碼轉(zhuǎn)壓器310與所述第二解碼轉(zhuǎn)壓器320具有相同架構(gòu)。
[0042]圖4為本發(fā)明解碼轉(zhuǎn)壓器的電路圖。如圖4所示，所述第一解碼轉(zhuǎn)壓器310包含拴鎖器410、第一輸入?yún)^(qū)塊420、第二輸入?yún)^(qū)塊430、及第一至第四切換器(SW1、SW2、SW3、SW4)。所述第一輸入?yún)^(qū)塊經(jīng)所述第一切換器和第二切換器耦接所述拴鎖器，所述第二輸入?yún)^(qū)塊連接所述第一所述第二輸入?yún)^(qū)塊經(jīng)所述第三切換器和第四切換器耦接所述拴鎖器，所述第一至第二切換器由重置信號(hào)控制其導(dǎo)通/斷開，所述第三至第四切換器由重置反相信號(hào)控制其導(dǎo)通/斷開。
[0043]所述拴鎖器包含第一 PMOS晶體管(MPl)、一第二 PMOS晶體管(MP2)。所述第一輸入?yún)^(qū)塊420包含第一至第四NMOS晶體管(MNl、麗2、麗3、MN4)。所述第二輸入?yún)^(qū)塊包含第三至第六 PMOS 晶體管(MP3、MP4、MP5、MP6)。
[0044]所述第一PMOS晶體管(MPl)的源極(S)連接至一高電壓(VDDA)，其柵極(g)連接至所述第一輸出端(OUTlB)，其漏極⑷連接至所述第二 PMOS晶體管(MP2)的柵極(g)，所述第二PMOS晶體管(MP2)的源極(s)連接至所述高電壓(VDDA)，其漏極(d)連接至所述第一 PMOS晶體管(MPl)的柵極(g)。
[0045]所述第一切換器(SWl)的第一端(a)連接至所述第一 PMOS晶體管(MPl)的漏極(d)，其第二端(b)連接至所述第三NMOS晶體管(MN3)的漏極(d)，其控制端(c)接收一重置信號(hào)(Reset)。所述第二切換器(SW2)的第一端(a)連接至所述第二 PMOS晶體管(MP2)的漏極(d)，其第二端(b)連接至所述第四NMOS晶體管(MN4)的漏極(d)，其控制端(c)接收所述重置信號(hào)(Reset)。
[0046]所述第三NMOS晶體管(MN3)的柵極(g)接收所述第二信號(hào)(A2)，其源極(S)連接至所述第一 NMOS晶體管(MNl)的漏極(d)，第一 NMOS晶體管(MNl)的柵極(g)接收所述第一信號(hào)(Al)，其源極(s)連接至一低電位(VSS)。
[0047]第四NMOS晶體管(MN4)的柵極(g)接收所述第二信號(hào)的反相信號(hào)(A2B)，其源極(s)連接至所述第二 NMOS晶體管(MN2)的漏極(d)，第二 NMOS晶體管(MN2)的柵極(g)接收所述第一信號(hào)的反相信號(hào)(AlB)，其源極(s)連接至所述低電位(VSS)。
[0048