嵌入式板及其制造方法
【專利說(shuō)明】嵌入式板及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2014年2月28日遞交的題為“嵌入式板及其制造方法”的韓國(guó)專利申請(qǐng)N0.10-2014-0024458的優(yōu)先權(quán)，該申請(qǐng)?jiān)诖苏w作為參考結(jié)合到本申請(qǐng)中。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及一種嵌入式板及其制造方法。
【背景技術(shù)】
[0004]隨著對(duì)多功能、小巧、纖薄的移動(dòng)電話和用于信息技術(shù)(IT)的電子器件需求的提升，需要一種能夠?qū)⒅T如集成電路(IC)、半導(dǎo)體片(semiconductor chip)、有源器件和無(wú)源器件等電子元件嵌入板以滿足工藝要求的技術(shù)。目前，已研發(fā)出通過(guò)多種方式將元件嵌入板的工藝。
[0005]根據(jù)一般的元件嵌入式板，在板的絕緣層內(nèi)形成腔，并將電子元件，例如各種器件、集成電路(ICs)和半導(dǎo)體片嵌入到所述腔內(nèi)。接著，將粘合樹(shù)脂，例如預(yù)浸料施覆在所述腔內(nèi)和絕緣層上，以使所述電子元件嵌入到絕緣層內(nèi)。如上所述，通過(guò)施覆粘合樹(shù)脂就可以固定電子元件，并形成了絕緣層。
[0006][現(xiàn)有技術(shù)文件]
[0007][專利文件]
[0008](專利文件I)美國(guó)專利N0.7886433

【發(fā)明內(nèi)容】

[0009]本發(fā)明致力于提供一種能夠提高電特性的嵌入式板及其制造方法。
[0010]進(jìn)一步，本發(fā)明致力于通過(guò)去除不必要的電路層來(lái)提供一種厚度更小的嵌入式板及其制造方法。
[0011]此外,本發(fā)明致力于提供一種能方便實(shí)現(xiàn)精細(xì)線路(fine circuit)的嵌入式板及其制造方法。
[0012]另外，本發(fā)明致力于提供一種能減少次品率的嵌入式板及其制造方法。
[0013]根據(jù)本發(fā)明的一種優(yōu)選實(shí)施方式，提供一種嵌入式板，該嵌入式板包括:外層絕緣層；電子器件，該電子器件設(shè)置在外層絕緣層內(nèi)；外層電路層，該外層電路層形成為從所述外層絕緣層的一個(gè)表面上突出；第一通路(via)，該第一通路形成在外層絕緣層上，并將所述電子器件電連接于外層電路層；以及疊加層(building up layer),該疊加層形成在所述外層絕緣層的另一個(gè)表面上，并包括疊加絕緣層和疊加電路層。
[0014]所述疊加電路層形成為多層。
[0015]多層疊加電路層中的一層形成為從疊加絕緣層的一個(gè)表面上突出，多層疊加電路層的其它層形成為嵌入在疊加絕緣層的另一個(gè)表面。
[0016]所述嵌入式板還可包括:第二通路，該第二通路形成在外層絕緣層上，并將外層電路層電連接于疊加電路層。
[0017]所述嵌入式板還可包括:第一金屬柱，該第一金屬柱形成在外層絕緣層上，并將外層電路層電連接于疊加電路層。
[0018]所述嵌入式板還可包括:第二金屬柱，該第二金屬柱形成在疊加電路層的一個(gè)表面上；以及第三通路，該第三通路形成在所述第二金屬柱的一個(gè)表面上，并將第二金屬柱電連接于外層電路層。
[0019]所述嵌入式板還可包括:保護(hù)層，該保護(hù)層形成在所述外層電路層和所述外層絕緣層的一個(gè)表面和所述疊加層的另一個(gè)表面上。
[0020]所述保護(hù)層可以由阻焊劑形成。
[0021 ] 所述嵌入式板還包括粘合層，該粘合層形成在電子器件和疊加層之間。
[0022]根據(jù)本發(fā)明的另一優(yōu)選實(shí)施方式，提供一種制造嵌入式板的方法，該方法包括:制造承載件(carrier member);在承載件的一個(gè)表面或兩個(gè)表面上形成疊加層,該疊加層包括疊加電路層和疊加絕緣層；將電子器件設(shè)置在疊加層的一個(gè)表面上；在疊加層的一個(gè)表面上形成外層絕緣層以包埋電子器件；在外層絕緣層上形成外層電路層和將所述外層電路層電連接于所述電子器件的第一通路；以及移除承載件。
[0023]在形成疊加層時(shí)，可以將疊加電路層形成為多層。
[0024]在形成疊加層時(shí)，可以多層疊加電路層中的一層形成為從疊加絕緣層的一個(gè)表面上突出，多層疊加電路層的其它層形成為嵌入在疊加絕緣層的另一個(gè)表面。
[0025]設(shè)置所述電子器件可以包括在所述電子器件和所述疊加層之間形成粘合層。
[0026]形成所述外層電路層和第一通路可以包括，形成貫穿外層絕緣層的第二通路，從而將外層電路層電連接于疊加電路層。
[0027]本發(fā)明的方法還可以包括:在形成疊加層之后，在疊加電路層的一個(gè)表面上形成金屬柱。
[0028]在形成外層絕緣層時(shí)，外層絕緣層可以形成為將金屬柱的一個(gè)表面暴露在外部。
[0029]在形成外層電路層和第一通路時(shí)，外層電路層粘結(jié)于金屬柱的暴露在外部的一個(gè)表面上。
[0030]在形成外層絕緣層時(shí)，可以將外層絕緣層形成為包埋金屬柱。
[0031 ] 形成所述外層電路層和第一通路還可以包括在外層絕緣層內(nèi)形成第三通路，以將外層電路層電連接于金屬柱。
[0032]本發(fā)明的方法還可以包括:移除承載件后，在外層電路層和外側(cè)絕緣層的一個(gè)表面上以及疊加層的另一個(gè)表面上形成保護(hù)層。
[0033]所述保護(hù)層可以用阻焊劑形成。
【附圖說(shuō)明】
[0034]從以下結(jié)合附圖的詳細(xì)描述，可以更清晰地理解上述本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)，附圖中:
[0035]圖1是顯示根據(jù)本發(fā)明第一優(yōu)選實(shí)施方式的嵌入式板的示例性視圖；
[0036]圖2-圖9是顯示制造根據(jù)本發(fā)明第一優(yōu)選實(shí)施方式的嵌入式板的方法的示例性視圖；
[0037]圖10是顯示根據(jù)本發(fā)明第二優(yōu)選實(shí)施方式的嵌入式板的示例性視圖；
[0038]圖11-圖17是顯示制造根據(jù)本發(fā)明第二優(yōu)選實(shí)施方式的嵌入式板的方法的示例性視圖；
[0039]圖18是顯示根據(jù)本發(fā)明第三優(yōu)選實(shí)施方式的嵌入式板的示例性視圖；以及
[0040]圖19-圖25是顯示制造根據(jù)本發(fā)明第三優(yōu)選實(shí)施方式的嵌入式板的方法的示例性視圖。
【具體實(shí)施方式】
[0041]通過(guò)下文結(jié)合附圖對(duì)優(yōu)選實(shí)施方式的詳細(xì)描述，將能更清楚地理解本發(fā)明的目的、特征和優(yōu)點(diǎn)。在全部附圖中，相同的編號(hào)用于表示相同或類似的元件，并且省略對(duì)其的多余描述。另外，在以下描述中，術(shù)語(yǔ)“第一”、“第二”、“一側(cè)”、“另一側(cè)”等用于將特定元件與其它元件區(qū)分，但該元件的結(jié)構(gòu)不應(yīng)被這些術(shù)語(yǔ)局限。除此之外，在本發(fā)明的描述中，當(dāng)確定對(duì)相關(guān)技術(shù)的詳細(xì)描述將模糊本發(fā)明的主旨時(shí)，將省略對(duì)其的描述。
[0042]下面，將結(jié)合附圖詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施方式。
[0043]第一優(yōu)選實(shí)施方式
[0044]圖1是顯示根據(jù)本發(fā)明第一優(yōu)選實(shí)施方式的嵌入式板的示例性視圖。
[0045]參見(jiàn)圖1，根據(jù)本發(fā)明的第一優(yōu)選實(shí)施方式的嵌入式板100可以包括外層絕緣層140、電子器件120、外層電路層170、第一通路161、第二通路165、疊加層(build uplayer) 110、粘合層130、第一保護(hù)層181和第二保護(hù)層185。
[0046]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，外層絕緣層140通常可以由用作層間絕緣材料的復(fù)合聚合物樹(shù)脂制成。例如，外層絕緣層140可以由環(huán)氧系樹(shù)脂(如預(yù)浸材料、干膜式增層膜(ajinomoto build up film,ABF)、FR_4和雙馬來(lái)酸亞胺三嗪(bismaleimide triazine,BT)等)制成。但是，根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，形成外層絕緣層140的材料并不限于此。根據(jù)本發(fā)明優(yōu)選實(shí)施方式的外層絕緣層140可以選自電路板領(lǐng)域中公知的絕緣材料。根據(jù)本發(fā)明優(yōu)選實(shí)施方式的外層絕緣層140的厚度可以大于設(shè)置在外層絕緣層140中的電子器件120的厚度。
[0047]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，電子器件120可設(shè)置在外層絕緣層140的內(nèi)部。電子器件120可以是任意的有源器件和無(wú)源器件。舉例來(lái)說(shuō)，電子器件120可以是多層陶瓷電容器(MLCC)。
[0048]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，外層電路層170可形成在外層絕緣層140的一個(gè)表面上，且該外層電路層170可形成為從所述外層絕緣層140的所述一個(gè)表面突出。例如，夕卜層電路層170可以由銅(Cu)制成。但形成外層電路層170的材料并不限于銅。也就是說(shuō)，電路板領(lǐng)域內(nèi)用作電路的導(dǎo)電材料的任何材料都可應(yīng)用于外層電路層170，而不受任何限制。
[0049]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，外層絕緣層140內(nèi)可設(shè)置有第一通路161。第一通路161的一個(gè)面可粘結(jié)于外層電路層170，第一通路161的另一個(gè)面可粘結(jié)于電子器件120。外層電路層170通過(guò)第一通路161與電子器件120電連接。
[0050]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式的嵌入式板100中，電子器件120可以僅通過(guò)第一通路161與外層電路層170連接。因此，電子器件120與外層電路層170之間的電氣通路變短，從而可提高信號(hào)傳輸效率。
[0051]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，外層絕緣層140內(nèi)可設(shè)置有第二通路165。第二通路165的一個(gè)面粘結(jié)于外層電路層170，第二通路165的另一個(gè)面粘結(jié)于第二疊加電路層(build up circuit layer) 115上。即，外層電路層170通過(guò)第二通路165與第二疊加電路層115電連接。
[0052]本發(fā)明的優(yōu)選實(shí)施方式示例性描述了嵌入式板100形成有第一通路161和第二通路165，但并不限于此。也就是說(shuō)，根據(jù)本領(lǐng)域技術(shù)人員的選擇，嵌入式板100可形成有第一通路161和第二通路165中的任一者，或者在嵌入式板100的其它位置還可形成通路。
[0053]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，外層絕緣層140的另一個(gè)表面上可形成疊加層110。根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，疊加層110可以包括疊加絕緣層113和疊加電路層。
[0054]疊加絕緣層113通常可以由用作層間絕緣材料的復(fù)合聚合物樹(shù)脂制成。例如，疊加絕緣層113可以由環(huán)氧系樹(shù)脂(如預(yù)浸材料、干膜式增層膜(ABF)、FR-4和雙馬來(lái)酰亞胺三嗪(BT))制成。但根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，形成疊加絕緣層113的材料并不限于此。根據(jù)本發(fā)明的優(yōu)選實(shí)施方式的疊加絕緣層113可以是選自電路板領(lǐng)域中公知的絕緣材料。
[0055]疊加電路層可以由銅(Cu)制成。但是，形成疊加電路層180的材料并不限于銅。也就是，電路板領(lǐng)域內(nèi)用作電路的導(dǎo)電材料的任何材料可以用于疊加電路層180，而不受任何限制。
[0056]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，疊加電路層可以多層的方式形成。
[0057]為了方便理解，本發(fā)明的優(yōu)選實(shí)施方式將描述為:在疊加絕緣層113的一個(gè)面上形成疊加電路層以作為第二疊加電路層115，并在疊加絕緣層113的另一個(gè)面上形成疊加電路層以作為第一疊加電路層111。圖1圖示了三層形式的疊加電路層，但本發(fā)明的優(yōu)選實(shí)施方式不限于此。也就是，根據(jù)本領(lǐng)域技術(shù)人員的選擇，疊加電路層可形成為單層或多層。
[0058]根據(jù)本發(fā)明的優(yōu)選實(shí)施方式，第二疊加電路層115可以形成為從疊