一種基于晶體振蕩器電路的倍頻裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及振蕩器電路領域，更具體的說，是涉及一種基于晶體振蕩器電路的倍頻裝置。
【背景技術】
[0002]振蕩器電路可以產(chǎn)生穩(wěn)定的時基或參考時鐘信號，用于通信中的本振信號產(chǎn)生或系統(tǒng)時鐘。圖1為一種通用的集成晶體振蕩器電路結(jié)構圖，如圖1所示，其包括P型晶體管M1，N型晶體管M2，負載電容Cl和C2，電阻RO和晶體，晶體的兩端分別為Xl和X2。其工作原理為:N型晶體管M2和P型晶體管Ml組成的晶體管電路通過電阻RO的反饋，形成放大器，為有源電路和晶體組成的環(huán)路提供滿足晶體振蕩所需的增益要求，也即為振蕩提供能量，而負載電容Cl和C2通過移動相位來滿足晶體振蕩所需的相位要求。其中，晶體管電路中的N型晶體管M2和P型晶體管Ml的連接方式為:P型晶體管Ml的源端和襯底連接電源電壓，柵端連接晶體的Xl端，漏端連接晶體的X2端#型晶體管M2的源端和襯底連接地，柵端連接晶體的Xl端，漏端連接晶體的X2端。
[0003]圖1所示的晶體振蕩電路只能產(chǎn)生晶體本身特性決定的基波振蕩信號，通常都只能產(chǎn)生50MHz左右或以下的時基信號或參考時鐘信號。而在光通信和高速通信中，為了保證更好的通信性能，往往需要更高頻率(例如10MHz以上)的時基信號或參考時鐘信號。由于高頻率的基頻晶體本身成本很高，因此現(xiàn)有技術中，為了得到更高頻率的參考時鐘或時基信號，通常采用頻率綜合的方式，但是，采用頻率綜合的方式得到的高頻率的時基信號或參考時鐘信號的相位噪聲比較大，不能滿足高性能系統(tǒng)對時基信號或參考時鐘信號的要求。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供了一種基于晶體振蕩器電路的倍頻裝置，以克服現(xiàn)有技術中由于采用頻率綜合的方法獲得高頻信號而導致的獲取到的高頻率的時基信號或參考時鐘信號的相位噪聲高的問題。
[0005]為實現(xiàn)上述目的，本發(fā)明提供如下技術方案:
[0006]一種基于晶體振蕩器電路的倍頻裝置，包括晶體、第一電阻、第一電容、第二電容、第三電容、第一電感和K個級聯(lián)的晶體管電路；K為不小于2的正整數(shù)；
[0007]其中，所述第一電阻的第一端連接晶體的第一端，第二端連接晶體的第二端；所述第一電容的第一端連接晶體的第一端，第二端接地；所述第二電容的第一端連接晶體的第二端，第二端接地；所述第一電感的第一端連接電源電壓，第二端連接所述倍頻裝置的輸出端；所述第三電容的第一端連接電源電壓，第二端連接所述倍頻裝置的輸出端；所述倍頻裝置的輸出端為距離所述晶體線路最長的第K晶體管電路中，與P型晶體管的源端連接的線端；
[0008]所述晶體管電路包括:Ρ型晶體管和N型晶體管；所述P型晶體管和N型晶體管的柵端與所述晶體的第一端連接，漏端與所述晶體的第二端連接；
[0009]在有源情況下，每一個晶體管電路通過所述第一電阻的反饋，形成放大器，K個級聯(lián)的晶體管電路即將K組放大器級聯(lián)，實現(xiàn)信號的混頻運算，得到K倍頻信號，所述K倍頻信號通過所述倍頻裝置的輸出端輸出。
[0010]可選的，所述K個級聯(lián)的晶體管電路中距離所述晶體線路最短的第一晶體管電路中，P型晶體管的源端連接與所述第一晶體管電路相鄰的第二晶體管電路中N型晶體管的源端；所述第一晶體管電路的N型晶體管的源端接地。
[0011]可選的，所述K個級聯(lián)的晶體管電路中距離所述晶體線路最長的第K晶體管電路中，P型晶體管的源端的連接線為所述倍頻裝置K次倍頻后的輸出端；N型晶體管的源端連接與所述第K晶體管電路相鄰的第K-1晶體管電路中P型晶體管的源端。
[0012]可選的，所述K個級聯(lián)的晶體管電路中，所有的N型晶體管的襯底接地或接低電壓。
[0013]可選的，所述K個級聯(lián)的晶體管電路中，所有的P型晶體管的襯底接N型晶體管的源端或接高電壓。
[0014]可選的，所述K個級聯(lián)的晶體管電路中，除距離所述晶體線路最長的第K晶體管電路外，任意一個晶體管電路L中的P型晶體管的源端連接在第L+1晶體管電路的N型晶體管的源端。
[0015]可選的，所述第一電阻為可調(diào)電阻；所述第一電容、第二電容和第三電容為可調(diào)電容；所述第一電感為可調(diào)電感。
[0016]經(jīng)由上述的技術方案可知，與現(xiàn)有技術相比，本發(fā)明實施例公開了一種基于晶體振蕩器電路的倍頻裝置，所述倍頻裝置除現(xiàn)有的晶體振蕩器電路的結(jié)構外，還包括能夠?qū)崿F(xiàn)頻率選擇的電感和電容，以及能夠?qū)崿F(xiàn)倍頻效果的級聯(lián)的多個晶體管電路。該倍頻裝置通過在晶體振蕩器電路中增加合適的有源器件和電容、電感，可以獲得任意倍數(shù)的晶體基頻的頻率輸出，且經(jīng)過所述倍頻裝置輸出的高頻率的時基信號或參考時鐘信號的相位噪聲基本與基頻晶體振蕩器的相位噪聲相同，能夠滿足高性能系統(tǒng)對時基信號或參考時鐘信號的相位噪聲的要求。
【附圖說明】
[0017]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0018]圖1為一種通用的集成晶體振蕩器電路結(jié)構圖；
[0019]圖2為本發(fā)明實施例公開的基于晶體振蕩電路的倍頻裝置的電路結(jié)構圖；
[0020]圖3為本發(fā)明實施例公開的3倍頻裝置的結(jié)構示意圖；
[0021]圖4為圖3所示3倍頻裝置的晶體振蕩器倍頻電路的信號瞬態(tài)效果圖；
[0022]圖5為圖4中信號的局部放大效果圖；
[0023]圖6為圖3所示3倍頻裝置中晶體振蕩器電路的相位噪聲效果圖。
【具體實施方式】
[0024]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0025]圖2為本發(fā)明實施例公開的基于晶體振蕩電路的倍頻裝置的電路結(jié)構圖，參見圖2所示，所述倍頻裝置可以包括:晶體X、第一電阻R1、第一電容Cl、第二電容C2、第三電容C3、第一電感LI和K個級聯(lián)的晶體管電路M。
[0026]其中，所述K為不小于2的正整數(shù)。
[0027]其中，所述第一電阻Rl的第一端連接晶體的第一端XI，第二端連接晶體的第二端X2 ;所述第一電容Cl的第一端連接晶體的第一端XI，第二端接地；所述第二電容C2的第一端連接晶體的第二端X2，第二端接地；所述第一電感LI的第一端連接電源電壓VDD，第二端連接所述倍頻裝置的輸出端Krd ;所述第三電容C3的第一端連接電源電壓VDD，第二端連接所述倍頻裝置的輸出端Krd。所述倍頻裝置的輸出端為距離所述晶體線路最長的第K晶體管電路中，與P型晶體管的遠端連接的線端。
[0028]所述晶體管電路M包括P型晶體管和N型晶體管，所述P型晶體管和N型晶體管的柵端與所述晶體的第一端連接，漏端與所述晶體的第二端連接。
[0029]在有源情況下，每一個晶體管電路通過所述第一電阻的反饋，形成放大器，K個級聯(lián)的晶體管電路即將K組放大器級聯(lián)，實現(xiàn)信號的混頻運算，得到K倍頻信號，所述K倍頻信號通過所述倍頻裝置的輸出端輸出。
[0030]為了便于理解本發(fā)明實施例公開的基于晶體振蕩器電路的倍頻裝置，下面以包括3個級聯(lián)的晶體管電路M的倍頻裝置為例介紹。圖3為本發(fā)明實施例公開的3倍頻裝置的結(jié)構示意圖，參見圖3所示，圖3所示的倍頻裝置由N型晶體管Ml，M3和M5，P型晶體管M2，M4和M6，電感LI，電阻R1，電容Cl，C2和C3以及晶體所組成。為了圖示清晰，N型晶體管M5和M3的襯底連接省略，它們都連接地(GND)。它們的連接關系如下:電感Lx的一端連接電源電壓(VDD)，另一端連接3次倍頻后的輸出端3rd ;電容C3的一端連接電源電壓(VDD)，另一端連接3次倍頻后的輸出端3rd ；P型晶體管M6的源端和襯底連接輸出端3rd，其柵端連接晶體的Xl端，其漏端連接晶體的X2端(也即基頻輸出端1st)辦型晶體管M5的源端連接P型晶體管M4的源端和襯底，其襯底連接地(GND)，其柵端連接晶體的Xl端，其漏端連接晶體的X2端(也即基頻輸出端1st) ;P型晶體管M4的源端和襯底連接N型晶體管M5的源端，其柵端連接晶體的Xl端，其漏端連接晶體的X2端(也即基頻輸出端1st) ;N型晶體管M3的源端連接P型晶體管M2的源端和襯底，其襯底連接地(GND)，其柵端連接晶體的Xl端，其漏端連接晶體的X2端(也即基頻輸出端1st) ；P型晶體管M2的源端和襯底連接N型晶體管M3的源端，其柵端連接晶體的Xl端，其漏端連接晶體的X2端(也即基頻輸出端1st) ;N型晶體管Ml的源端和襯底連接地(GND)，其柵端連接晶體的Xl端，其漏端連接晶體的X2端(也即基頻輸出端1st)；電阻Rl的一端