專利名稱：一種晶體振蕩器電路及芯片的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于集成電路設(shè)計領(lǐng)域，尤其涉及一種晶體振蕩器電路及芯片。
背景技術(shù)：
晶體振蕩器作為一種聞精度和聞穩(wěn)定度的振蕩器，能夠為各種電子系統(tǒng)提供聞度精確的基準(zhǔn)時鐘信號，被廣泛應(yīng)用于各類手持設(shè)備和便攜式 電子產(chǎn)品中。在現(xiàn)有技術(shù)所提供的振蕩器電路中，采用了一個簡單的反相器，并通過一個大阻值的反饋電阻來確定反相器的靜態(tài)工作點，同時組成一個負(fù)反饋環(huán)路，從而使晶體振蕩器正常起振，并穩(wěn)定工作。然而，為了保證晶體振蕩器能夠在惡劣的工作條件下正常起振，現(xiàn)有技術(shù)中的反相器的尺寸會做得很大，雖然這樣能使晶體振蕩器穩(wěn)定工作，但是卻會使整個振蕩器電路的功耗過大；同時，由于反饋電阻無法控制反相器的增益，從而使晶體振蕩器的輸出頻率的精準(zhǔn)度低。因此，現(xiàn)有技術(shù)存在輸出頻率精準(zhǔn)度低且功耗過大的問題。

實用新型內(nèi)容本實用新型的目的在于提供一種晶體振蕩器電路，旨在解決現(xiàn)有技術(shù)所存在的輸出頻率精準(zhǔn)度低且功耗過大的問題。本實用新型是這樣實現(xiàn)的，一種晶體振蕩器電路，與直流電源相連接，所述晶體振蕩器電路包括產(chǎn)生基準(zhǔn)時鐘信號的晶振；具有輸入端和電壓調(diào)節(jié)端，所述輸入端接所述晶振的第一端，根據(jù)所述晶振的振蕩幅度調(diào)整所述電壓調(diào)節(jié)端的電壓的振蕩響應(yīng)單元；輸入端和輸出端分別接所述直流電源的輸出端和所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端，為所述振蕩響應(yīng)單元提供偏置電流的偏置電流供給單元；柵極接所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端，源極接等電勢地，根據(jù)所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端的電壓變化調(diào)節(jié)其內(nèi)部導(dǎo)通電流的NMOS管Mnl ；輸入端接所述直流電源的輸出端，第一輸出端和第二輸出端分別接所述晶振的第二端和所述NMOS管Mnl的漏極，將NMOS管Mnl的導(dǎo)通電流進(jìn)行鏡像處理的電流鏡像單元；第一端與第四端均接所述晶振的第二端，第二端與第三端均與所述晶振的第一端相連接，根據(jù)所述電流鏡像單元的第一輸出端輸出的鏡像電流產(chǎn)生負(fù)反饋以調(diào)整所述晶振的振動幅度的負(fù)反饋單元。本實用新型的另一目的還在于提供一種包括所述晶體振蕩器電路的芯片。在本實用新型中，通過采用包括所述晶振、所述振蕩響應(yīng)單元、所述偏置電流供給單元、所述NMOS管Mnl、所述電流鏡像單元以及所述負(fù)反饋單元的晶體振蕩器電路，實現(xiàn)了在所述晶振正常起振后能夠自動調(diào)整其振動幅度以降低功耗，同時在所述晶振振蕩異常時亦能夠自適應(yīng)調(diào)整其振動幅度以達(dá)到正常起振的目的，從而保證了所述晶振輸出頻率的高精準(zhǔn)度，解決了現(xiàn)有技術(shù)所存在的輸出頻率精準(zhǔn)度低且功耗過大的問題。
圖I是本實用新型實施例提供的晶體振蕩器電路的模塊結(jié)構(gòu)圖；圖2是本實用新型實施例提供的晶體振蕩器電路的示例電路結(jié)構(gòu)圖。
具體實施方式
為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。在本實用新型實施例中，通過采用包括晶振、振蕩響應(yīng)單元、偏置電流供給單元、NMOS管Mnl、電流鏡像單元以及負(fù)反饋單元的晶體振蕩器電路，實現(xiàn)了在晶振正常起振后能夠自動調(diào)整其振動幅度以降低功耗，同時在晶振振蕩異常時亦能夠自適應(yīng)調(diào)整其振動幅度以達(dá)到正常起振的目的，從而保證了晶振輸出頻率的高精準(zhǔn)度。 圖I示出了本實用新型實施例提供的晶體振蕩器電路的模塊結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下晶體振蕩器電路100與直流電源200相連接，該晶體振蕩器電路100包括產(chǎn)生基準(zhǔn)時鐘信號的晶振101。具有輸入端和電壓調(diào)節(jié)端，該輸入端接晶振101的第一端，根據(jù)晶振101的振蕩幅度調(diào)整該電壓調(diào)節(jié)端的電壓的振蕩響應(yīng)單元102。輸入端和輸出端分別接直流電源200的輸出端和振蕩響應(yīng)單元102的電壓調(diào)節(jié)端，為振蕩響應(yīng)單元102提供偏置電流的偏置電流供給單元103。柵極接振蕩響應(yīng)單元102的電壓調(diào)節(jié)端，源極接等電勢地，根據(jù)振蕩響應(yīng)單元102的電壓調(diào)節(jié)端的電壓變化調(diào)節(jié)其內(nèi)部導(dǎo)通電流的NMOS管Mnl。輸入端接直流電源200的輸出端，第一輸出端和第二輸出端分別接晶振101的第二端和NMOS管Mnl的漏極，將NMOS管Mnl的導(dǎo)通電流進(jìn)行鏡像處理的電流鏡像單元104。第一端與第四端均接晶振101的第二端，第二端與第三端均與晶振101的第一端相連接，根據(jù)電流鏡像單元104的第一輸出端輸出的鏡像電流產(chǎn)生負(fù)反饋以調(diào)整晶振101的振動幅度的負(fù)反饋單元105。晶體振蕩器電路100還包括輸入端和輸出端分別接振蕩響應(yīng)單元102的電壓調(diào)節(jié)端和NMOS管Mnl的柵極，對振蕩響應(yīng)單元102的電壓調(diào)節(jié)端引出的直流電進(jìn)行濾波處理的低通濾波單元106。在本實用新型實施例中，晶振101的第二端作為整個晶體振蕩器電路的基準(zhǔn)時鐘信號輸出端。圖2示出了本實用新型實施例提供的晶體振蕩器電路的示例電路結(jié)構(gòu)，為了便于說明，僅示出了與本實用新型實施例相關(guān)的部分，詳述如下作為本實用新型一實施例，振蕩響應(yīng)單元102包括耦合電容Cl、NMOS管Mn2及電阻Rl，耦合電容Cl的第一端為振蕩響應(yīng)單元102的輸入端，NMOS管Mn2的柵極接耦合電容Cl的第二端，NMOS管Mn2的漏極為振蕩響應(yīng)單元102的電壓調(diào)節(jié)端，NMOS管Mn2的源極接等電勢地，電阻Rl連接于NMOS管Mn2的柵極與漏極之間。[0031]作為本實用新型一實施例，偏置電流供給單元103包括PMOS管Mpl、PMOS管Mp2及電流源II，PMOS管Mpl的源極與PMOS管Mp2的源極相連并共同構(gòu)成偏置電流供給單元103的輸入端，PMOS管Mpl的柵極與源極共接后再與PMOS管Mp2的柵極相連接，電流源Il的輸入端和輸出端分別與PMOS管Mpl的漏極和等電勢地相連接，PMOS管Mp2的漏極為偏置電流供給單元103的輸出端。作為本實用新型一實施例，電流鏡像單元104包括PMOS管Mp3和PMOS管Mp4，PMOS管Mp3的源極與PMOS管Mp4的源極相連并共同構(gòu)成電流鏡像單元104的輸入端，PMOS管Mp3的漏極為電流鏡像單元104的第一輸出端，PMOS管Mp4的柵極與源極共接后再與PMOS管Mp3的柵極相連接，PMOS管Mp4的漏極為電流鏡像單元104的第二輸出端。作為本實用新型一實施例，負(fù)反饋單元105包括單位增益放大器AMPl與NMOS管Mn3，單位增益放大器AMPl的同相輸入端、反相輸入端及輸出端分別為負(fù)反饋單元105的第一端、第二端及第三端，NMOS管Mn3的漏極為負(fù)反饋單元105的第四端，NMOS管Mn3的柵極 和源極分別接單位增益放大器AMPl的輸出端和等電勢地。作為本實用新型一實施例，低通濾波單元106包括電阻R2和電容C2，電阻R2的第一端和第二端分別為低通濾波單元106的輸入端和輸出端，電容C2連接于電阻R2的第二端與等電勢地之間。以下結(jié)合工作原理對晶體振蕩器電路100作進(jìn)一步說明在晶振101剛起振時，由于其振動幅度小,則NMOS管Mn2的柵極電壓大，其導(dǎo)通電流也隨著變大，進(jìn)而使其漏極從PMOS管Mp2的漏極抽取的電流變大(PM0S管Mpl與PMOS管Mp2組成一個電流鏡為NMOS管Mn2提供偏置電流)，于是，NMOS管Mn2的漏極電壓變大，從而使由電阻R2與電容C2組成的低通濾波電路輸出的直流電電壓變大，該直流電電壓作為偏置電壓驅(qū)動NMOS管Mnl導(dǎo)通。由于偏置電壓大，則NMOS管Mnl的導(dǎo)通電流也隨著增大，于是，由PMOS管Mp3與PMOS管Mp4組成的電流鏡電路將該導(dǎo)通電流鏡像到PMOS管Mpl的漏極輸出，進(jìn)而使NMOS管Mn3的導(dǎo)通電流變大(即NMOS管Mn3的增益變大)，其跨導(dǎo)也相應(yīng)變大，最后，由單位增益放大器AMPl與NMOS管Mn3構(gòu)成的負(fù)反饋電路對晶振101的第二端輸出的基準(zhǔn)時鐘信號的振動頻率進(jìn)行調(diào)節(jié)，以保證晶振101正常起振。在晶振101的振動幅度恒定后，NMOS管Mn2的柵極電壓下降，則其導(dǎo)通電流也隨著變小，進(jìn)而使其漏極從PMOS管Mp2的漏極抽取的電流變小，于是，NMOS管Mn2的漏極電壓變小，則由電阻R2與電容C2組成的低通濾波電路輸出的直流電電壓變小，則NMOS管Mnl的偏置電壓下降，其導(dǎo)通電流變小，進(jìn)而導(dǎo)致由PMOS管Mp3與PMOS管Mp4組成的電流鏡電路鏡像到NMOS管Mn3漏極的電流變小(即NMOS管Mn3的增益變小)，其跨導(dǎo)也相應(yīng)變小，因此，由單位增益放大器AMPl與NMOS管Mn3構(gòu)成的負(fù)反饋電路會使晶振101第二端輸出的基準(zhǔn)時鐘信號的振動頻率趨于穩(wěn)定，且自動降低了功耗。在本實用新型實施例中，由電阻R2和電容C2組成的低通濾波電路能夠?qū)MOS管Mn2漏極的直流電進(jìn)行濾波處理，濾除不必要的干擾信號和紋波電流，從而保證輸入到NMOS管Mnl柵極的直流電穩(wěn)定無干擾。在本實用新型的其他實施例中，PMOS管Mp I、PMOS管Mp2、PMOS管Mp3及PMOS管Mp4均可以替換為PNP型三極管，NMOS管MnUNMOS管Mn2及匪OS管Mn3均可以替換為NPN
型三極管。[0040]本實用新型實施例的另一目的還在于提供一種包括上述晶體振蕩器電路的芯片。在本實用新型實施例中，通過采用包括晶振、振蕩響應(yīng)單元、偏置電流供給單元、NMOS管Mnl、電流鏡像單元以及負(fù)反饋單元的晶體振蕩器電路，實現(xiàn)了在晶振正常起振后能夠自動調(diào)整其振動幅度以降低功耗，同時在晶振振蕩異常時亦能夠自適應(yīng)調(diào)整其振動幅度以達(dá)到正常起振的目的，從而保證了晶振輸出頻率的高精準(zhǔn)度，解決了現(xiàn)有技術(shù)所存在的輸出頻率精準(zhǔn)度低且功耗過大的問題。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種晶體振蕩器電路，與直流電源相連接，其特征在于，所述晶體振蕩器電路包括 產(chǎn)生基準(zhǔn)時鐘信號的晶振； 具有輸入端和電壓調(diào)節(jié)端，所述輸入端接所述晶振的第一端，根據(jù)所述晶振的振蕩幅度調(diào)整所述電壓調(diào)節(jié)端的電壓的振蕩響應(yīng)單元； 輸入端和輸出端分別接所述直流電源的輸出端和所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端，為所述振蕩響應(yīng)單元提供偏置電流的偏置電流供給單元； 柵極接所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端，源極接等電勢地，根據(jù)所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端的電壓變化調(diào)節(jié)其內(nèi)部導(dǎo)通電流的NMOS管Mnl ； 輸入端接所述直流電源的輸出端，第一輸出端和第二輸出端分別接所述晶振的第二端和所述NMOS管Mnl的漏極，將NMOS管Mnl的導(dǎo)通電流進(jìn)行鏡像處理的電流鏡像單元； 第一端與第四端均接所述晶振的第二端，第二端與第三端均與所述晶振的第一端相連接，根據(jù)所述電流鏡像單元的第一輸出端輸出的鏡像電流產(chǎn)生負(fù)反饋以調(diào)整所述晶振的振動幅度的負(fù)反饋單元。
2.如權(quán)利要求I所述的晶體振蕩器電路，其特征在于，所述振蕩響應(yīng)單元包括耦合電容CUNMOS管Mn2及電阻R1，所述耦合電容Cl的第一端為所述振蕩響應(yīng)單元的輸入端，所述NMOS管Mn2的柵極接所述耦合電容Cl的第二端，所述NMOS管Mn2的漏極為所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端，所述NMOS管Mn2的源極接等電勢地，所述電阻Rl連接于所述NMOS管Mn2的柵極與漏極之間。
3.如權(quán)利要求I所述的晶體振蕩器電路，其特征在于，所述偏置電流供給單元包括PMOS管Mpl、PM0S管Mp2及電流源11，所述PMOS管Mpl的源極與所述PMOS管Mp2的源極相連并共同構(gòu)成所述偏置電流供給單元的輸入端，所述PMOS管Mpl的柵極與源極共接后再與所述PMOS管Mp2的柵極相連接，所述電流源Il的輸入端和輸出端分別與所述PMOS管Mpl的漏極和等電勢地相連接，所述PMOS管Mp2的漏極為所述偏置電流供給單元的輸出端。
4.如權(quán)利要求I所述的晶體振蕩器電路，其特征在于，所述電流鏡像單元包括PMOS管Mp3和PMOS管Mp4，所述PMOS管Mp3的源極與所述PMOS管Mp4的源極相連并共同構(gòu)成所述電流鏡像單元的輸入端，所述PMOS管Mp3的漏極為所述電流鏡像單元的第一輸出端，所述PMOS管Mp4的柵極與源極共接后再與所述PMOS管Mp3的柵極相連接，所述PMOS管Mp4的漏極為所述電流鏡像單元的第二輸出端。
5.如權(quán)利要求I所述的晶體振蕩器電路，其特征在于，所述負(fù)反饋單元包括單位增益放大器AMPl與NMOS管Mn3，所述單位增益放大器AMPl的同相輸入端、反相輸入端及輸出端分別為所述負(fù)反饋單元的第一端、第二端及第三端，所述NMOS管Mn3的漏極為所述負(fù)反饋單元的第四端，所述NMOS管Mn3的柵極和源極分別接所述單位增益放大器AMPl的輸出端和等電勢地。
6.一種芯片，其特征在于，所述芯片包括晶體振蕩器電路，所述晶體振蕩器電路與直流電源相連接，所述晶體振蕩器電路包括 產(chǎn)生基準(zhǔn)時鐘信號的晶振； 具有輸入端和電壓調(diào)節(jié)端，所述輸入端接所述晶振的第一端，根據(jù)所述晶振的振蕩幅度調(diào)整所述電壓調(diào)節(jié)端的電壓的振蕩響應(yīng)單元； 輸入端和輸出端分別接所述直流電源的輸出端和所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端，為所述振蕩響應(yīng)單元提供偏置電流的偏置電流供給單元； 柵極接所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端，源極接等電勢地，根據(jù)所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端的電壓變化調(diào)節(jié)其內(nèi)部導(dǎo)通電流的NMOS管Mnl ； 輸入端接所述直流電源的輸出端，第一輸出端和第二輸出端分別接所述晶振的第二端和所述NMOS管Mnl的漏極，將NMOS管Mnl的導(dǎo)通電流進(jìn)行鏡像處理的電流鏡像單元； 第一端與第四端均接所述晶振的第二端，第二端與第三端均與所述晶振的第一端相連接，根據(jù)所述電流鏡像單元的第一輸出端輸出的鏡像電流產(chǎn)生負(fù)反饋以調(diào)整所述晶振的振動幅度的負(fù)反饋單元。
7.如權(quán)利要求6所述的芯片，其特征在于，所述振蕩響應(yīng)單元包括耦合電容CUNMOS管Mn2及電阻R1，所述耦合電容Cl的第一端為所述振蕩響應(yīng)單元的輸入端，所述NMOS管Mn2的柵極接所述耦合電容Cl的第二端，所述NMOS管Mn2的漏極為所述振蕩響應(yīng)單元的電壓調(diào)節(jié)端，所述NMOS管Mn2的源極接等電勢地，所述電阻Rl連接于所述NMOS管Mn2的柵極與漏極之間。
8.如權(quán)利要求6所述的芯片，其特征在于，所述偏置電流供給單元包括PMOS管Mpl、PMOS管Mp2及電流源II，所述PMOS管Mpl的源極與所述PMOS管Mp2的源極相連并共同構(gòu)成所述偏置電流供給單元的輸入端，所述PMOS管Mpl的柵極與源極共接后再與所述PMOS管Mp2的柵極相連接，所述電流源Il的輸入端和輸出端分別與所述PMOS管Mpl的漏極和等電勢地相連接，所述PMOS管Mp2的漏極為所述偏置電流供給單元的輸出端。
9.如權(quán)利要求6所述的芯片，其特征在于，所述電流鏡像單元包括PMOS管Mp3和PMOS管Mp4，所述PMOS管Mp3的源極與所述PMOS管Mp4的源極相連并共同構(gòu)成所述電流鏡像單元的輸入端，所述PMOS管Mp3的漏極為所述電流鏡像單元的第一輸出端，所述PMOS管Mp4的柵極與源極共接后再與所述PMOS管Mp3的柵極相連接，所述PMOS管Mp4的漏極為所述電流鏡像單元的第二輸出端。
10.如權(quán)利要求6所述的芯片，其特征在于，所述負(fù)反饋單元包括單位增益放大器AMPl與NMOS管Mn3，所述單位增益放大器AMPl的同相輸入端、反相輸入端及輸出端分別為所述負(fù)反饋單元的第一端、第二端及第三端，所述NMOS管Mn3的漏極為所述負(fù)反饋單元的第四端，所述NMOS管Mn3的柵極和源極分別接所述單位增益放大器AMPl的輸出端和等電勢地。
專利摘要本實用新型屬于集成電路設(shè)計領(lǐng)域，提供了一種晶體振蕩器電路及芯片。在本實用新型中，通過采用包括晶振、振蕩響應(yīng)單元、偏置電流供給單元、NMOS管Mn1、電流鏡像單元以及負(fù)反饋單元的晶體振蕩器電路，實現(xiàn)了在晶振正常起振后能夠自動調(diào)整其振動幅度以降低功耗，同時在晶振振蕩異常時亦能夠自適應(yīng)調(diào)整其振動幅度以達(dá)到正常起振的目的，從而保證了晶振輸出頻率的高精準(zhǔn)度，解決了現(xiàn)有技術(shù)所存在的輸出頻率精準(zhǔn)度低且功耗過大的問題。
文檔編號H03B5/06GK202535308SQ20122004221
公開日2012年11月14日 申請日期2012年2月9日 優(yōu)先權(quán)日2012年2月9日
發(fā)明者梁仁光, 胡勝發(fā) 申請人:安凱(廣州)微電子技術(shù)有限公司