專利名稱：用于具有一個導(dǎo)頻的fpll解調(diào)信號的鎖頻指示器的制作方法
本申請是本發(fā)明人的申請D6957的部分繼續(xù)申請，D6957的題目為使用導(dǎo)頻信號和極性反相器控制FPLL極性。
本發(fā)明一般涉及解調(diào)系統(tǒng)，并且尤其涉及裝有一個FPLL(頻率和相位鎖定環(huán))的解調(diào)系統(tǒng)，用于使用導(dǎo)頻解調(diào)殘留邊帶(VSB)數(shù)字信號。
FPLL解調(diào)電路已使用多年，并在美國專利號4,072,909和4,091,410中被詳細描述。兩者已轉(zhuǎn)讓給本申請的受讓人，并且在此作為參考。FPLL是雙相穩(wěn)定的并因此需要一些機制來確保解調(diào)輸出信號合適的極性，當，如它們用于電視接收器電路及類似電路。在現(xiàn)有技術(shù)電路中，在輸出端產(chǎn)生一種信息信號(如數(shù)據(jù)信號)，其包括一個指明了鎖定相位或FPLL極性的已知分量。此分量用于控制反相器，以選擇性地反向FPLL輸出信號來確保特定的極性。
本發(fā)明使用的傳輸數(shù)字信號包括一個小的同相導(dǎo)頻，以確保接收器中信號的采集。該導(dǎo)頻在調(diào)制之前被插入數(shù)據(jù)信號，以基帶直流偏置電壓的形式，并當在接收器中解調(diào)時，產(chǎn)生相應(yīng)的DC電壓。本發(fā)明使用直流電壓來決定接收器中FPLL鎖定的極性，并在必要時校正解調(diào)輸出信號的極性。
本發(fā)明的一個主要目的在于對于具有一個導(dǎo)頻的數(shù)字信號，提供一種新型的FPLL系統(tǒng)。
本發(fā)明的另一個目的在于對于具有一個導(dǎo)頻的數(shù)字信號，提供一種改進的解調(diào)器。
本發(fā)明進一步的目的在于對于具有一個導(dǎo)頻的FPLL解調(diào)信號，提供一個新型鎖頻指示器。
本發(fā)明的這些和另外的目的，以及優(yōu)點，將在參考附圖并閱讀下列描述后，會顯而易見。


圖1是現(xiàn)有技術(shù)FPLL解調(diào)器的簡化框圖；圖2是包括在本發(fā)明中的一個FPLL解調(diào)器的框圖3,4和5是圖2框圖指出點的波形圖；圖6是本發(fā)明的鎖頻指示器；以及圖7是圖6電路選定點的波形。
參考圖1現(xiàn)有技術(shù)的FPLL，一個第一乘法器10和第二乘法器12，兩者具有公共的輸入信號和通過移相器14后相位相差90°的解調(diào)信號，移相器14由壓控振蕩器(VCO)16驅(qū)動，后者接下來被APC濾波器18的輸出驅(qū)動，一個第三乘法器20的輸出提供到18上。兩個低通濾波器22和24分別連接到第一和第二乘法器10和12的輸出上。低通濾波器22提供解調(diào)信號到信號處理器30，以作進一步處理。低通濾波器22的輸出也提供到AFC低通濾波器26上。AFC低通濾波器26連接到限制器28上，其輸出提供到第三乘法器20的一個輸入上。第三乘法器20的另一個輸入由低通濾波器24提供。
現(xiàn)有技術(shù)的FPLL電路能解調(diào)輸入信號并將之輸入到信號處理器30。正如所知，框圖的上一部分一般包括一個自動頻率控制(AFC)環(huán)，下一部分包括一個自動相位控制(APC)環(huán)。當在VCO信號和輸入信號之間的頻率鎖定發(fā)生時，輸入到信號處理器30的解調(diào)信號極性可正可負，這依賴于輸入信號和移相器14解調(diào)輸出之間的相位關(guān)系。在圖1的電路中，由于沒有示出裝置來補償環(huán)的雙相穩(wěn)定性，并因此使得解調(diào)的輸出是任一種極性，即正極性或負極性。
在圖2的電路中，圖1的FPLL電路進行了必要的重復(fù)，而且相同元件以相同的標號指示。低通濾波器2在標記為A的連接處，輸出到另一個低通濾波器32，此濾波器具有與AFC低通濾波器26不同的特性(如帶寬低)。低通濾波器32的輸出標記為B并輸入到限制器34，其輸出標志為C。限制器34連接到極性確定電路36和頻率鎖定器指示電路38。頻率鎖定指示器電路38，接下來，連接到極性確定電路36并控制其運行。相位確定電路36與反相器40以實線連接，反相器處于輸入信號端點和第一及第二乘法器10和12之間。極性確定電路36也虛線連接到(虛線的)反相器42，此反相器處于低通濾波器22和信號處理器30之間?？梢岳斫怆娐返奶摼€和實線形式中僅有一個被實施。
在FPLL鎖定后，低通濾波器32的輸出包括解調(diào)的數(shù)據(jù)信號和表示導(dǎo)頻的DC電壓。信號輸入到低通濾波器32和限制器34，其在限制器34的輸出端產(chǎn)生DC電壓，表示導(dǎo)頻極性。聯(lián)系圖4和圖5可以看出，限制器34的輸出在鎖定前可以高于或低于零載波電平，并當頻鎖發(fā)生時，處于正或負電平，這取決于雙穩(wěn)FPLL的鎖定相位。通過導(dǎo)頻解調(diào)信號電平，相位確定電路36決定輸入信號或是解調(diào)輸出信號應(yīng)被反相，以把預(yù)定的極性信號輸入到信號處理器30。依賴于所用的電路實現(xiàn)，使用前饋或反饋方法實現(xiàn)反相。當解調(diào)導(dǎo)頻信號的極性指示解調(diào)的輸出信號將沒有預(yù)定的極性時，在實線電路中包括反相器40，當輸入信號反相時，使用反饋方式。另一方面，包括反相器42虛線電路指明的前饋電路方式將在解調(diào)輸出信號輸入到信號處理器30前，通過其反相完成相同的結(jié)果。
應(yīng)當指出，直到頻率鎖定指示器電路38決定鎖定狀態(tài)時，極性確定電路36才被激活。這發(fā)生在當限制器34的輸出在一段時間內(nèi)變?yōu)殪o態(tài)(不變化)時。實際應(yīng)用時，如果限制器輸出在預(yù)定的時間內(nèi)不變時，可以假設(shè)FPLL或是頻率鎖定，或是非常接近頻率鎖定以致于其在PLL鎖定范圍的半個周期內(nèi)。在任意狀態(tài)下，解調(diào)器輸出的極性可以確定并在必要時校正。頻率鎖定的進一步的置信度可通過使用表示有連續(xù)足夠數(shù)量預(yù)定間斷發(fā)生以保證鎖頻狀態(tài)的置信計數(shù)器獲得。可選擇地，可使用一個長的預(yù)定間斷以檢查限制器輸出。如，對于1.0毫秒的時間間隔，一個500Hz或更高拍頻被認為是未鎖定信號。在其它FPLL應(yīng)用中，使用頻率鎖定檢測方案(使用小導(dǎo)頻)，在這些應(yīng)用中，在其它信號處理進行之前，鎖頻必須發(fā)生。
在接收到含有DC同相導(dǎo)頻分量的數(shù)字8級VSB信號時，圖3,4和5表示分別在圖2FPLL的點A,B和C處信號波形。標志為情形(1)的圖例表示FPLL正極性鎖定的狀態(tài)，標志為情形(2)的圖例表示FPLL負極性鎖定的狀態(tài)，以及標志為情形(2)的圖例FPLL頻率未鎖定。
對情形(3)(頻率未鎖定)，在LPF22(圖3)數(shù)據(jù)輸出端的信號以零均值在零載波電平上下變化。這引起在LPF(圖4)的輸出端正弦脈動信號，以響應(yīng)于輸入到乘法器10的兩個信號的頻差。因此，在限制器34(圖5)的輸出端產(chǎn)生相應(yīng)的方波信號。限制器34輸出端方波信號表示FPLL頻率未鎖定的狀態(tài)，并有頻率鎖定指示器電路38檢測到以使極性確定電路36無效。
一旦頻率鎖定，在AFCLPF26輸出端的解調(diào)數(shù)據(jù)信號將呈現(xiàn)圖3中情形(1)或(2)中形式的一種。在情形(1)中數(shù)據(jù)信號的平均電平大于零載波電平，并使得LPF32(圖4)的輸出為正DC電壓。限制器34(圖5)的輸出因此為+1信號，這由頻率鎖定指示器電路38檢測并激活極性確定電路36。電路36，接著，檢測限制器34的+1輸出以決定FPLL已達到正極性鎖定并產(chǎn)生輸出控制信號到反相器40或42，來保持反相器目前的狀態(tài)。
對于圖3的情形(2),LPF輸出端的數(shù)據(jù)信號平均電平低于零載波電平，并因此使得LPF32(圖4)的輸出為負DC電壓。限制器34(圖5)的輸出因此為-1信號，這也由頻率鎖定指示器電路38檢測并使能極性確定電路36。電路36，在此情形下，檢測限制器34的-1輸出以確定FPLL已達到負極性鎖定并產(chǎn)生輸出控制信號到反相器40或42，來改變反相器目前的狀態(tài)。也就是說，如果反相器處于非反相狀態(tài)，其將切換到反相狀態(tài)，并且返之亦然。
本發(fā)明的頻率鎖定指示器電路38在圖6和7中被詳細圖示。圖1中FPLL的部分電路被復(fù)制。特別地，低通濾波器22和24、APC LPF 26、限制器28和第三乘法器20被畫出。頻率鎖定指示器電路包括一個過零檢測器50，一個第一鎖存器56，一個計時器58和一個第二鎖存器62。一個選擇性的置信計數(shù)器60以虛線畫出。第二鎖存器62的時鐘輸入連接到第一鎖存器56的復(fù)位端。這樣，只要鎖定或是未鎖定，第二鎖存器62的輸出保持常值。過零檢測器50包括一個延遲電路52和一個異或門電路(XOR)54。其輸入由限制器28(標志為F)輸出提供，輸出也提供到極性確定電路36。延遲器52和XOR 54組合作為限制器28的方波輸出的邊沿檢測器，并產(chǎn)生相應(yīng)于方波邊沿的脈沖。這在圖7中被詳細圖示。
圖7的波形E輸入到限制器28，由于FPLL的相位鎖定，此波形是一種頻率在衰減的脈沖頻率信號。在相位鎖定時，信號變?yōu)?1或-1，這依賴于FPLL鎖定的相位。波形F，如上所述，是由限制器28從波形E產(chǎn)生的方波。方波F的沿對應(yīng)于脈沖頻率信號E的過零點。波形G在XOR 54的輸出端得到并看作一系列尖脈沖，其對應(yīng)于方波F，也就是發(fā)生于波形E的過零點。脈沖的寬度取決于延遲器的延時，它不是決定性的。
再參看圖6，波形G的脈沖存儲在第一鎖存器56中，定時器58通過時鐘輸入控制第一鎖存器56的采樣以及，通過復(fù)位輸入控制第一鎖存器56的復(fù)位。如果在定時器58設(shè)置的時間段內(nèi)鎖存器56沒有采集到過零點，第一鎖存器56可方便地設(shè)置其輸出為“1”電平。既然在預(yù)定時間段內(nèi)沒有過零發(fā)生，可產(chǎn)生指示鎖頻的控制信號。在此實施例中，時間段可以相當長，以秒作為量級。如果，正相反，在所建立的時間段內(nèi)，鎖存器56采集到一個或多個沿，表示頻率未鎖定狀態(tài)的控制信號將在鎖存器輸出端產(chǎn)生。第一鎖存器56的控制信號輸出通過第二鎖存器62提供到極性確定電路36，其觀測從限制器28的輸出接收到信號極性。為響應(yīng)頻鎖的檢測，如果極性正確，則不作改動。相反，如果不正確，極性確定電路36輸出一個適當?shù)男盘柕椒聪嗥?40或42)以產(chǎn)生適當極性的數(shù)據(jù)輸出。
在使用了可選的置信計數(shù)器60的情形下，第一鎖存器56的信號輸出將通過第二鎖存器62提供到置信計數(shù)器60，其將以更高的頻率采樣。在所選的采樣時間內(nèi)，每發(fā)現(xiàn)一次非過零，置信計數(shù)器將增加一次，直到達到“非過零采樣數(shù)”的預(yù)定數(shù)目。當此情形發(fā)生時(相應(yīng)于限制器28的DC輸出)，置信計數(shù)器將提供一個鎖定指示信號到極性確定電路36，并且操作將如上所述地進行。
所描述的是一種新型的FPLL鎖頻指示器電路，用于具有導(dǎo)頻的數(shù)字信號?？梢钥隙?，對此技術(shù)熟悉的人員，在不背離本發(fā)明精神和范圍的情況下，可以對本發(fā)明的實施例進行各種修改。本發(fā)明的限制僅限于權(quán)利要求書中。
權(quán)利要求
1．一種鎖頻指示器，與一個FPLL解調(diào)器一起使用，該解調(diào)器用于解調(diào)接收到的具有一個導(dǎo)頻信號的信號，其特征在于所述鎖頻指示器包括用以檢測所述解調(diào)導(dǎo)頻信號過零點的裝置，用于響應(yīng)于所述過零檢測裝置而產(chǎn)生一個控制信號的裝置，以及響應(yīng)所述控制信號產(chǎn)生一個鎖頻指示的裝置。
2．根據(jù)權(quán)利要求1的鎖頻指示器，其特征在于所述過零檢測裝置包括在所選的時間間隔內(nèi)檢測所述解調(diào)導(dǎo)頻信號的一個或多個過零點的裝置。
3．根據(jù)權(quán)利要求2的鎖頻指示器，其特征在于所述過零檢測裝置包括用于確定何時所述控制信號基本上是DC(信號)的置信計數(shù)器。
4．根據(jù)權(quán)利要求2的鎖頻指示器，其特征在于所述的FPLL解調(diào)器在頻率未鎖定時產(chǎn)生一種拍頻方波信號，以及進一步特征在于過零檢測器裝置包括把所述方波拍頻信號變換成脈沖的裝置，鎖存所述脈沖的裝置，以及采樣所述鎖存裝置的輸出的裝置。
5．根據(jù)權(quán)利要求4的鎖頻指示器，其特征在于連接到所述采樣裝置的置信計數(shù)器裝置，用于在預(yù)定采樣數(shù)目內(nèi)沒有檢測到過零點時，產(chǎn)生所述控制信號。
6．根據(jù)權(quán)利要求4的鎖頻指示器，其特征在于所述變換裝置包括一個異或門和延遲電路，所述拍頻方波信號被直接、并且通過所述延遲電路加到所述異或門。
7．一種FPLL解調(diào)器，其特征在于用于解調(diào)具有一個導(dǎo)頻信號的輸入信號的裝置，所述解調(diào)裝置包括產(chǎn)生一對相位相差90°振蕩信號，以產(chǎn)生一個相應(yīng)于所述解調(diào)導(dǎo)頻信號的受限輸出信號的裝置，接收所述受限輸出信號并確定過零點的過零檢測裝置，確定在預(yù)定時間間隔內(nèi)是否有一個或多個所述過零點的采樣裝置，以及響應(yīng)所述采樣裝置，產(chǎn)生表示所述FPLL解調(diào)器鎖頻的鎖定信號的裝置。
8．根據(jù)權(quán)利要求7的FPLL解調(diào)器，其特征在于所述過零檢測裝置包括產(chǎn)生相應(yīng)所述過零點的脈沖的裝置，以及其中所述采樣裝置包括暫時存儲由所述過零點檢測裝置產(chǎn)生的所述脈沖的鎖存裝置。
9．根據(jù)權(quán)利要求8的FPLL解調(diào)器，其特征在于所述脈沖產(chǎn)生裝置包括一個延遲電路和一個異或門，所述受限輸出信號直接、并且通過所述延遲電路加到所述異或門。
10．根據(jù)權(quán)利要求8的FPLL解調(diào)器，其特征在于所述鎖定信號產(chǎn)生裝置包括從所述脈沖確定何時接收到了基本上DC受限輸出信號的置信計數(shù)器裝置。
全文摘要
一種雙穩(wěn)FPLL包括極性確定電路(36)，其基于在數(shù)字信號中的導(dǎo)頻極性，確保FPLL的鎖定相位。當鎖頻發(fā)生時，頻率鎖定指示器電路(50—60)從復(fù)原的導(dǎo)頻判斷，極性確定電路對輸入(或相反，對輸出)的信號反相以提供預(yù)定極性的輸出信號。鎖頻指示器包括一個過零檢測器(50)和一段時間進行一次采樣的鎖存器(56)。過零檢測器(50)是一個延遲器(52)和異或門電路(54)。一個可選用的置信計數(shù)器(60)可與鎖存器(56)一起使用用于判斷鎖頻的發(fā)生以提供鎖定指示信號。
文檔編號H03L7/087GK1227677SQ97197010
公開日1999年9月1日 申請日期1997年7月24日 優(yōu)先權(quán)日1996年8月2日
發(fā)明者加利·J·思格瑞諾里 申請人:齊尼思電子公司