專利名稱：螺旋式擾碼的制作方法
背景技術(shù)：
發(fā)明領(lǐng)域本發(fā)明涉及使用于數(shù)字數(shù)據(jù)傳輸?shù)募m錯編碼和/或加密系統(tǒng)。更具體地，本發(fā)明涉及通過使用非線性1∶1變換把輸入值變換為輸出值。
有關(guān)的現(xiàn)有技術(shù)系統(tǒng)糾錯編碼和加密系統(tǒng)通常都包括用于把數(shù)字信息比特流或數(shù)據(jù)塊在傳輸前變換為編碼的或加密的塊的數(shù)字邏輯電路，其中每個傳輸?shù)谋忍厝Q于幾個原先的信息比特。當被用于糾錯編碼時，這樣的電路確保即使傳輸錯誤擾亂一個或多個變換的比特時，原先的信息比特仍可被有效地恢復(fù)，因為每一個原先的信息比特由多個被轉(zhuǎn)換的比特來表示。當用于加密時，這樣的電路保擴所發(fā)送的數(shù)據(jù)(即，如果沒有使用糾錯編碼，則是原先的信息比特，或如果使用糾錯編碼，則是所變換的比特)不會因“掩蔽”或“偽裝”數(shù)據(jù)而進行不希望的接收。這典型地是通過對信息比特或變換的比特與只由發(fā)射機和所希望的接收機控制的掩蔽比特進行逐個比特方式的異或運算而完成的。這些掩蔽比特通常是從通常被稱為“鍵”比特的預(yù)定數(shù)目的比特產(chǎn)生的，它們被應(yīng)用于偽隨機處理，該偽隨機處理順序地產(chǎn)生被使用作為掩蔽比特的鍵比特的各種組合。
因此，可以看到，編碼和加密需要一種產(chǎn)生多比特輸出的機制，其中每個比特是多比特輸入的函數(shù)。為了得到對輸入比特的這種“擾碼”，現(xiàn)有技術(shù)使用了線性反饋移位寄存器、非線性反饋移位寄存器、以及包括所謂的“一次性本子(one-time pads)”的查找表。

圖1顯示了現(xiàn)有技術(shù)的線性反饋移位寄存器，而圖2顯示了非線性反饋移位寄存器。在圖1中，線性反饋移位寄存器包括N級移位寄存器10，其內(nèi)容可以通過加一個時鐘脈沖到N級的每一級而向右移一位。如技術(shù)上所熟知的，在移位寄存器10中的N級的每一級可以用具有時鐘輸入端、1-比特數(shù)據(jù)輸入端、和1-比特數(shù)據(jù)輸出端的D觸發(fā)器來實現(xiàn)。為了方便和簡化起見，這些觸發(fā)器中的每個觸發(fā)器的各個時鐘輸入端和分開的1-比特輸入端/輸出端(I/O)在圖1中通常以箭頭表示。
如從圖1可看到的，最左的第(N-1)個觸發(fā)器接收包括異或(XOR)門22、24、和26的組合的邏輯電路20(以虛線方框表示)的輸出，它組合移位寄存器10的選擇的觸發(fā)器的輸出。在加上每個新的時鐘脈沖后，XOR門26的當前輸出變成為到第N-1個觸發(fā)器的下一個輸入。將會看到，由于組合的邏輯電路20嚴格地由XOR門22、24、和26組成，每個XOR門執(zhí)行線性的模2加法，所以從XOR門26的輸出比特(它被反饋到圖1的移位寄存器10中的最左級的輸入端)是移位寄存器10的某些選擇的內(nèi)容的線性組合。然而，在圖2中，到移位寄存器10的反饋輸入比特由組合的邏輯電路30(在虛線方框內(nèi))形成。該邏輯電路30不單包括由XOR門32和38組成的的線性組合邏輯電路，還包括由與門(AND門)34、和或門(OR門)36與40組成的非線性組合邏輯電路。因此，OR門40的輸出(它被反饋到圖2的移位寄存器10中的最左的一級的輸入端)是移位寄存器10的某些內(nèi)容的非線性組合。
圖1的線性反饋移位寄存器和圖2的非線性反饋移位寄存器可通過以下方式而被用來形成多個輸入比特的想要的邏輯函數(shù)，即首先經(jīng)過I/0端口把輸入比特裝載到移位寄存器10中，然后通過把相應(yīng)數(shù)目的時鐘脈沖加到時鐘端口、從而把移位寄存器的內(nèi)容移位規(guī)定數(shù)目的次數(shù)，并最后從I/O端口提取擾碼的內(nèi)容。被提取的輸出的每個比特然后代表原先的輸入比特的想要的邏輯函數(shù)之一。然而，每個線性和非線性反饋移位寄存器具有如下所述的它自己的優(yōu)點和缺點。
線性反饋移位寄存器的優(yōu)點是在提取的輸出比特圖案開始重復(fù)之前精確預(yù)測可被加上的時鐘脈沖的最大數(shù)目的能力，這對于非線性反饋移位寄存器來說常常是不可能的。正如技術(shù)上所熟知的，N-級(N-比特)線性反饋移位寄存器的最大周期長度是2N-1。這意味著，對于特定的起始狀態(tài)(N-比特值)，移位寄存器10在返回到其起始狀態(tài)之前將循環(huán)經(jīng)過2N-1狀態(tài)(不同的N-比特值)。通常，線性反饋移位寄存器的實際周期長度是輸入比特數(shù)和用來產(chǎn)生反饋比特的輸出比特位置(抽頭)這二者的函數(shù)，它通?；蚨嗷蛏俚匦∮谧畲笾芷陂L度。另一方面，非線性反饋移位寄存器有時呈現(xiàn)短得多的周期長度，被稱為“短周期”，因為它們例如會損害掩蔽的有效性，所以它們是不希望要的。然而，這樣的短周期可通過例如使用圖1所示的線性反饋移位寄存器和仔細地選擇被用來形成反饋比特的抽頭(警告應(yīng)避免全零的輸入值，因為這會造成長度為1的短周期，由于輸出值將是全零而不管所加的時鐘脈沖數(shù))而被避免。
線性反饋移位寄存器的另一個優(yōu)點是，它們執(zhí)行被稱為“1∶1變換”或“信息-無損”的變換。術(shù)語“1∶1變換”意味著，對于每個可能的輸入比特圖案，有獨特的相應(yīng)的輸出比特圖案。因此，理論上有可能進行反變換，并確定是哪種輸入比特圖案造成特定的輸出圖案。術(shù)語“信息-無損”也適用，因為原先的輸入信息可被全部恢復(fù)。然而，由非線性反饋移位寄存器執(zhí)行的變換不一定是1∶1，而常常是幾比一。這意味著，幾個不同輸入比特圖案可被變換成同一個輸出比特。這樣的變換過程不是單值地可逆的，因此，知道輸出狀態(tài)并不能保證能導(dǎo)出原先的輸入狀態(tài)。換句話說，這樣的過程可以是“信息有損的”。
另一方面，線性反饋移位寄存器的缺點是，使用這種寄存器加密的信息被非指定的接收機進行恢復(fù)的相對容易性。在給定了在接收機端檢測的特定的輸出比特序列后，有可能確定對于產(chǎn)生這個輸出的寄存器的內(nèi)部配置(即，哪些抽頭被用來形成反饋比特)，因而，有可能重建寄存器和原先的輸入信息。在非線性反饋移位寄存器的情況下，這樣的重建是較困難的，并且可能需要很不經(jīng)濟的計算量。對于加密，與使用非線性反饋移位寄存器有關(guān)的增強的安全性的優(yōu)點可從被認為在上述的其它方面是一個缺點(例如，幾比一的變換)的那些寄存器的同樣的特性得出。相反地，在加密方面，線性反饋移位寄存器的降低安全的缺點可從被認為在上述的其它方面是一個優(yōu)點(例如，1∶1的變換)的那些寄存器的同樣的特性得出。明顯地，希望把線性和非線性反饋移位寄存器這二者的優(yōu)點相結(jié)合，而避免它們附加的缺點。
提供輸入到輸出的非線性變換的一個方法(它還要保證是1∶1的)，是使用一種所謂的代替方塊(S-方塊(s-box))或查找表。當輸入比特數(shù)N很小(例如，4-16)時，相應(yīng)于2N個可能的輸入的唯一的輸出的一個表可被存儲在存儲器中。這樣，對于4-比特輸入，存儲器可存儲16個輸出圖案，而對于16-比特輸入，存儲器必須存儲65,536個輸出圖案。當然，存儲器尺寸和花費設(shè)置了使用S-方框的實際極限。在原則上，S-方塊可完全隨機地被選擇，只要沒有輸出圖案被使用一次以上，以便保留希望的1∶1關(guān)系。
S-方塊的以前的實施方案曾在人工加密系統(tǒng)中見到，在其中把輸入圖案與相應(yīng)的輸出圖案的說明書，被稱為“一次性本子”，提供給發(fā)射機顧客和接收機顧客。在把說明書中的一頁圖案使用于加密或解密消息后，這一頁被撕去和毀壞掉。然而，人為錯誤常常導(dǎo)致不正確使用一次性本子和失去所想要的安全性。對于現(xiàn)代應(yīng)用，例如防止未鑒權(quán)情況下的蜂窩無線電話呼叫接收，需要自動電子系統(tǒng)。這樣的系統(tǒng)由本發(fā)明提供。
發(fā)明概要本發(fā)明提供用于把N-比特輸入值變換成N-比特輸出值的系統(tǒng)和方法，它可被用于N-比特輸入值的糾錯編碼和加密。
在一個方面，本發(fā)明的系統(tǒng)包括多個線性反饋移位寄存器(LFSR)，每個線性反饋移位寄存器在其輸出端循環(huán)地產(chǎn)生所有可能的N-比特值的一個子組，這些值不會由任何其它的LFSR產(chǎn)生，所有這些LSFR一起循環(huán)地產(chǎn)生所有可能的N-比特值的一個組。系統(tǒng)還包括比較裝置，用于把由各LSFR循環(huán)地產(chǎn)生的每個N-比特輸出值與N-比特輸入值進行比較，以確定哪個N-比特輸出值與該N-比特輸入值匹配；以及選擇裝置，用于選擇除了其N-比特輸出值被確定為與該N-比特輸入值匹配的LFSR以外的一個LFSR的輸出來作為變換的N-比特輸出值。在這個系統(tǒng)的一個實施例中，至少某些LFSR被安排在一個環(huán)形組中，這樣，當該組中的一個LFSR的N-比特輸出值被確定為與N-比特輸入值匹配時，該環(huán)形組中下一個LFSR的輸出被選擇為變換的N-比特輸出值。
在另一方面，本發(fā)明的系統(tǒng)包括提供裝置，用于提供一組所有可能的N-比特值作為多個互不相容的子組，其中每個子組包含至少一個可能的N-比特值；比較裝置，用于把N-比特輸入值與每個子組進行比較，以確定N-比特輸入值屬于所述子組中的哪一個子組；以及選擇裝置，用于從另一個子組中選擇一個N-比特值作為變換的N-比特輸出值。在這個系統(tǒng)的一個實施例中，每個子組在線性反饋移位寄存器(LFSR)中被循環(huán)地產(chǎn)生。在這個系統(tǒng)的另一個實施例中，每個子組被存儲在存儲器中。在各個實施例中，至少某些子組被安排在一個環(huán)形組中，這樣，當N-比特輸入值被確定為屬于該環(huán)形組中的一個子組時，來自該環(huán)形組中下一個子組的輸出值被選擇為變換的N-比特輸出值。
在再一個方面，本發(fā)明的方法包括以下步驟提供一組所有可能的N-比特值作為多個互不相容的子組，其中每個子組包含至少一個可能的N-比特值；把N-比特輸入值與每個子組進行比較，以確定N-比特輸入值屬于各子組中的哪一個子組；以及從各子組的另一個中選擇一個N-比特值作為變換的N-比特輸出值。在這個方法的一個實施例中，每個子組在線性反饋移位寄存器(LFSR)中被循環(huán)地產(chǎn)生。在這個方法的另一個實施例中，每個子組被存儲在存儲器中。在各個實施例中，至少某些子組被安排在一個環(huán)形組中，這樣，當N-比特輸入值被確定為屬于該環(huán)形組中的一個子組時，來自該環(huán)形組中下一個子組的輸出值被選擇為變換的N-比特輸出值。
附圖簡述通過參照附圖，將較好地了解本發(fā)明，以及其多個目的與優(yōu)點將對于本領(lǐng)域技術(shù)人員將是很明顯的，其中圖1是可被用來把N-比特輸入變換成所變換的N-比特輸出的現(xiàn)有技術(shù)的線性反饋移位寄存器的方框圖；圖2是可被用來把N-比特輸入變換成所變換的N-比特輸出的現(xiàn)有技術(shù)的非線性反饋移位寄存器的方框圖；圖3是按照本發(fā)明構(gòu)建的N-比特變換電路的方框圖。
詳細描述現(xiàn)在參照圖3，本發(fā)明的示例性實施例包括M個N-比特線性反饋移位寄存器(LFSR)，例如，具有輸入端C0的第一LFSR(LFSR0)50，具有輸入端C1的第二LFSR(LFSR1)52以及具有輸入端CM-1的第M個LFSR(LFSRM-1)54。LFSR 50、52、和54被選擇成使得每個LFSR產(chǎn)生總共有可能的2N輸出比特圖案的一個子組，它并不與由其它LFSR產(chǎn)生的任何子組重疊。換句話說，每個LFSR 50、52、和54產(chǎn)生N-比特輸出的一個特殊的組，其中沒有一個N-比特輸出會由任何的其它LFSR產(chǎn)生。輸出圖案的每個子組可被看作為代表一個規(guī)定長度的短周期，而子組的組合可被看作為代表一個N-比特LFSR的最大周期長度。
將會看到，在考慮所有可能的輸出圖案的情況下，在選擇由LFSR50、52、和54中的任一個產(chǎn)生的特定的子組時有巨大的靈活性。例如，如果M=6和N=8，則LFSR0,LFSR1,LFSR2，和LFSR3中的每一個可被選擇，以使得在返回到起始輸出和重復(fù)循環(huán)之前，根據(jù)接連地加上時鐘脈沖將會產(chǎn)生60個不同的輸出。同樣地，LFSR4，和LFSR5可被選擇，以使得可分別產(chǎn)生12個和4個不同的輸出。在本例中，對于所有LFSR的周期長度的總和是256，它等于應(yīng)被產(chǎn)生的可能的輸出比特的總數(shù)28。
在把圖3的電路起始化后，每個LFSR 50、52、和54被裝載成特定的起始狀態(tài)C0到CM-1，它處在由該LFSR可產(chǎn)生的輸出比特圖案的子組內(nèi)，但是在另外的情況下它可以是任意的，只要它對于發(fā)射機和接收機來說是已知的(例如，起始狀態(tài)C0到CM-1可以是在相應(yīng)的子組中的固定常數(shù))。然后，輸入的比特圖案被加到分別被連接到LFSR 51、52、和54的輸出端的M個比較器56、58、和60中的每一個比較器。在起始狀態(tài)C0到CM-1已被裝載到LFSR 50、52和54，以及輸入被加到比較器56、58、和60以后，時鐘脈沖發(fā)生器62產(chǎn)生接連的時鐘脈沖，以便用于移位LFSR 50、52、和54的內(nèi)容。在每個時鐘周期期間，每個比較器56、58、和60把輸入比特圖案分別與相應(yīng)的LFSR 51、52、和54的輸出進行比較，并且當輸入和輸出圖案是相同時，產(chǎn)生一個“匹配”信號給選擇器64。在預(yù)定數(shù)目的時鐘脈沖以后(取決于哪個比較器56、58、和60產(chǎn)生匹配信號)，該選擇器64又產(chǎn)生一個“停止”信號給時鐘發(fā)生器62。在優(yōu)選實施例中，對于除比較器56、58、和60之一的所有的比較器，這個時鐘脈沖數(shù)是零，以及對于其余的比較器(例如，它可以是最后的比較器60)，這個時鐘脈沖數(shù)是一。在這個例子中，選擇器64在從比較器56和58的任一個比較器接收到匹配信號后立即產(chǎn)生停止信號，但當從比較器60接收匹配信號時，它在產(chǎn)生停止信號以前等待一個時鐘脈沖。
在產(chǎn)生停止信號以后，選擇器64選擇LFSR 50、52、和54中的預(yù)定的一個LFSR的輸出作為相應(yīng)于所加上的輸入的變換的輸出。然后，下一個輸入值被加上，且時鐘脈沖發(fā)生器62重新啟動。對于每次加上新的輸入值，其輸出要被選擇為變換的輸出的LFSR將取決于哪個比較器56、58、和60產(chǎn)生了一致信號，但當然必須排除其比較器產(chǎn)生了匹配信號的LFSR(否則，所選擇的輸出將只是等于所加上的輸入)。由于輸出是從除了其比較器產(chǎn)生了匹配信號的LFSR以外的一個LFSR中被選擇，所以從輸入到輸出的變換可被成為非線性的。在本發(fā)明的一個實施例中，如果相應(yīng)于LFSRL的比較器產(chǎn)生匹配信號，則輸出從LFSRL+1中被選擇，當L=M-1時，輸出是從LFSR0中被選擇(即，L被加增量成按模M的L+1)。然而，這個實施例不一定是優(yōu)選的，如果LFSRL的周期長度顯著地大于LFSRL+1的周期長度的話。例如，如果LFSRL+1的周期長度是217，及LFSRL+1的周期長度是31，則在加上217個接連的時鐘脈沖期間內(nèi)，LFSRL將循環(huán)一次，而LFSRL+1將循環(huán)7次。這樣，將有7個不同的LFSRL值，相應(yīng)于7個不同輸入值，這會導(dǎo)致相同的輸出值從LFSRL+1中被選擇。這會構(gòu)成幾比一(即7∶1)的變換，而不是更為希望的信息無損(即1∶1)的變換。
然而，如果輸出總是從具有和其比較器產(chǎn)生了匹配信號的LFSR同樣的周期長度的LFSR中被選擇，則可以得到希望的1∶1變換。例如，如果M=6及六個LFSR的周期長度分別是60、60、60、60、12、和4，則來自相應(yīng)于LFSR0的比較器的匹配信號可以使得來自LFSR1的當前的輸出被選擇，來自相應(yīng)于LFSR1的比較器的匹配信號可以使得來自LFSR2的當前的輸出被選擇，來自相應(yīng)于LFSR2的比較器的匹配信號可以使得來自LFSR3的當前的輸出被選擇，來自相應(yīng)于LFSR3的比較器的匹配信號可以使得來自LFSR0的當前的輸出在一個額外的時鐘脈沖以后被選擇(這等效于選擇被增量一的LFSR0的當前的輸出)。這個額外的時鐘脈沖被用來確保重復(fù)加上一個處在由LFSR0到LFSR3中任一個所產(chǎn)生的數(shù)值的子組內(nèi)的給定的輸入值，并不導(dǎo)致相同的輸出值從這個環(huán)路中的下一個LFSR中被重復(fù)選擇，但事實上會使所得到的輸出值循環(huán)經(jīng)過由這個環(huán)路中的下一個LFSR所產(chǎn)生的全部60個值。對于分別具有周期長度12和4的剩余的移位寄存器LFSR4和LFSR5中的每一個移位寄存器，沒有可與其配對的具有相等周期長度的其它的LFSR，因此這兩個LFSR中的每一個LFSR可能必須與具有較短或較長周期的LFSR配對，造成幾比一或一比幾(信息損失)的變換。替換地，這些LFSR中的每一個LFSR可能被變換到由一個額外的時鐘脈沖對其移位后的它本身，這樣，導(dǎo)致了1∶1的線性變換。
當然更優(yōu)選的變換是非線性1∶1變換。通常，這要求對于每個具有一定周期長度的LFSR，至少有一個具有相同周期長度的其它LFSR，它的輸出在匹配信號被第一LFSR產(chǎn)生以后能被一個(或可能多個)額外時鐘脈沖選擇。然而，可以看到，在某些FSR具有相同的周期長度而另外一些LFSR則不具有的情況下，所有帶有相同周期長度的LFSR可被安排成一個環(huán)形組，在其中由相應(yīng)于一個LFSR的比較器產(chǎn)生的匹配信號使得選擇在該組中的下一個LFSR的輸出，除非由相應(yīng)于該組中的上一個LFSR的比較器產(chǎn)生的匹配信號使得在產(chǎn)生額外時鐘脈沖后選擇來自該組中的第一個LFSR的輸出。應(yīng)當被滿足的唯一的其它準則是，所有LFSR的周期長度總和等于2N，其中N是輸入比特數(shù)。
實際上，將有幾種不同的LFSR配置，它們可以滿足以上的對于任意給定的N值的準則。例如，如果N=8(2N=256)，則有可能使用被安排在兩個環(huán)形組中的四個LFSR，第一組包含兩個LFSR，其中每個LFSR具有124的周期長度，及第二組包含兩個LFSR，其中每個具有4的周期長度。替換地，有可能使用一個環(huán)形組，包括三個LFSR，每個LFSR具有85的周期長度，以及一個第四LFSR，它具有1的周期長度(在這種情況下，相應(yīng)于第四LFSR的一個輸入值可簡單地被變換為它本身)。也有可能使用被安排在兩個環(huán)形組中的八個LFSR，第一組包含四個LFSR，每個LFSR具有56的周期長度，及第二組包含兩個LFSR，每個具有8的周期長度。當然，這些例子并沒有完全包括本領(lǐng)域技術(shù)人員將看到的在N=8的情況下的可能的配置。同樣地，在N＞8的情況下，可以發(fā)現(xiàn)存在有滿足以上準則的許多更大的周期長度的組合。
本領(lǐng)域技術(shù)人員將會看到，由本發(fā)明提供的變換函數(shù)，如圖3總的顯示的，可以通過使用除LFSR和有關(guān)比較器以外的部件來實現(xiàn)。例如，對于N-比特輸入值，一組所有可能的N-比特值可以以多個子組形式被存儲在只讀存儲器(ROM)中，每個子組可被看作為包含由圖3中的LFSR 50、52、和54中的一個相應(yīng)的LFSR產(chǎn)生的N-比特輸出值的等價物。把輸入值與ROM中的內(nèi)容進行比較，以便確定輸入值屬于哪一個所存儲的子組。然后輸出值可以以等同于如上所述的圖3中的電路的運行的方式從另一個子組中被選擇。在替換的實施方案中，按照本發(fā)明構(gòu)建的ROM對于每個可能的N比特存儲一個通過使用圖3的變換函數(shù)進行了預(yù)計算的獨特的N比特輸出值。當加上特定的N比特輸入值時，該值被用來形成到ROM的地址，以便讀出(恢復(fù))相應(yīng)的N比特輸出值，后者然后被用作為想要的變換值。
總之，本領(lǐng)域的技術(shù)人員將容易看到，對于在這里所揭示的本發(fā)明的實施例可以作出許多修正和變動，而幾乎不背離本發(fā)明的精神和范圍。因此，這里所揭示的本發(fā)明的形式是示例性的，而不打算作為對于在以下的權(quán)利要求中所規(guī)定的本發(fā)明的范圍的限制。
權(quán)利要求
1．用于把N-比特輸入值變換成所變換的N-比特輸出值的系統(tǒng)，包括多個線性反饋移位寄存器(LFSR)，每個線性反饋移位寄存器在其輸出端循環(huán)地產(chǎn)生所有可能的N-比特值的一個子組，這些值不會由任何其它的LFSR產(chǎn)生，所有這些LSFR一起循環(huán)地產(chǎn)生所有可能的N-比特值的一個組；比較裝置，用于把由所述各LSFR循環(huán)地產(chǎn)生的每個所述N-比特輸出值與所述N-比特輸入值進行比較，以確定哪個所述N-比特輸出值與所述N-比特輸入值匹配；以及選擇裝置，用于選擇除了其N-比特輸出值被確定為與所述N-比特輸入值匹配的LFSR以外的一個所述的LFSR的輸出來作為所述所變換的N-比特輸出值。
2．權(quán)利要求1的系統(tǒng)，其特征在于，其中至少某些所述的LFSR被安排在一個環(huán)形組中，這樣，當該組中的一個LFSR的N-比特輸出值被確定為與所述N-比特輸入值匹配時，所述環(huán)形組中下一個LFSR的輸出被選擇為所述的所變換的N-比特輸出值。
3．權(quán)利要求2的系統(tǒng)，其特征在于，其中在所述環(huán)形組中的LFSR具有相等的周期長度。
4．權(quán)利要求2的系統(tǒng)，其特征在于，其中對于在所述環(huán)形組中的至少一個LFSR，在所述環(huán)形組中的下一個LFSR的輸出被選擇來為在跟隨這樣一個周期后面的周期中的所述的所變換的N-比特輸出值，在所述的這樣一個周期中，所述至少一個LFSR的N-比特輸出值已被確定為與所述N-比特值匹配。
5．權(quán)利要求2的系統(tǒng)，其特征在于，其中所述的所變換的N-比特輸出值被使用于對所述N-比特輸入值糾錯編碼或加密。
6．用于把N-比特輸入值變換成所變換的N-比特輸出值的系統(tǒng)，包括提供裝置，用于提供一組所有可能的N-比特值作為多個互不相容的子組，每個子組包含至少一個可能的N-比特值；比較裝置，用于把所述N-比特輸入值與每個所述子組進行比較，以確定所述N-比特輸入值屬于所述子組中的哪一個子組；以及選擇裝置，用于從另一個所述子組中選擇一個N-比特值作為所述的所變換的N-比特輸出值。
7．權(quán)利要求6的系統(tǒng)，其特征在于，其中每個所述子組在線性反饋移位寄存器(LFSR)中被循環(huán)地產(chǎn)生。
8．權(quán)利要求6的系統(tǒng)，其特征在于，其中每個所述子組被存儲在存儲器中。
9．權(quán)利要求6的系統(tǒng)，其特征在于，其中至少某些所述的LFSR被安排在一個環(huán)形組中，這樣，當所述的N-比特輸出值被確定為屬于在所述環(huán)形組中的一個子組時，來自所述環(huán)形組中下一個子組的輸出值被選擇為所述的所變換的N-比特輸出值。
10．權(quán)利要求6的系統(tǒng)，其特征在于，其中所述的所變換的N-比特輸出值被使用于糾錯編碼或加密所述N-比特輸入值。
11．用于把N-比特輸入值變換成所變換的N-比特輸出值的方法，包括以下步驟提供一組所有可能的N-比特值作為多個互不相容的子組，每個子組包含至少一個可能的N-比特值；把所述N-比特輸入值與每個所述子組進行比較，以確定所述N-比特輸入值屬于所述各子組中的哪一個子組；以及從所述各子組的另一個中選擇一個N-比特值作為所述的所變換的N-比特輸出值。
12．權(quán)利要求11的方法，其特征在于，其中每個所述子組在線性反饋移位寄存器(LFSR)中被循環(huán)地產(chǎn)生。
13．權(quán)利要求11的方法，其特征在于，其中每個所述個子組被存儲在存儲器中。
14．權(quán)利要求11的方法，其特征在于，其中至少某些所述子組被安排在一個環(huán)形組中，這樣，當所述N-比特輸入值被確定為屬于所述環(huán)形組中的一個子組時，來自所述環(huán)形組中下一個子組的輸出值被選擇作為所述的所變換的N-比特輸出值。
15．權(quán)利要求11的方法，其特征在于，其中所述所變換的N-比特輸出值被使用于糾錯編碼和加密所述N-比特輸入值。
16．用于把所施加的N-比特輸入值變換成所變換的N-比特輸出值的系統(tǒng)，包括存儲器裝置，用于對于每個可能的N-比特值存儲一個相應(yīng)的N比特輸出值，這個輸出值是通過把一組所有可能的N-比特輸入值分成多個互不相容的子組來確定的，每個子組包含至少一個可能的N-比特輸入值；對于任一個可能的N-比特輸入值，從除了所述的一個可能的N-比特輸入值所屬于的一個子組以外的一個子組中選擇該相應(yīng)的N-比特輸出值；尋址裝置，用于從所述被施加的N比特輸入值形成一個到所述存儲器裝置的地址，所述地址與存儲相應(yīng)于所述被施加的N-比特輸入值的N比特輸出值的所述存儲器的一個單元有關(guān)；以及恢復(fù)裝置，用于從所述單元恢復(fù)相應(yīng)的N-比特輸出值，以便用來作為所變換的N-比特輸出值。
17．權(quán)利要求16的系統(tǒng)，其特征在于，其中所述存儲器裝置是只讀存儲器(ROM)。
18．權(quán)利要求16的系統(tǒng)，其特征在于，其中所述的所變換的N-比特輸出值被使用于糾錯編碼或加密所述加上的N-比特輸入值。
全文摘要
用于把N－比特輸入值變換成N－比特輸出值的系統(tǒng)和方法,它可被用于糾錯編碼和加密N－比特輸入值。在代表性的實施例中,該系統(tǒng)包括提供裝置(50—54),用于提供一組所有可能的N－比特值作為多個互不相容的子組,每個子組包含至少一個可能的N－比特值;比較裝置(56—60),用于把N－比特輸入值與每個子組進行比較,以確定N－比特輸入值屬于哪一個子組;以及選擇裝置(64),用于選擇來自另一個子組的N－比特值作為變換的N－比特輸出值。按照本發(fā)明,這些子組的每個子組在線性反饋移位寄存器(LFSR)中被循環(huán)地產(chǎn)生,或,替換地,被存儲在存儲器中。
文檔編號H03M13/01GK1225769SQ97196489
公開日1999年8月11日 申請日期1997年7月14日 優(yōu)先權(quán)日1996年7月17日
發(fā)明者P·W·登特 申請人:艾利森公司