本發(fā)明屬于數(shù)字測試技術(shù)領(lǐng)域，更為具體地講，涉及一種序列脈沖下降沿加抖的裝置。

背景技術(shù)：

近年來，在電子技術(shù)快速發(fā)展的背景下，數(shù)字化設(shè)備也隨之不斷發(fā)展，并且在通信、導(dǎo)航等領(lǐng)域顯示出其獨特性與緊缺性。從目前的情況來看，數(shù)字化設(shè)備的發(fā)展伴隨著半導(dǎo)體器件的發(fā)展，向著集成化與智能化的方向演變，并且呈現(xiàn)出高精度、高集成度、多功能性、人機交互性、可編程性的發(fā)展特點。同時，半導(dǎo)體技術(shù)和集成技術(shù)的發(fā)展也推動了數(shù)字化技術(shù)的創(chuàng)新，數(shù)字化技術(shù)的發(fā)展在很大程度上反應(yīng)出當(dāng)前電子行業(yè)的發(fā)展情況。

序列脈沖信號發(fā)生器作為一種典型的數(shù)字化設(shè)備，在許多領(lǐng)域都有重大的研究意義。首先，在傳統(tǒng)測試領(lǐng)域，尤其是對高頻電路、高速數(shù)字設(shè)備等進行相關(guān)的功能測試，噪聲容限測試、信號抖動容限測試，相應(yīng)測試時，往往需要為被測試系統(tǒng)提供抖動頻率可調(diào)、抖動大小可變占空比可調(diào)的頻譜分量豐富的脈沖信號，往往需要功能模式豐富的測試信號去進行分析測試，鑒定其相應(yīng)情況，運行狀態(tài)等，或者對其進行故障診斷，往往要頻段范圍寬、發(fā)射功率大、精度高的信號源為其服務(wù)。

抖動是指序列脈沖信號在短期內(nèi)重要的瞬間變化相對于理想位置發(fā)生的偏移。抖動可以分為隨機性抖動(rj)和確定性抖動(dj)，二確定性抖動又可以分為周期性抖動(pj)、數(shù)據(jù)相關(guān)抖動(ddj)和占空比抖動(dcd)三種。

隨機抖動產(chǎn)生的原因很復(fù)雜，很難消除。器件內(nèi)部熱噪聲，晶體的隨機振動，宇宙射線等都有可能引起隨機抖動。隨機抖動滿足高斯分布，在理論上是無邊界的，只要測試的時間足夠長，隨機抖動也是無限大的。確定性抖動不是高斯分布，通常是有邊際的，它是可重復(fù)可預(yù)測的。信號的反射、串?dāng)_、開關(guān)噪聲、電源干擾、emi等都會產(chǎn)生隨機性抖動。

過去多年來用于量化抖動的最常用的方法是峰峰值抖動(peak-to-peakjitter)和均方根抖動(root-mean-squarejitter)。由于時鐘系統(tǒng)是數(shù)字系統(tǒng)非常關(guān)鍵的一部分，直接決定了數(shù)據(jù)發(fā)送和接收的成敗，是整個系統(tǒng)的主動脈，因此時鐘的抖動一直備受關(guān)注。高速串行數(shù)據(jù)標(biāo)準一般要求在特定誤碼率情況下(如10e-12)的總體抖動、固有抖動、隨機抖動等指標(biāo)不能過大；而時鐘信號一般是芯片手冊給出要求。

在數(shù)字系統(tǒng)中，抖動將引起系統(tǒng)誤碼率的增加，為了使數(shù)字系統(tǒng)在有抖動的情況下，仍能保證系統(tǒng)的指標(biāo)，那么抖動就應(yīng)該限制在一定范圍之內(nèi)，這就是所謂的抖動容限。因此，為了測量數(shù)字系統(tǒng)的抖動容限，就需要模擬多類型數(shù)字信號抖動或時鐘抖動、可控抖動幅度等，在保證系統(tǒng)的指標(biāo)的情況下得到容許的最大抖動范圍。而目前在國內(nèi)公開資料中未見序列脈沖信號上加載抖動來對被測試設(shè)備進行測試的技術(shù)。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種序列脈沖下降沿加抖的裝置，為被測試設(shè)備提供周期性的下降沿抖動在信號，在抖動范圍可控情況下，完成被測試設(shè)備的測試。

為實現(xiàn)上述發(fā)明目的，本發(fā)明一種序列脈沖下降沿加抖的裝置，其特征在于，包括：

數(shù)據(jù)信號產(chǎn)生裝置，用于產(chǎn)生需要加抖的序列脈沖，并發(fā)送給扇出電路；

扇出電路，用于將序列脈沖扇成上升沿信號和下降沿信號，再分別送入不同的銳化電路；

銳化電路1和銳化電路2，銳化電路1用于接收上升沿信號，并進行脈寬窄化處理，得到窄化上升沿信號，再發(fā)送給固定延遲電路1；銳化電路2用于接收下降沿信號，并進行脈寬窄化處理，得到窄化下降沿信號，再發(fā)送給固定延遲電路2；

固定延遲電路1和固定延遲電路2，固定延遲電路1對窄化上升沿信號進行固定延遲，再發(fā)送給信號合成電路；固定延遲電路2對窄化下降沿信號進行固定延遲，再發(fā)送給延遲電路；

地址控制器，對時鐘信號和觸發(fā)信號進行延遲處理后將其作為控制信號，用于控制抖動數(shù)據(jù)存儲電路將抖動數(shù)據(jù)送入到延遲電路；

移相電路，將時鐘信號進行移相后作為延遲電路的抖動數(shù)據(jù)加載控制信號；

抖動數(shù)據(jù)存儲電路，在控制信號的控制下，將攜帶有抖動數(shù)據(jù)存儲電路固有延遲的抖動數(shù)據(jù)送入到延遲電路；

延遲電路，用于接收固定延遲后的窄化下降沿信號和抖動數(shù)據(jù)，并在抖動數(shù)據(jù)加載控制信號的控制下，將抖動數(shù)據(jù)加載到窄化下降沿信號，再發(fā)送給信號沿合成電路；

信號沿合成電路，將延遲電路和固定延遲電路1發(fā)送的信號進行序列脈沖合成，得到序列脈沖下降沿加抖的序列脈沖信號。

本發(fā)明的發(fā)明目的是這樣實現(xiàn)的：

本發(fā)明一種序列脈沖下降沿加抖的裝置，對于需要加載抖動的序列脈沖波形分解為上升沿信號與下降沿信號，將抖動轉(zhuǎn)化為延遲定時控制加載到下降沿，上升沿信號作為觸發(fā)器的時鐘和下降沿信號作為復(fù)位信號使得序列脈沖信號在上升沿到來時拉高，下降沿到來時拉低，實現(xiàn)對該部分序列脈沖信號的下降沿加抖的波形合成。其中，下降沿在可編程延遲線的作用下時延，由于時延的數(shù)值是可編程控制的，因此下降沿到來的時刻隨控制數(shù)據(jù)變化，由上升沿和下降沿合成的序列脈沖信號的下降沿就產(chǎn)生了周期的抖動。因而，下降沿可以加載可編程的抖動，具有非常好的擴展性和靈活性。

同時，本發(fā)明一種序列脈沖下降沿加抖的裝置還具有以下有益效果：

(1)、通過使用可編程延遲線以及觸發(fā)器脈沖合成技術(shù)，實現(xiàn)了在單獨下降沿上加載可編程抖動；

(2)、加載的抖動可由數(shù)據(jù)控制得到任意類型的抖動，包括正弦抖動、三角抖動、高斯抖動等；

(3)、序列脈沖的加抖裝置可在信號源產(chǎn)生數(shù)據(jù)內(nèi)容之后加載抖動，加載的過程無需外部同步時鐘，對信號源設(shè)備無強制性要求，只需信號源端和抖動的控制數(shù)據(jù)的輸入即可將抖動控制器集成到設(shè)備中，最大的特點是無需重新設(shè)計信號源端。

(4)、邊沿抖動轉(zhuǎn)化為延遲定時的控制，利用高分辨率延遲線得到序列脈沖上升沿抖動的高精密控制，可實現(xiàn)抖動分辨率優(yōu)于1ps。

附圖說明

圖1是本發(fā)明一種序列脈沖下降沿加抖的裝置原理框圖；

圖2是圖1中虛線框部分即序列脈沖下降沿加抖裝置的電路圖；

圖3是圖2所示序列脈沖下降沿加抖裝置的抖動數(shù)據(jù)加載時序圖；

圖4是圖2所示序列脈沖下降沿加抖裝置的時序波形圖。

具體實施方式

下面結(jié)合附圖對本發(fā)明的具體實施方式進行描述，以便本領(lǐng)域的技術(shù)人員更好地理解本發(fā)明。需要特別提醒注意的是，在以下的描述中，當(dāng)已知功能和設(shè)計的詳細描述也許會淡化本發(fā)明的主要內(nèi)容時，這些描述在這里將被忽略。

實施例

圖1是本發(fā)明一種序列脈沖下降沿加抖的裝置原理框圖。

在本實施例中，如圖1所示，本發(fā)明一種序列脈沖下降沿加抖的裝置包括：數(shù)據(jù)信號產(chǎn)生裝置、扇出電路、銳化電路1和銳化電路2、固定延遲電路1和固定延遲電路2、地址控制器、移相電路、抖動數(shù)據(jù)存儲電路、延遲電路和信號沿合成電路；

數(shù)據(jù)信號產(chǎn)生裝置，用于產(chǎn)生需要加抖的序列脈沖，并發(fā)送給扇出電路；

扇出電路，用于將序列脈沖扇成上升沿信號和下降沿信號，再分別送入不同的銳化電路；

銳化電路1和銳化電路2，銳化電路1用于接收上升沿信號，并進行脈寬窄化處理，得到窄化上升沿信號，再發(fā)送給固定延遲電路1；銳化電路2用于接收下降沿信號，并進行脈寬窄化處理，得到窄化下降沿信號，再發(fā)送給固定延遲電路2；

固定延遲電路1和固定延遲電路2，固定延遲電路1對窄化上升沿信號進行固定延遲，再發(fā)送給信號合成電路；固定延遲電路2對窄化下降沿信號進行固定延遲，再發(fā)送給延遲電路；

地址控制器，對時鐘信號和觸發(fā)信號進行延遲處理后將其作為控制信號，用于控制抖動數(shù)據(jù)存儲電路將抖動數(shù)據(jù)送入到延遲電路；

移相電路，將時鐘信號進行移相后作為延遲電路的抖動數(shù)據(jù)加載控制信號；

抖動數(shù)據(jù)存儲電路，在控制信號的控制下，將攜帶有抖動數(shù)據(jù)存儲電路固有延遲的抖動數(shù)據(jù)送入到延遲電路；

延遲電路，用于接收固定延遲后的窄化下降沿信號和抖動數(shù)據(jù)，并在抖動數(shù)據(jù)加載控制信號的控制下，將抖動數(shù)據(jù)加載到窄化下降沿信號，再發(fā)送給信號沿合成電路；

信號沿合成電路，將延遲電路和固定延遲電路1發(fā)送的信號進行序列脈沖合成，得到序列脈沖下降沿加抖的序列脈沖信號。

圖2是圖1中虛線框部分即序列脈沖下降沿加抖裝置的電路圖。

如圖2所示，在本實施例中，地址控制器的時延t4以及抖動數(shù)據(jù)存儲電路的時延t5之和小于時鐘周期的一半t/2，因此移相電路用反相器來實現(xiàn)50％占空比的時鐘信號的180度移相。這樣可以保證在延遲電路的抖動數(shù)據(jù)信號在抖動數(shù)據(jù)加載信號之前到來，實現(xiàn)抖動數(shù)據(jù)的加載。

銳化電路1選用d觸發(fā)器，d觸發(fā)器的d端接高電平，時鐘端接上升沿信號；當(dāng)上升沿到來時，d觸發(fā)器q端輸出由低電平變?yōu)楦唠娖?，并作為d觸發(fā)器的復(fù)位信號，使d觸發(fā)器輸出復(fù)位，并由高電平變?yōu)榈碗娖?，d觸發(fā)器q端輸出窄化上升沿信號。

銳化電路2選用d觸發(fā)器，d觸發(fā)器的d端接高電平，時鐘端接下降沿信號；當(dāng)下降沿到來時，d觸發(fā)器q端輸出由高電平變?yōu)榈碗娖?，并作為d觸發(fā)器的復(fù)位信號，使d觸發(fā)器輸出復(fù)位，并由低電平變?yōu)楦唠娖?，d觸發(fā)器q端輸出窄化下降沿信號。

延遲電路可以選取數(shù)控可編程延遲線或模擬電平控制的高精度可控延遲線；而抖動數(shù)據(jù)則由dac芯片完成抖動數(shù)據(jù)的數(shù)模轉(zhuǎn)化用以模擬電平控制的高精度可控延遲線的模擬控制。

圖3是圖2所示序列脈沖下降沿加抖裝置的抖動數(shù)據(jù)加載時序圖。

如圖3所示，在本實施例中，t1為時鐘信號clk在觸發(fā)信號trigger上升沿到來之后的時間差；t2為時鐘信號clk在觸發(fā)信號下降沿到來之后的時間差；t3為時鐘信號上升沿和抖動數(shù)據(jù)加載信號load上升沿的時間差；t4為地址控制器在時鐘信號clk的控制下產(chǎn)生地址信號address的地址信號與時鐘信號的時間差；t5為抖動數(shù)據(jù)在地址信號address的控制下產(chǎn)生的與地址信號的時間差；t6為抖動數(shù)據(jù)djitter與抖動加載信號load的上升沿的時間差。

抖動數(shù)據(jù)djitter在抖動數(shù)據(jù)加載信號load上升沿到來時加載，抖動數(shù)據(jù)加載信號load與時鐘信號clk有t3的時間延遲，djitter根據(jù)地址產(chǎn)生器產(chǎn)生的地址address從抖動數(shù)據(jù)存儲器中讀取得到，所有的抖動數(shù)據(jù)加載過程都在觸發(fā)信號trigger高電平范圍內(nèi)進行。

圖4是圖2所示序列脈沖下降加抖裝置的時序波形圖。

如圖4所示，在本實施例中，din為輸入信號；drise為din的上升沿窄化信號；dfall為din的下降沿窄化信號；dfall-jitter為加載了抖動的下降沿窄化信號；dout為輸出的下降沿加抖的序列脈沖信號。在下降沿加載了抖動的序列脈沖信號dout與未加載抖動的序列脈沖信號之間有由固定延遲線產(chǎn)生的延遲tdelay。抖動大小(tj1…tj5)不會超過經(jīng)過窄化的上升沿和下降沿的脈寬。抖動大小(tj1…tj5)不會超過經(jīng)過窄化的上升沿和下降沿的脈寬。

需要說明的是，在本發(fā)明中利用序列脈沖波形沿分解與沿合成方法，通過分別調(diào)節(jié)上升沿的延遲和下降沿的延遲完成對序列脈沖波形的上升沿和下降沿出現(xiàn)時刻的精密控制，將波形上升沿抖動轉(zhuǎn)化為上升沿的定時控制。延遲電路不僅可以選取數(shù)控可編程延遲線，也可以選取模擬電平控制的高精度可控延遲線，而抖動數(shù)據(jù)則由dac芯片完成抖動數(shù)據(jù)的數(shù)模轉(zhuǎn)化用以模擬電平控制的高精度可控延遲線的模擬控制。

盡管上面對本發(fā)明說明性的具體實施方式進行了描述，以便于本技術(shù)領(lǐng)域的技術(shù)人員理解本發(fā)明，但應(yīng)該清楚，本發(fā)明不限于具體實施方式的范圍，對本技術(shù)領(lǐng)域的普通技術(shù)人員來講，只要各種變化在所附的權(quán)利要求限定和確定的本發(fā)明的精神和范圍內(nèi)，這些變化是顯而易見的，一切利用本發(fā)明構(gòu)思的發(fā)明創(chuàng)造均在保護之列。