精細(xì)時(shí)序調(diào)整方法
【專利摘要】本發(fā)明涉及精細(xì)時(shí)序調(diào)整方法，實(shí)施例可以提供非侵入性技術(shù)，用于調(diào)整多級(jí)電路系統(tǒng)中的時(shí)序。根據(jù)本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)可以包括耦合到攜帶信號(hào)的信號(hào)線的多個(gè)電路級(jí)。該系統(tǒng)還可以包括多個(gè)負(fù)載電路，對(duì)于每個(gè)電路級(jí)提供一個(gè)。負(fù)載電路可以具有耦合到攜帶信號(hào)的信號(hào)線的輸入端。每個(gè)負(fù)載電路可包括獨(dú)立于其他負(fù)載電路可編程的電流源，傳播經(jīng)過在接收信號(hào)的各個(gè)負(fù)載電路中的輸入晶體管的電流。通過輸入晶體管傳播的電流可以提供對(duì)應(yīng)信號(hào)線的負(fù)載，從而允許每個(gè)電路級(jí)的精細(xì)時(shí)序調(diào)整。
【專利說明】精細(xì)時(shí)序調(diào)整方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及在多級(jí)電路系統(tǒng)中的時(shí)序調(diào)整。

【背景技術(shù)】
[0002]多級(jí)電路系統(tǒng)包括由信號(hào)驅(qū)動(dòng)的多段。在電路操作中，給定數(shù)目的段可以由信號(hào)來驅(qū)動(dòng)。理想情況下，段輸出需要相對(duì)于時(shí)間對(duì)準(zhǔn)。然而，隨著不斷增加的操作速度以及多級(jí)電路所需的輸出頻率，時(shí)序相關(guān)錯(cuò)誤是最具挑戰(zhàn)性的和要求的問題。這些錯(cuò)誤包括:時(shí)鐘信號(hào)中的相位噪聲、占空比失真，以及段到段的時(shí)序不匹配。
[0003]多級(jí)電路(諸如，轉(zhuǎn)換器)的時(shí)序不匹配將導(dǎo)致頻率和數(shù)據(jù)失真。固定時(shí)序相關(guān)錯(cuò)誤的現(xiàn)有方案并不過于侵入性和易受噪聲影響。一些方案要求對(duì)每段的時(shí)鐘信號(hào)的額外電路和控制信號(hào)，或包括用于每個(gè)時(shí)鐘線的過于復(fù)雜的調(diào)節(jié)電路。這些方案通過提供其他的耦合路徑降級(jí)性能。其他方案涉及集成每個(gè)時(shí)鐘線上的變?nèi)荻O管，但是，他們只允許精細(xì)分辨率，用于小的電壓調(diào)整。此外，由于變?nèi)荻O管的方案利用時(shí)序調(diào)整的電壓，它們更易受噪聲影響。
[0004]因此，本發(fā)明人看到本領(lǐng)域中需要在多級(jí)電路中提高精細(xì)的時(shí)序調(diào)整，而不需要添加顯著電路或控制線。

【專利附圖】

【附圖說明】
[0005]圖1是根據(jù)本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)的框圖。
[0006]圖2 Ca)是根據(jù)本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)中的單級(jí)的框圖。
[0007]圖2 (b)是根據(jù)本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)中的單級(jí)的框圖。
[0008]圖3是根據(jù)本發(fā)明實(shí)施例的時(shí)鐘分配電路的框圖。

【具體實(shí)施方式】
[0009]本發(fā)明實(shí)施例可以提供非侵入性技術(shù)，用于調(diào)整多級(jí)電路系統(tǒng)中的時(shí)序。根據(jù)本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)可以包括耦合到攜帶信號(hào)的信號(hào)線的多個(gè)電路級(jí)。該系統(tǒng)還可以包括多個(gè)負(fù)載電路，對(duì)于每個(gè)電路級(jí)提供一個(gè)。負(fù)載電路可以具有耦合到攜帶信號(hào)的信號(hào)線的輸入端。每個(gè)負(fù)載電路可包括獨(dú)立于其他負(fù)載電路可編程的電流源，傳播經(jīng)過在接收信號(hào)的各個(gè)負(fù)載電路中的輸入晶體管的電流。通過輸入晶體管的電流傳播可以提供對(duì)應(yīng)
號(hào)線的負(fù)載，從而允許每級(jí)的精細(xì)時(shí)序調(diào)整。
[0010]圖1是根據(jù)本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)100的框圖。系統(tǒng)100可包括多個(gè)電路級(jí)110.1-110.N，對(duì)于每個(gè)電路級(jí)一個(gè)的多個(gè)負(fù)載單元120.1-120.N，信號(hào)線130.1-130.N，以及控制器140。信號(hào)線130.1-130.N可攜帶同步數(shù)據(jù)信號(hào)Di_DN(它可以是信號(hào)Din的位)，理想情況下，數(shù)據(jù)信號(hào)D1-Dn將彼此同時(shí)輸入到電路級(jí)110.1-110.N。每個(gè)信號(hào)線130.1，...，130.N被輸入到相關(guān)電路級(jí)110.1，...，110.N和相關(guān)的負(fù)載傳感器120.1，...，120.N。
[0011]該信號(hào)Dl-DN可以是數(shù)據(jù)信號(hào)、時(shí)鐘信號(hào)或者具有過渡的其它信號(hào)，即使導(dǎo)體長(zhǎng)度、電電容負(fù)載的差異或信號(hào)線130.N.-130.1之間的其他差異，這些過渡將彼此同時(shí)輸入到電路級(jí)110.1-110.N。負(fù)載單元120.1-120.N可以是向信號(hào)線130.1-130.N提出可變電容負(fù)載的可調(diào)諧裝置，如圖1中所示為可變電容C1-Cp因此，負(fù)載單元120.1-120.N可向信號(hào)線130.1-130.N呈現(xiàn)可調(diào)諧電容負(fù)載，這樣抵消可導(dǎo)致數(shù)據(jù)信號(hào)D1-Dn中過渡被同步外接收的影響。
[0012]負(fù)載單元120.1-120.N可具有耦合到信號(hào)線130.1-130.N的輸入端。每個(gè)負(fù)載單元120.1-120.N可包括可編程電流源121.1-121.N，其產(chǎn)生通過相應(yīng)負(fù)載級(jí)120.1，...，
120.N中輸入電路(未示出)的偏置電流ID1_IDN。流經(jīng)各負(fù)載傳感器120.1-120.N的電流Im-1dn可以限定施加到信號(hào)線130.1-130.N的電電容負(fù)載C1-Cp負(fù)載單元120.1-120.N可以具有各種電路結(jié)構(gòu)。根據(jù)本發(fā)明的一些實(shí)施例，負(fù)載單元120.1-120.N可以具有類似于相應(yīng)電路級(jí)110.1-110.N的電路結(jié)構(gòu)。根據(jù)本發(fā)明的其它實(shí)施例，負(fù)載單元120.1-120.N可以具有不相似于對(duì)應(yīng)電路級(jí)110.1-110.N的電路結(jié)構(gòu)。載單元120.1-120.N的結(jié)構(gòu)可唯一于它們被集成到的多級(jí)電路系統(tǒng)。
[0013]控制器140可以是芯片上處理器或狀態(tài)機(jī)，其為可編程電流源121.1-121.N存儲(chǔ)驅(qū)動(dòng)強(qiáng)度值。驅(qū)動(dòng)強(qiáng)度數(shù)據(jù)可以來自存儲(chǔ)數(shù)據(jù)，包括例如從電路仿真或測(cè)試數(shù)據(jù)獲取的信號(hào)誤匹配的估計(jì)。此外，控制器140可包括例如任何適當(dāng)?shù)奶幚砥脚_(tái)、計(jì)算平臺(tái)、計(jì)算設(shè)備、處理設(shè)備、計(jì)算系統(tǒng)、處理系統(tǒng)、計(jì)算機(jī)、處理器或類似的，并且可以使用硬件和/或軟件的任何適當(dāng)組合實(shí)現(xiàn)。
[0014]本發(fā)明的原理應(yīng)用于各種電路系統(tǒng)。在圖1不出的系統(tǒng)中，響應(yīng)于信號(hào)Din,電路級(jí)110.1-110.N被示為驅(qū)動(dòng)輸出電流MUT1-1_到公共輸出節(jié)點(diǎn)10UT_T0T。然而，本發(fā)明的原理也可以應(yīng)用于其中電路級(jí)響應(yīng)于控制信號(hào)產(chǎn)生輸出電壓或其中不同電路級(jí)驅(qū)動(dòng)輸出信號(hào)(不論是電流或電壓)以分離輸出節(jié)點(diǎn)(例如，模-數(shù)轉(zhuǎn)換器和數(shù)-模轉(zhuǎn)換器)的電路系統(tǒng)中。在這方面，該電路級(jí)的結(jié)構(gòu)和操作對(duì)于當(dāng)前討論并不重要。
[0015]在操作期間，基于位D1-Dn的值，信號(hào)Din的位D1-Dn在各操作期間可驅(qū)動(dòng)相應(yīng)的電路級(jí)110.1-110.N。例如，對(duì)于多級(jí)電路系統(tǒng)100的給定操作X，如果位D1和Dn具有高值(I)以及D2和D3具有低值(0)，電路級(jí)110.1和110.N可被驅(qū)動(dòng)以分別輸出電流Itoti和1t N。如果位D2和D3具有低值(換句話說，Itm 2和Itot 3可以等于0)，電路級(jí)110.2和110.3可以不被驅(qū)動(dòng)。因此，對(duì)于操作X，總的輸出電流1tt tct可以等于1TT—Mem—N。D1-Dn的值可在隨后的電路操作中變化，因此，輸出電流1TT—TOT也可對(duì)這些操作發(fā)生變化。如下面描述的那樣，流經(jīng)各負(fù)載傳感器120.1-120.N的電流I111-1ffl可以提供相應(yīng)信號(hào)線130.1-130.N上的電電容負(fù)載，以減少給定電路操作的輸出電流I.rim—N之間的時(shí)序不匹配。
[0016]繼續(xù)該示例所述，在給定操作X期間(其中，位D1和Dn具有高值以及位D2和D3具有低值)，則控制器140可控制可編程電流源121.1和121.η以根據(jù)現(xiàn)有的不匹配數(shù)據(jù)分別產(chǎn)生電流Idi和IDN。流經(jīng)各自負(fù)載單元120.1和120.N的電流Idi和Idn可限定施加到信號(hào)線130.1和130.N的電容負(fù)載C1和C4 (以虛線示出)。在這種方式下，在信號(hào)線D1和D4上提供的電容負(fù)載C1和C4可以對(duì)于給定的操作X變化，以使得電路110.1和110.N之間的精細(xì)時(shí)序調(diào)整。以類似的方式，在隨后的操作中，電流Id1-1d4可提供信號(hào)線130.1-130.N上的電容負(fù)載(對(duì)于操作，取決于哪些位是高的，哪些位是低位)，以允許系統(tǒng)100的電路級(jí)110.1-110.N之間的精細(xì)時(shí)序調(diào)整。
[0017]圖2 (a)和(b)是電路圖，分別示出了根據(jù)本發(fā)明實(shí)施例的示例性電路級(jí)和負(fù)載階段。
[0018]圖2 Ca)是按照本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)中的電路級(jí)210.1和電路級(jí)220.1的方框圖。負(fù)載電路220.1可平行于電路級(jí)210.1。換句話說，負(fù)載電路220.1和電路級(jí)210.1的輸入端可稱合到承載信號(hào)SIGin的公用信號(hào)線115.1。雖然圖2 (a)僅不出了一個(gè)電路級(jí)210.1和一個(gè)負(fù)載電路220.1，但根據(jù)本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)可包括以類似于圖1中的多級(jí)電路系統(tǒng)100的配置的多個(gè)電路級(jí)(210.1-210.N)和相應(yīng)的負(fù)載電路(220.1-220.N)。
[0019]電路級(jí)210.1可包括阻抗211.1和晶體管213.1。晶體管213.1可以是p型金屬氧化物半導(dǎo)體(PMOS)晶體管、N型金屬氧化物半導(dǎo)體(NMOS)晶體管，或者適于用于電路級(jí)210.1中的其他類型的晶體管。阻抗211.1可在一端耦合到電壓VDD以及在另一端耦合到晶體管213.1的源極端。晶體管213.1的柵極端可以耦合到信號(hào)線215.1。
[0020]流經(jīng)阻抗211.1的電流可由晶體管213.1 (可充當(dāng)開關(guān))操縱。如果信號(hào)SIGin為高電平時(shí)，晶體管213.1可被接通，以及流經(jīng)阻抗211.1的電流可由電路級(jí)210.1可輸出到T* 點(diǎn) I cm。
[0021]負(fù)載電路220.1可包括可編程電流源221.1、控制器222.1和晶體管223.1。在電路級(jí)210.1中，晶體管223.1可以和晶體管213.1是相同類型(PMOS，NM0S，等)。可編程電流源221.1可以類似于圖1中的可編程電流源121.1-121.N?？刂破?22.1可以類似于圖1中的控制器140，并且可根據(jù)存儲(chǔ)時(shí)序不匹配數(shù)據(jù)控制由可編程電流源221.1產(chǎn)生的偏置電流。
[0022]可編程電流源221.1可在一端耦合到電壓VDD，在另一端耦合到晶體管223.1的源極端。晶體管223.1的柵極端可以連接到信號(hào)線215.1，以及晶體管223.1的漏極端子可耦合到地。如果信號(hào)SIGin為高電平，晶體管223.1可被接通，以及由可編程電流源221.1產(chǎn)生的電流可以流過晶體管223.1朝向地面。
[0023]在操作過程中，控制器222.1可以控制可編程電流源221.1以基于現(xiàn)有的不匹配數(shù)據(jù)生成偏置電流。當(dāng)信號(hào)SIGIN為高時(shí)，偏置電流可以流過晶體管223.1朝向地面，并且可以定義晶體管213.1的柵極-漏極電容214.1 (以虛線示出)。在這種方式下，電容負(fù)載214.1可設(shè)置在信號(hào)線215.1上，以允許電路級(jí)210.1的精細(xì)時(shí)序調(diào)整。控制器222.1可通過調(diào)節(jié)由可編程電流源221.1產(chǎn)生的偏置電流而改變?cè)谛盘?hào)線215.1呈現(xiàn)的負(fù)載。相同的時(shí)序調(diào)整方案可用于多級(jí)電路系統(tǒng)中其他電路級(jí)210.N-210.N0
[0024]圖2(b)是根據(jù)本發(fā)明另一實(shí)施例的電路級(jí)230.1和相應(yīng)負(fù)載電路240.1的框圖。電路級(jí)230.1是圖2 (a)中電路級(jí)210.1的差別形式。同樣，負(fù)載電路240.1是圖2 (a)中負(fù)載電路220.1的差別形式。根據(jù)本實(shí)施例，負(fù)載電路240.1可平行于電路級(jí)230.1。盡管圖2 (b)只示出了一個(gè)電路級(jí)230.1和一個(gè)負(fù)載電路240.1，但根據(jù)本發(fā)明實(shí)施例的多級(jí)電路系統(tǒng)可包括以類似于圖1中的多級(jí)電路系統(tǒng)100的結(jié)構(gòu)的多個(gè)電路級(jí)(230.1-230.N)和相應(yīng)的負(fù)載電路(240.1-240.N)。
[0025]電路級(jí)230.1可包括阻抗231.1和晶體管233.1-234.1。晶體管233.1-234.1可以是PMOS晶體管、NMOS晶體管或適合用于電路級(jí)230.1的其他類型的晶體管。阻抗231.1可在一端耦合到電壓VDD和晶體管233.1及234.1的源極端。晶體管233.1的柵極端可被耦合到該攜帶信號(hào)SIGini的信號(hào)線237.1。類似地，晶體管234.1的柵極端可以耦合到攜帶信號(hào)SIGin2的信號(hào)線238.1。
[0026]晶體管233.1和234.1可以充當(dāng)開關(guān)已操縱流經(jīng)阻抗231.1的電流。如果信號(hào)SIGini為高電平，晶體管233.1可被接通，以及流經(jīng)阻抗231.1的電流可以被控制到輸出IQUTP。另外，如果信號(hào)SIGin2是高電平，晶體管234.1可以接通，以及流過晶體管231.1的電流可被控制到輸出Ιου?。
[0027]負(fù)載電路240.1可以包括可編程電流源241.1、控制器242.1以及一對(duì)晶體管
243.1及244.1。晶體管243.1和244.1可以和電路級(jí)230.1中的晶體管233.1和234.1具有相同類型(PM0S，NM0S，等等)?？删幊屉娏髟?41.1可以類似于圖1中的可編程電流源
121.1-121.N?？刂破?42.1可以類似于圖1中的控制器140并且可以根據(jù)所存儲(chǔ)的時(shí)序不匹配數(shù)據(jù)控制由可編程電流源241.1產(chǎn)生的偏置電流。
[0028]可編程電流源241.1可在一端耦合到VDD和在另一端耦合到每個(gè)晶體管243.1和
244.1的源極端。晶體管243.1的柵極端可以耦合到信號(hào)線2371.1，以及晶體管243.1的漏極端可耦合到地。類似地，晶體管244.1的柵極端可以耦合到信號(hào)線238.1，以及晶體管244.1的漏極端可以耦合到地。
[0029]在操作過程中，控制器242.1可以控制可編程電流源241.1以基于現(xiàn)有的不匹配數(shù)據(jù)生成偏置電流。如果信號(hào)SIGini是高電平，則偏置電流可通過晶體管243.1流向地面，并定義晶體管233.1的柵極-漏極電容235.1 (以虛線示出)。另外，如果信號(hào)SIGin2是高電平，偏置電流可以流過晶體管244.1接地，可限定晶體管234.1的柵極-漏極電容236.1(以虛線示出)。在這種方式下，電容負(fù)載可設(shè)置在信號(hào)線237.1和238.1上，以允許電路級(jí)230.1的精細(xì)時(shí)序調(diào)整?？刂破?42.1可通過調(diào)整由可編程電流源241.1產(chǎn)生的偏置電流改變?cè)谛盘?hào)線237.1和238.1上呈現(xiàn)的負(fù)載。相同的調(diào)整方案可用于多級(jí)電路系統(tǒng)真的其他電路級(jí)220.2-220.N (未示出)。
[0030]圖3是根據(jù)本發(fā)明實(shí)施例多級(jí)時(shí)鐘分配電路300的框圖。時(shí)鐘分配電路300可以包括多個(gè)緩沖器電路310.1-310.N、對(duì)于每個(gè)緩沖器電路310.1-310.N提供一個(gè)的多個(gè)負(fù)載逆變器320.1-320.N、信號(hào)線330.1-330.N和控制器340。信號(hào)線330.1-330.N可以攜帶同步時(shí)鐘信號(hào)CLK1-CLKn(表示在每個(gè)緩沖器310.1-310.N出現(xiàn)的時(shí)鐘信號(hào)CLK的分布式版本)，理想情況下，同步時(shí)鐘信號(hào)CLK1-CLKn將同時(shí)彼此輸入到緩沖器310.1-310.N。每個(gè)信號(hào)線330.1，...，330.N被輸入到相關(guān)聯(lián)的緩沖器310.1，...，310.N和相關(guān)聯(lián)的負(fù)載變換器320.1，...,320.N。
[0031]在理想情況下，分布式時(shí)鐘信號(hào)CLK1-CLKn將同時(shí)彼此輸入緩沖器310.1-310.N，盡管導(dǎo)體長(zhǎng)度、電容負(fù)載中的差異，或各信號(hào)線330.1-330.N.之間的其它變化。負(fù)載逆變器320.1-320.N可以是提出個(gè)可變電容負(fù)載到信號(hào)線330.1-330.N的調(diào)諧設(shè)備，在圖3中所示為可變電容CrCN。因此，負(fù)載逆變器320.1-320.N可向信號(hào)線330.1-330.N呈現(xiàn)可調(diào)諧電容負(fù)載，這樣抵消可可導(dǎo)致時(shí)鐘信號(hào)CLK1-CLKn中過渡同步外接收的一些其它影響。
[0032]每個(gè)緩沖區(qū)310.1-310.N可包括逆變器312.1-312.N。緩沖區(qū)310.1-310.N可以各接收分布式時(shí)鐘信號(hào)CLK1-CLKn并輸出相應(yīng)的緩沖時(shí)鐘信號(hào)CLKbuff1-CLKbuff4。根據(jù)本發(fā)明實(shí)施例，緩沖的時(shí)鐘信號(hào)CLKbuff1-CLKbuff4可以被提供給模數(shù)轉(zhuǎn)換器，數(shù)模轉(zhuǎn)換器，或可由時(shí)鐘信號(hào)驅(qū)動(dòng)的其他部件(未示出)。
[0033]負(fù)載變換器320.1-320.N可以具有耦合到信號(hào)線330.1-330.N的輸入端.每個(gè)負(fù)載變換器320.1-320.N可以包括可編程電流源321.1-321.N，其產(chǎn)生通過相應(yīng)負(fù)載逆變器320.1，...，320.N.中的輸入電路(未示出)的偏置電流ID1_IDN。流經(jīng)各負(fù)載變換器320.1-320.N的電流Id1-1dn可以限定施加到信號(hào)線330.1-330.N的電容負(fù)載C1-Cnq
[0034]控制器340可以是芯片上處理器或狀態(tài)機(jī)，其為可編程電流源321.1-321.N存儲(chǔ)驅(qū)動(dòng)強(qiáng)度值。驅(qū)動(dòng)強(qiáng)度數(shù)據(jù)可以來自存儲(chǔ)數(shù)據(jù)，包括例如從電路仿真或測(cè)試數(shù)據(jù)獲取的信號(hào)誤匹配的估計(jì)。此外，控制器340可包括例如任何適當(dāng)?shù)奶幚砥脚_(tái)、計(jì)算平臺(tái)、計(jì)算設(shè)備、處理設(shè)備、計(jì)算系統(tǒng)、處理系統(tǒng)、計(jì)算機(jī)、處理器或類似的，并且可以使用硬件和/或軟件的任何適當(dāng)組合實(shí)現(xiàn)。
[0035]本發(fā)明的原理應(yīng)用于各種電路系統(tǒng)。在圖3示出的系統(tǒng)300中，緩沖器310.1-310.N被示為向多個(gè)電路提供時(shí)鐘信號(hào)CLK (以分布式形式)，諸如ADC或DAC (未示出)。然而，本發(fā)明原理也可以應(yīng)用包括電路級(jí)的電路系統(tǒng)中，所述電路級(jí)接收信號(hào)并需要響應(yīng)于所述信號(hào)提供同步輸出。這種電路的實(shí)例可包括上述關(guān)于圖1和圖2 (以及未在此討論中特別提到的其他系統(tǒng))的實(shí)施例。
[0036]在給定的時(shí)鐘周期Y期間，則控制器340可以控制可編程電流源321.1-321.N以基于現(xiàn)有的不匹配數(shù)據(jù)分別產(chǎn)生偏置電流ID1-1D415流過各個(gè)負(fù)載逆變器321.1-321.N的偏置電流ID1-1D4可限定電容負(fù)載C1-Cn (以虛線示出)到所述信號(hào)線330.1-330.N。在這種方式下，對(duì)于給定的時(shí)鐘周期Y，預(yù)定電容負(fù)載可被提供給每個(gè)信號(hào)線330.1-330.N,以允許緩沖器310.1-310.N之間細(xì)微時(shí)序調(diào)整。以類似的方式，在隨后的時(shí)鐘周期，偏置電流IDl-1DN可以向信號(hào)線330.1-330.N提供電容負(fù)載，以允許時(shí)鐘分配電路300的精細(xì)時(shí)序調(diào)整。因此，緩沖的時(shí)鐘信號(hào)CLKbuff1-CLKbuff4可以相對(duì)于時(shí)間對(duì)準(zhǔn)。
[0037]盡管上述相對(duì)于圖1-3的實(shí)施例對(duì)于多級(jí)電路系統(tǒng)中每個(gè)電路級(jí)包括負(fù)載電路，其它實(shí)施例可并不需要這樣的一對(duì)一配置。為了最大限度地降低成本并節(jié)約芯片上空間，本發(fā)明的一些實(shí)施例中可只需要對(duì)需要進(jìn)行調(diào)整的選定電路級(jí)的負(fù)載電路。本發(fā)明實(shí)施例可因此被配置為滿足它們被集成到的系統(tǒng)需要。
[0038]此外，盡管在圖2和圖3中描述的電路級(jí)和負(fù)載電路是相似的(例如，相似的結(jié)構(gòu)和相同類型的晶體管)，但本發(fā)明實(shí)施例并不局限于這種配置。電路級(jí)和負(fù)載電路不必是彼此相似的(即，不同的電路結(jié)構(gòu)或構(gòu)造)。根據(jù)本發(fā)明的其它實(shí)施例，只要負(fù)載電路和電路級(jí)并聯(lián)，以及負(fù)載電路包括可編程電流源以改變呈現(xiàn)在攜帶信號(hào)的信號(hào)線上的負(fù)載，負(fù)載電路可不相似于電路級(jí)，該信號(hào)正被輸入到電路級(jí)。
[0039]本發(fā)明實(shí)施例提供了用于在毫微微秒范圍的非常精細(xì)的時(shí)序調(diào)整。例如，假設(shè)我們?cè)诰哂休斎刖w管(類似于圖2 (a)的晶體管213.1)的多級(jí)電路系統(tǒng)中具有給定電路級(jí)，其寬度為6.4微米和0.08微米的長(zhǎng)度。根據(jù)本發(fā)明實(shí)施例，具有類似大小的相應(yīng)輸入晶體管(類似于圖(a)的晶體管223.1)的負(fù)載電路(約0.08微米*6.4微米)可以被放置在平行于電路級(jí)。改變通過負(fù)載電路晶體管的電流可轉(zhuǎn)移被輸入到電路級(jí)晶體管及負(fù)載晶體管的信號(hào)時(shí)序(相似于圖2 (a)的SIGin)約400毫微秒。同樣，假設(shè)我們?cè)诰哂袑挾葹?.6微米和長(zhǎng)度為0.08微米的輸入晶體管的多級(jí)電路系統(tǒng)中具有給定電路級(jí)。根據(jù)本發(fā)明實(shí)施例，具有相應(yīng)輸入晶體管(具有長(zhǎng)度為11.2微米，寬度為0.08微米)的負(fù)載電路可放置在平行于電路級(jí)。通過負(fù)載電路晶體管的不同電流可以偏移輸入電路級(jí)晶體管及負(fù)載晶體管的信號(hào)時(shí)序約1.5微微秒。
[0040]所描述的技術(shù)的優(yōu)點(diǎn)在于，提供精細(xì)調(diào)整，而不需要添加顯著電路或控制線的能力。此外，和傳統(tǒng)的時(shí)序調(diào)整方法相比，上述技術(shù)不容易受到噪聲誤差的影響。
[0041]雖然參照具體例上述技術(shù)已在上面描述，但本發(fā)明并不限于在附圖中所示的上述實(shí)施例和具體結(jié)構(gòu)。例如，示出的一些部件可以彼此組合作為一個(gè)實(shí)施例，或一個(gè)元件可以被分成幾個(gè)子部件，或任何其它已知的或可用組件可以被加入。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到:這些技術(shù)可以以其它方式實(shí)施，而不脫離本發(fā)明的精神和實(shí)質(zhì)特征。因此，本實(shí)施例應(yīng)被認(rèn)為在各方面均是說明性的而不是限制性的。
【權(quán)利要求】
1.一種集成電路，包括: 具有多個(gè)電路級(jí)以接收相應(yīng)信號(hào)的電路系統(tǒng)，以及 多個(gè)負(fù)載電路，對(duì)每個(gè)電路級(jí)提供一個(gè)，對(duì)信號(hào)具有輸入，每個(gè)負(fù)載電路具有獨(dú)立于其他負(fù)載電路可編程的電流源，以傳播通過接收信號(hào)的晶體管的電流。
2.如權(quán)利要求1所述的電路，還包括控制器，以改變由每個(gè)電流源傳播的電流，以說明電路級(jí)之間的時(shí)序不匹配。
3.如權(quán)利要求1所述的電路，其中所述電路級(jí)和負(fù)載電路由共同類型的晶體管制成。
4.如權(quán)利要求1所述的電路，其中，通過晶體管傳播的電流改變攜帶信號(hào)的信號(hào)線上的負(fù)載。
5.如權(quán)利要求1所述的電路，其中，所述電路級(jí)和負(fù)載電路在模擬-數(shù)字轉(zhuǎn)換器中。
6.如權(quán)利要求1所述的電路，其中，所述電路級(jí)和負(fù)載電路在數(shù)字-模擬轉(zhuǎn)換器中。
7.如權(quán)利要求1所述的電路，其中。所述電路級(jí)是在也包括負(fù)載電路的分布電路中的緩沖器。
8.一種方法，包括: 在對(duì)應(yīng)的電路級(jí)接收 多個(gè)信號(hào)； 平行于選定的電路級(jí)，提供負(fù)載電路，所述負(fù)載電路在其輸入晶體管接收相同信號(hào)；和 驅(qū)動(dòng)通過負(fù)載電路的輸入晶體管的相應(yīng)偏置電流，以抵消信號(hào)之間的時(shí)序不匹配。
9.如權(quán)利要求8所述的方法，其中，所選擇的電路級(jí)和負(fù)載電路由共同類型的晶體管制成。
10.如權(quán)利要求8所述的方法，其中，通過晶體管傳播的電流改變運(yùn)載信號(hào)的信號(hào)線的負(fù)載。
11.如權(quán)利要求8所述的方法，其中，所選擇的電路級(jí)和負(fù)載電路在模擬-數(shù)字轉(zhuǎn)換器中。
12.如權(quán)利要求8所述的方法，其中，所述電路級(jí)和負(fù)載電路在數(shù)字-模擬轉(zhuǎn)換器中。
13.如權(quán)利要求8所述的方法，其中，所述電路級(jí)是還包括負(fù)載電路的時(shí)鐘分配電路中的緩沖器。
14.一種系統(tǒng),包括: 具有多個(gè)電路級(jí)以接收相應(yīng)信號(hào)的電路系統(tǒng)，以及 對(duì)信號(hào)具有輸入的多個(gè)負(fù)載電路，對(duì)每個(gè)電路級(jí)提供一個(gè)，每個(gè)負(fù)載電路具有獨(dú)立的可編程電流源，以傳播通過接收信號(hào)的晶體管的電流 '及 控制器，以改變由每個(gè)獨(dú)立可編程電流源傳播的電流，以減少電路級(jí)之間的時(shí)序不匹配傳播。
15.如權(quán)利要求14所述的方法，其中，所述電路級(jí)和負(fù)載電路由共同類型的晶體管制成。
16.如權(quán)利要求14所述的系統(tǒng)，其中，通過晶體管傳播的電流改變攜帶信號(hào)的信號(hào)線上的負(fù)載。
17.如權(quán)利要求14所述的系統(tǒng)，其中，所述電路級(jí)和負(fù)載電路在模擬-數(shù)字轉(zhuǎn)換器中。
18.如權(quán)利要求14所述的系統(tǒng)，其中，所述電路級(jí)和負(fù)載電路在數(shù)字-模擬轉(zhuǎn)換器中。
19.如權(quán)利要求14所述的系統(tǒng)，其中，所述電路級(jí)是在還包括負(fù)載電路的時(shí)鐘分配電路中的緩沖器。
20.如權(quán)利要求 14所述的系統(tǒng)，其中，所述電路級(jí)和負(fù)載電路具有不同的電路配置。
【文檔編號(hào)】H03K5/135GK104052437SQ201410093892
【公開日】2014年9月17日 申請(qǐng)日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月14日
【發(fā)明者】G·恩格爾, S·C·羅斯, M·L·庫西 申請(qǐng)人:美國亞德諾半導(dǎo)體公司