用于電平移位器的系統(tǒng)和方法
【專利摘要】本發(fā)明提供一種用于電平移位器的系統(tǒng)和方法。根據(jù)一個實施例，電平移位器電路包括耦合到第一節(jié)點的和第二節(jié)點的可重新配置的電平移位核心。該可重新配置的電平移位核心在第一模式中被配置作為電流鏡，并且在第二模式中被配置作為交叉耦合的器件。在第一模式中，該電流鏡將第一節(jié)點處的電流鏡像到第二節(jié)點，并且在第二模式中，該交叉耦合的器件響應于第一節(jié)點處的電壓而在第二節(jié)點處產(chǎn)生電流，并且響應于第二節(jié)點處的電壓而在第一節(jié)點處產(chǎn)生電流。
【專利說明】用于電平移位器的系統(tǒng)和方法
【技術(shù)領域】
[0001]本發(fā)明一般地涉及半導體電路和方法，并且更具體地涉及用于電平移位器的系統(tǒng)和方法。
【背景技術(shù)】
[0002]片上系統(tǒng)(SoC)可以包含相較于用于驅(qū)動片外電路的接口電路以更低的電源電壓工作的核心電路。例如，核心電路可以以IV的電源電壓工作，以便利用使用最先進的精細幾何結(jié)構(gòu)工藝實施的空間聞效的晶體管。另一方面，接口電路可以以3.3V或更聞的電源電壓工作，以便遵從片外電路的接口要求。因此，這些接口電路可以使用能夠以更高的電壓工作的更少的空間高效的晶體管。通過分割核心電路和接口電路以在不同的電壓域中使用不同的器件幾何結(jié)構(gòu)，可以優(yōu)化集成電路的尺寸和功耗。
[0003]為了提供低壓域和高壓域之間的接口，SoC可以使用電平移位電路來在這些域之間傳輸數(shù)據(jù)。例如，低到高的電平移位器可以被用來在低壓域與高壓域之間傳播數(shù)字信號，并且其一般是使用交叉耦合的正反饋電路被實施的。然而，這樣的使用高壓器件的電平移位器比常規(guī)邏輯器件可以消耗更高的瞬時功耗和傳播延遲。而且，電平移位電路的性能、包括速度和功耗可能隨著工藝、溫度和電源電壓的不同而不同。在一些情況中，該傳播延遲和功耗可能是SoC中的限制性能因子。

【發(fā)明內(nèi)容】

[0004]根據(jù)一個實施例，電平移位器電路包括耦合到第一節(jié)點和第二節(jié)點的可重新配置的電平移位核心。該可重新配置的電平移位核心在第一模式中被配置作為電流鏡(currentmirror),并且在第二模式中被配置作為交叉耦合的器件。在第一模式中，該電流鏡將第一節(jié)點處的電流鏡像(mirror)到第二節(jié)點，并且在第二模式中，該交叉稱合的器件響應于第一節(jié)點處的電壓而在第二節(jié)點處產(chǎn)生電流以及響應于第二節(jié)點處的電壓而在第一節(jié)點處產(chǎn)生電流。
[0005]根據(jù)另一實施例，電平移位器包括交叉耦合的晶體管對，該交叉耦合的晶體管對具有:耦合到第一晶體管的輸出節(jié)點和第二晶體管的控制節(jié)點的第一內(nèi)部節(jié)點，以及耦合到第二晶體管的輸出節(jié)點和第一晶體管的控制節(jié)點的第二內(nèi)部節(jié)點。電平移位器還包括耦合在第一輸入節(jié)點和第一內(nèi)部節(jié)點之間的第一通道晶體管(pass transistor)、稱合在第二輸入節(jié)點和第二內(nèi)部節(jié)點之間的第二通道晶體管以及低壓控制級，所述低壓控制級具有耦合到第一輸入節(jié)點的第一輸出和耦合到第二輸入節(jié)點的第二輸出。
【專利附圖】

【附圖說明】
[0006]為了更徹底地理解本發(fā)明及其優(yōu)點，現(xiàn)在對結(jié)合附圖進行的以下說明進行參考，在附圖中:
圖1示出根據(jù)現(xiàn)有技術(shù)的電平移位器； 圖2a-f示出采用實施例低壓控制電路的電平移位器；
圖3a_g示出采用實施例可重新配置的電平移位核心的電平移位器；
圖4示出根據(jù)又一實施例的電平移位器；以及 圖5示出一實施例方法的流程圖。
【具體實施方式】
[0007]下面詳細討論當前優(yōu)選的實施例的形成和使用。然而，應當理解的是，本發(fā)明提供可被體現(xiàn)在廣泛多樣的特定背景中的許多可適用的創(chuàng)造性概念。所討論的特定實施例僅僅是對用以形成和使用本發(fā)明的特定方式的例證，并且不限制本發(fā)明的范圍。
[0008]將針對特定背景中的實施例、即用于將數(shù)字邏輯信號從第一電壓域傳播到較高電壓域的電平移位器來說明本發(fā)明。然而，可將本發(fā)明應用于例如用來在具有任意電壓和性能水平的電源域之間傳播信號的其它類型的電路和系統(tǒng)。例如，本發(fā)明的實施例可被應用于無噪聲或敏感電源域和有噪聲電源域之間、模擬電源域和數(shù)字電源域之間、正電源電壓域和負電源電壓域之間以及/或者片上電源域和片外電源域之間的接口信號。取決于應用背景，實施例還可被應用于在低到高的電壓域或高到低的電壓域之間傳播信號的電平移位器。
[0009]在一個實施例中，使用共柵級來將低壓控制級與電平移位晶體管的交叉耦合對隔離開來。通過將電平移位晶體管的交叉耦合對與控制級隔離開來，可以增大電平移位器的下拉驅(qū)動并且可以減小電平移位晶體管的交叉耦合對內(nèi)的競爭。
[0010]在另一實施例中，使用可重新配置的電平移位核心電路來增大電平移位電路的上拉速度。在第一工作模式中，可重新配置的電平移位核心被配置作為電流鏡。該第一工作模式在電平移位器的輸出正上拉時是有效的。在第二工作模式中，當電平移位器的輸出正被下拉時，可重新配置的電平移位核心電路被配置為作為電平移位晶體管的交叉耦合對而工作。
[0011]圖1示出包含輸入級的典型的電平移位電路100，所述輸入級由NMOS晶體管M3和NMOS晶體管M4構(gòu)成，NMOS晶體管M3由反相器102驅(qū)動，NMOS晶體管M4由反相器104驅(qū)動。反相器102和104兩者都以低壓電源VDDL為參考。晶體管M3和M4的漏極分別在節(jié)點A和B處負載有PMOS晶體管Ml和M2的交叉耦合對。PMOS晶體管的交叉耦合對的輸出被耦合至反相器106。高壓電源VDDH被耦合至PMOS晶體管的交叉耦合對以及反相器106。
[0012]在工作期間，當輸入信號Din經(jīng)歷低到高的過渡時，反相器102的輸出經(jīng)歷高到低的過渡，由此使晶體管M3從導通狀態(tài)轉(zhuǎn)換到關(guān)斷狀態(tài)。另外，反相器104的輸出經(jīng)歷低到高的過渡，由此將晶體管M4從關(guān)斷狀態(tài)轉(zhuǎn)變至導通狀態(tài)。當晶體管M4導通時，節(jié)點B處的電壓被從VDDH下拉至VSS。VSS可以是接地電位(S卩，零伏特)、接近接地電位的某其它電位或者低于VDDL和VDDH的另一參考電位。在一些情況中，VSS可以表示負電壓電源。當電源電壓VDDH與節(jié)點B的電壓之間的差超過晶體管Ml的導通閾值時，晶體管Ml將節(jié)點A拉至VDDH。在晶體管Ml對節(jié)點A進行充電之前，在M4 (下拉)和M2 (上拉)之間存在競爭。因此，為了關(guān)斷晶體管M2，晶體管M4需要產(chǎn)生足夠的電流來吸收(sink)由晶體管M2產(chǎn)生的電流，以及提供足夠的額外電流以使節(jié)點B放電。這種特別的瞬態(tài)開路電流(crowbarcurrent)以及器件之間的競爭導致增大的功耗和傳播延遲。[0013]同樣地，當輸入信號Din經(jīng)歷高到低的過渡時，反相器102的輸出經(jīng)歷低到高的過渡，由此使晶體管M3從關(guān)斷狀態(tài)轉(zhuǎn)換到導通狀態(tài)，并且反相器104的輸出經(jīng)歷高到低的過渡，由此使晶體管M4從導通狀態(tài)轉(zhuǎn)換到關(guān)斷狀態(tài)。當晶體管M3導通時，節(jié)點A處的電壓被從VDDH下拉至VSS。當電源電壓VDDH與節(jié)點A的電壓之間的差超過晶體管M2的導通閾值時，晶體管M2將節(jié)點B拉至VDDH。可以看出，當輸入信號Din經(jīng)歷高到低的過渡時可能存在明顯的信號延遲，因為節(jié)點A需要在節(jié)點B被上拉以及反相器的輸出改變狀態(tài)之前使晶體管M2放電并導通。與Din經(jīng)歷低到高的過渡時的情況類似，在晶體管M2對節(jié)點B進行充電之前，在M3 (下拉)和Ml (上拉)之間存在競爭。因此，晶體管M3需要吸收由晶體管Ml輸出的電流，以及提供足夠的額外電流以使節(jié)點A放電。同樣，這種瞬態(tài)開路電流以及器件之間的競爭導致增大的功耗和傳播延遲。
[0014]如果VDDH超過低壓器件的安全工作范圍并且高壓器件被分別用于NMOS器件M3和M4以及PMOS器件Ml和M2，則延遲和電流消耗可能被進一步加劇。為了耐受更高的電壓，使用更大的幾何結(jié)構(gòu)、更厚的柵氧化層以及更大的最小柵長來實施這樣的較高壓器件。這樣，高壓器件具有較低的驅(qū)動強度并且在某些情況下可能表現(xiàn)出較高的寄生電容。由于這些器件比較慢，因此可能引入附加的傳播延遲，并且電平移位器100中的器件在狀態(tài)過渡期間可能維持在競爭狀態(tài)達更長的時間段。而且，電平移位器100的性能可能隨著工藝、溫度和電源電壓的不同而遭受不同。
[0015]圖2a示出根據(jù)本發(fā)明的一個實施例的電平移位器200。這里，共柵極NMOS器件M5和M6與低壓控制塊202 —起被用來增大下拉驅(qū)動器強度并減輕電平移位器200的競爭。通過使用低壓器件來實施低壓控制塊202，與使用高壓器件相比，可以獲得每單位區(qū)域的更高的信號強度。如所示出的，低壓控制塊202與分別耦合到共柵極晶體管M5和M6的源極的節(jié)點A和B相連接。耦合到PMOS晶體管M2的漏極的反相器206將電平移位器200的輸出緩沖為輸出信號Dout。反相器206以高壓電源VDDH為參考。
[0016]共柵極器件M5和M6將PMOS晶體管Ml和M2的高壓域與低壓控制塊202隔離開來，由此保護低壓控制塊202中的低壓器件不會被擊穿和/或損壞。在一些實施例中，共柵極器件M5和M6可以使用高壓器件來實施?？蛇x地，例如在VDDH足夠低從而使得共柵極器件M5和M6可以安全地工作的情況下，共柵極器件M5和M6也可以使用低壓器件來實施。當VDDH小于兩倍的VDDL時存在這樣的狀況。雖然共柵極器件M5和M6被示出為它們的柵極相對于低壓電源VDDL被偏置，但是在替換實施例中，取決于特定的應用及其規(guī)格，可以使用其它合適的偏置電壓。
[0017]雖然交叉耦合的器件Ml和M2被示出為被實施為PMOS器件、并且共柵極器件M5和M6被示出為被實施為NMOS器件，但是應當理解的是，在替換實施例中可以使用不同的器件類型來實施這些晶體管。例如，晶體管Ml和M2可以使用NMOS器件來實施，并且共柵極器件M5和M6可以使用PMOS器件來實施?？梢詫⑦@樣的實施例用在例如如圖2b中所示出的具有以負電壓為參考的高壓域的電平移位器240中。這里，負電壓VEE被耦合到交叉耦合的NMOS器件M246和M248，M246和M248進一步被耦合到柵極被偏置在VSS或VDDH和VEE之間的其它合適的某偏置電壓處的共柵極PMOS器件M250和M252。電壓控制塊242基于邏輯信號Din的信號電平向節(jié)點A和B提供控制電流，邏輯信號Din具有例如在VSS和VDDH之間的信號擺動。反相器244具有耦合到節(jié)點B的輸入并且提供輸出信號Dout，輸出信號Dout具有在負電壓VEE和正電壓VDDH之間的信號擺動。
[0018]圖2c示出根據(jù)一個實施例的低壓控制塊202。這里，低壓控制塊202是使用兩個反相器210和212被實施的，反相器210和212的輸出被分別耦合到節(jié)點A和B，節(jié)點A和B對應于圖2a中的節(jié)點A和B。如所示，反相器210和212兩者都以低壓電源VDDL為參考。
[0019]圖2d示出根據(jù)另一實施例的低壓控制塊203。這里，反相器214的輸出耦合到NMOS晶體管M8的柵極，反相器216的輸出耦合到NMOS晶體管M7的柵極。NMOS晶體管M7和M8的漏極分別耦合到節(jié)點A和B，節(jié)點A和B對應于圖2a中的節(jié)點A和B。如所示，反相器210和212兩者都以低壓電源VDDL為參考。
[0020]圖2e示出根據(jù)本發(fā)明的又一實施例的實施例電平移位電路220。這里的電平移位電路220包括與圖2d中的低壓控制塊203相似的低壓控制塊222，其中增加了交叉耦合的NMOS器件M9和M10，M9和MlO以類似于PMOS器件Ml和M2的方式經(jīng)由正反饋加速節(jié)點A和B處的電壓切換。
[0021]相似地，圖2f示出電平移位電路230的另一實施例。這里的電平移位電路230包括類似于圖2b中的低壓控制塊202的低壓控制塊232，其中增加了交叉耦合的NMOS器件M9和M10，M9和MlO以與PMOS晶體管Ml和M2類似的方式經(jīng)由正反饋加速節(jié)點A和B處的電壓切換。
[0022]應當理解的是，在圖2c_f中的低壓控制塊202、203、222和232中示出的NMOS器件可以使用除NMOS器件之外的其它器件類型被實施。例如，這些器件在交叉耦合的器件Ml和M2是使用NMOS器件被實施的實施例中可以使用PMOS器件被實施。這樣的情況可能適用于例如其中如圖2b中所示的高壓電源以負電壓為參考的實施例。
[0023]根據(jù)另一實施例，圖3a中示出的電平移位器300具有可被用來消除某些工作階段期間的競爭的可重新配置的上拉電路320。例如，當節(jié)點B位于低電壓時，可重新配置的上拉電路320被配置為將源于NMOS晶體管M20的電流從節(jié)點A鏡像到節(jié)點B的電流鏡。當NMOS晶體管M20的柵極被驅(qū)動低到高電壓(電源電壓VDDL)時，電流通過PMOS晶體管Ml被鏡像到PMOS晶體管M2，由此將節(jié)點B的電壓驅(qū)動到高電壓電源電壓VDDH。由于晶體管Ml和M2以電流鏡的結(jié)構(gòu)被布置，因此不存在由于PMOS正反饋的競爭。一旦節(jié)點B的電壓為高(相對于某閾值電壓來說)，則可重新配置的上拉電路320被配置成交叉耦合的晶體管對以防止靜態(tài)電流的耗盡。以電源電壓VDDH為參考的輸出信號Dout是由反相器306產(chǎn)生的，反相器306具有耦合到節(jié)點B的輸入。
[0024]另一方面，當節(jié)點B開始位于高電壓時，M22被激活并拉低節(jié)點B。即使在初始過渡期間存在由于交叉稱合差動對的競爭，一旦節(jié)點B的電壓為低(相對于某閾值電壓來說)，可重新配置的上拉電路320就被配置成電流鏡以防止競爭。
[0025]實施例可重新配置的上拉電路320是使用PMOS晶體管Ml和M2以及開關(guān)310和312被實施的。在第一工作模式期間，當可重新配置的上拉電路320被配置為電流鏡時，開關(guān)310是閉合的且開關(guān)312是打開的。這樣，PMOS晶體管Ml的柵極和漏極被耦合到PMOS晶體管M2的柵極。在第二工作模式期間，當可重新配置的上拉電路320被配置為交叉耦合的晶體管對時，開關(guān)310是打開的并且開關(guān)312是閉合的，由此將PMOS晶體管Ml的柵極耦合到PMOS晶體管M2的漏極。在所示出的實施例中，開關(guān)310和312的狀態(tài)是由將節(jié)點B的電壓與參考電壓Vref進行比較的比較器314來決定的。當節(jié)點B的電壓大于參考電壓Vref時，比較器314的輸出為高，由此激活開關(guān)312并且經(jīng)由反相器308使得開關(guān)310去激活。同樣，當節(jié)點B的電壓小于參考電壓Vref時，比較器的輸出為低，由此去激活開關(guān)312并經(jīng)由反相器308激活開關(guān)310。
[0026]電平移位器300還包括由反相器302驅(qū)動的輸入NMOS晶體管M20和由反相器304驅(qū)動的輸入NMOS晶體管M22。應當理解的是，在替換實施例中，晶體管Ml和M2可以使用NMOS晶體管麗I和麗2被實施，并且晶體管M20和M22可以使用PMOS晶體管MP20和MP22被實施，如圖3b中所示出的。
[0027]應當注意的是，當圖3a的可重新配置的上拉電路320處于電流鏡結(jié)構(gòu)中時，Ml的柵極未被有效地驅(qū)動(M20是關(guān)斷的)，而是被拉到較高的電壓，由于沒有電流可以流經(jīng)M20，因此該較高的電壓足以關(guān)斷Ml。由于Ml和M2之間的失配以及/或者電路內(nèi)的漏電流，小的靜態(tài)電流可以在M2和M22中流動。為了防止這樣的靜態(tài)電流，圖3c中示出的另一實施例電平移位器390使用邏輯比較器315來控制開關(guān)310和312的狀態(tài)。如所示出的，開關(guān)310被耦合到邏輯比較器315的輸出。也耦合到邏輯比較器315的輸出的反相器309驅(qū)動開關(guān)312的控制輸入。這樣，電流鏡結(jié)構(gòu)僅在M20的柵極為邏輯高且節(jié)點B為邏輯低時才被激活，其中開關(guān)310接通且開關(guān)312斷開。在一些實施例中，這確保:在所有靜態(tài)狀況中，晶體管Ml和M2總是被配置為不可能有靜態(tài)電流流動的交叉耦合對。
[0028]圖3d和3e示出圖3c中示出的邏輯比較器315的兩個可能的實施例。在圖3d中，比較器316和317被用來檢查X和B分別相對于邏輯高(VDDL電壓域)和邏輯低(VDDH電壓域)的邏輯狀態(tài)。比較器的輸出被輸入到邏輯與(AND)門318，邏輯與門318以VDDH電壓域為參考。在圖3e中，以VDDH電壓域為參考的反相器319被用來檢查X的邏輯狀態(tài)。相似地，通過相應地確定反相器PMOS和NMOS晶體管的大小，反相器319的邏輯閾值被設置為檢測VDDL電壓域電平。反相器319的輸出和B被輸入到以VDDH為參考的或(NOR)門322，以生成Y。應當理解的是，圖3d和3e中所示出的電路是邏輯比較器315的許多可能的實施例實施方式中的兩個。在替換實施例中，可以使用其它功能上或邏輯上等價的結(jié)構(gòu)。
[0029]在一些實施例中，圖3a中示出的比較器314的功能可以由圖3f中示出的電平移位器330內(nèi)的信號路徑反相器332和334來執(zhí)行。這里，重新配置開關(guān)是使用耦合到反相器334輸出以及數(shù)字輸出信號Dout的PMOS晶體管M30以及耦合到反相器332的輸出的PMOS晶體管M32被實施的。在工作期間，當節(jié)點B為低時，PMOS晶體管M30是導通的且PMOS晶體管M32是關(guān)斷的，從而使得晶體管Ml的柵極和漏極耦合到晶體管M2的柵極。這樣，可重新配置的上拉電路340被配置為電流鏡。另一方面，當節(jié)點B為高時，PMOS晶體管M30是關(guān)斷的且PMOS晶體管M32是導通的，從而使得晶體管Ml的柵極被耦合到晶體管M2的漏極。這樣，可重新配置的上拉電路340中的晶體管Ml和M2被配置為交叉耦合的PMOS晶體管。如針對圖3a的實施例所描述的那樣，工作繼續(xù)進行。
[0030]圖3g示出CMOS反相器360的示意圖，CMOS反相器360是使用PMOS晶體管MP和NMOS晶體管MN被實施的。在本發(fā)明的實施例中，CMOS反相器電路360可被用來實施在本文中的實施例中示出的各種反相器。在一些實施例中，耦合到低壓電源VDDL的反相器可使用低壓器件來實施，并且耦合到高壓電源VDDH的反相器可以使用高壓器件來實施。可選地，取決于特定的實施例及其實施方式細節(jié)，所有的器件可以使用低壓器件或高壓器件來實施。[0031]圖4示出根據(jù)又一實施例的電平移位器370，其包括如針對上面的圖3f所述的可重新配置的上拉電路340、共柵級M5和M6以及如圖2d的實施例中所述的低壓控制塊372。這里，使用可重新配置的上拉電路340來減小競爭。另外，通過在低壓控制塊372中使用低壓器件來增大工作期間的驅(qū)動電流。共柵極晶體管M5和M6保護低壓控制塊372中的低壓器件不會器件擊穿和/或損壞。在本發(fā)明的替換實施例中，也可以根據(jù)上述圖2c-f中所示的實施例來實施低壓控制塊372。
[0032]根據(jù)一個實施例，電平移位器電路包括耦合到第一節(jié)點和第二節(jié)點的可重新配置的電平移位核心。該可重新配置的電平移位核心在第一模式中被配置為電流鏡，并且在第二模式中被配置為交叉耦合的器件。在第一模式中，電流鏡將第一節(jié)點處的電流鏡像到第二節(jié)點，并且在第二模式中，該交叉耦合的器件響應于第一節(jié)點處的電壓而在第二節(jié)點處產(chǎn)生電流以及響應于第二節(jié)點處的電壓而在第一節(jié)點處產(chǎn)生電流。第一模式在輸出電壓低于閾值時可以是有效的，并且第二模式在輸出電壓大于閾值時可以是有效的。
[0033]在一個實施例中，可重新配置的電平移位核心包括具有耦合到第一節(jié)點的輸出的第一晶體管、具有耦合到第二節(jié)點的輸出的第二晶體管以及耦合到第一晶體管的控制節(jié)點的切換網(wǎng)絡。第一晶體管和第二晶體管可以使用MOS晶體管(例如使用PMOS晶體管或NMOS晶體管)來實施。
[0034]切換網(wǎng)絡可以包括耦合在第一節(jié)點和第一晶體管的控制節(jié)點之間的第一開關(guān)和耦合在第二節(jié)點和第一晶體管的控制節(jié)點之間的第二開關(guān)。在工作期間，在第一模式中，第一開關(guān)是閉合的且第二開關(guān)是打開的，以及在第二模式中，第一開關(guān)是打開的且第二開關(guān)是閉合的。該電路還可以包括比較器和邏輯塊，該比較器具有耦合到第一開關(guān)和第二開關(guān)的輸出。在一個實施例中，比較器可以包括耦合到電平移位電路的輸入的第一比較電路以及耦合到第二節(jié)點的第二比較電路。第一比較電路被配置為比較電平移位電路的輸入與以第一電源域為參考的第一邏輯閾值，并且第二比較電路被配置為比較第二節(jié)點與以第二電源域為參考的第二邏輯閾值。所述邏輯塊被配置為僅在電平移位電路的輸入具有大于第一邏輯閾值的電壓且第二節(jié)點具有小于第二邏輯閾值的電壓時才激活第一開關(guān)并去激活第二開關(guān)。
[0035]在一個實施例中，該電路可以包括耦合到第一開關(guān)和第二開關(guān)的邏輯電路。該邏輯電路可被配置為僅在電平移位電路的輸入具有大于第一邏輯閾值的電壓且第二節(jié)點具有小于第二邏輯閾值的電壓時才激活第一開關(guān)并去激活第二開關(guān)。
[0036]在一些實施例中，該電路包括耦合到第一和第二節(jié)點的輸入級和耦合到第二節(jié)點的輸出級。輸入級包括具有耦合到第一節(jié)點的輸出節(jié)點的第三晶體管以及具有耦合到第二節(jié)點的輸出節(jié)點的第四晶體管，并且輸出級包括具有耦合到第二節(jié)點的輸入的反相器。
[0037]在一些實施例中，第一模式僅在電平移位器電路的輸出電壓低于第一閾值且電平移位器電路的輸入電壓低于第二閾值時才是有效的；并且第二模式在第一模式無效時是有效的。
[0038]在一個實施例中，該電路還包括:耦合在第一節(jié)點和第一內(nèi)部節(jié)點之間的第一通道晶體管，耦合在第二節(jié)點和第二內(nèi)部節(jié)點之間的第二通道晶體管，以及具有耦合到第一內(nèi)部節(jié)點的第一輸出、耦合到第二內(nèi)部節(jié)點的第二輸出和邏輯輸入節(jié)點的低壓控制級。
[0039]根據(jù)另一實施例，電平移位電路包括:具有耦合到第一節(jié)點的漏極的第一晶體管，具有耦合到第二節(jié)點的漏極和耦合到第一節(jié)點的柵極的第二晶體管，耦合在第一節(jié)點和第一晶體管的柵極之間的第一開關(guān)，耦合在第一晶體管的柵極和第二節(jié)點之間的第二開關(guān)，以及耦合到第二節(jié)點、第一開關(guān)的控制節(jié)點和第二開關(guān)的控制節(jié)點的輸出級。在一些實施例中，電平移位電路還包括輸入級，該輸入級具有耦合到第一節(jié)點的第一輸入晶體管和耦合到第二節(jié)點的第二輸入晶體管。第一和第二輸入晶體管可以使用NMOS器件、PMOS器件或其它器件類型來實施。
[0040]在一些實施例中，電平移位器的輸出級具有第一反相器和第二反相器，第一反相器包括耦合到第二節(jié)點的輸入和耦合到第二開關(guān)的控制節(jié)點的輸出，第二反相器包括耦合至IJ第一反相器的輸出的輸入和耦合到第一開關(guān)的控制節(jié)點的輸出。
[0041]圖5示出運行實施例電平移位器的方法400的流程圖。方法400包括在步驟404中檢測電平移位器的電壓。該方法包括:在輸出電壓處于第一區(qū)域中時運行電平移位器的可重新配置的電平移位核心作為電流源(步驟406)，以及在輸出電壓處于第二區(qū)域中時運行電平移位器的可重新配置的電平移位核心作為交叉耦合的器件(步驟412)。在一個示例中，第一區(qū)域在電壓閾值之下，并且第二區(qū)域在電壓閾值之上(步驟404)。
[0042]該方法還可以包括:在第一節(jié)點處向電平移位器的可重新配置的電平移位核心的第一晶體管提供第一輸入電流，以及在第二節(jié)點處向電平移位器的可重新配置的電平移位核心的第二晶體管提供第一輸入電流。運行電平移位器的可重新配置的電平移位核心作為電流源可以包括:閉合耦合在第一節(jié)點和第一晶體管的控制節(jié)點之間的第一開關(guān)(步驟408)，以及打開耦合在第二節(jié)點和第一晶體管的控制節(jié)點之間的第二開關(guān)(步驟410)。另一方面，運行電平移位器的可重新配置的電平移位核心作為交叉耦合的器件可以包括:打開第一開關(guān)并閉合第二開關(guān)(步驟412)。
[0043]根據(jù)又一實施例，電平移位器包括交叉耦合的晶體管對，該交叉耦合的晶體管對具有:耦合到第一晶體管的輸出節(jié)點和第二晶體管的控制節(jié)點的第一內(nèi)部節(jié)點，和耦合到第二晶體管的輸出節(jié)點和第一晶體管的控制節(jié)點的第二內(nèi)部節(jié)點。該電平移位器還包括:耦合在第一輸入節(jié)點和第一內(nèi)部節(jié)點之間的第一通道晶體管，耦合在第二輸入節(jié)點和第二內(nèi)部節(jié)點之間的第二通道晶體管，以及具有耦合到第一輸入節(jié)點的第一輸出和耦合到第二輸入節(jié)點的第二輸出的低壓控制級。第一和第二通道晶體管可以使用高壓器件或其它器件類型來實施。而且，電平移位器也可以包括耦合到第一輸入節(jié)點和第二輸入節(jié)點的又一交叉耦合的晶體管對。
[0044]在一個實施例中，低壓控制級包括第一反相器和第二反相器，第一反相器具有耦合到第一輸入節(jié)點的輸出，第二反相器具有I禹合到第二輸入節(jié)點的輸出。電平移位器還可以包括:具有耦合到第一輸入節(jié)點的輸出節(jié)點的第一輸入晶體管，具有耦合到第二輸入節(jié)點的輸出節(jié)點的第二輸入晶體管，具有耦合到第二輸入晶體管的控制節(jié)點的輸出的第一反相器，以及具有耦合到第一反相器的輸出的輸入和耦合到第一輸入晶體管的控制節(jié)點的輸出的第二反相器。
[0045]實施例的優(yōu)點包括提高驅(qū)動強度、減小傳播延遲以及減小電平移位器中的競爭的能力。在一些實施例中，可以在不顯著增大功耗和器件面積的情況下獲得增強的性能。
[0046]雖然已經(jīng)參考示例性的實施例描述了本發(fā)明，但是本說明書并不意圖以限制性的意義被解釋。在參考本說明書后，示例性實施例的各種修改和組合以及本發(fā)明的其它實施例對于本領域技術(shù)人員來說將是顯而易見的。因此，意圖是使所附的權(quán)利要求涵蓋任何這樣的修改或?qū)嵤├?br> 【權(quán)利要求】
1.一種電平移位器電路，包括: 耦合到第一節(jié)點和第二節(jié)點的可重新配置的電平移位核心，其中所述可重新配置的電平移位核心在第一模式中被配置為電流鏡，所述電流鏡將第一節(jié)點處的電流鏡像到第二節(jié)點，以及 所述可重新配置的電平移位核心在第二模式中被配置為交叉耦合的器件，所述交叉耦合的器件響應于第一節(jié)點處的電壓而在第二節(jié)點處產(chǎn)生電流以及響應于第二節(jié)點處的電壓而在第一節(jié)點處產(chǎn)生電流。
2.如權(quán)利要求1所述的電路，其中: 第一模式在輸出電壓低于閾值時是有效的；以及 第二模式在所述輸出電壓高于閾值時是有效的。
3.如權(quán)利要求1所述的電路，其中所述可重新配置的電平移位核心包括: 第一晶體管，其具有耦合到第一節(jié)點的輸出； 第二晶體管，其具有耦合到第二節(jié)點的輸出；以及 切換網(wǎng)絡，其耦合到第一晶體管的控制節(jié)點。
4.如權(quán)利要求3所述的電路，其中第一晶體管和第二晶體管是MOS晶體管。
5.如權(quán)利要求4所述的電路，其中所述MOS晶體管是PMOS晶體管。
6.如權(quán)利要求4所述的電路，其中所述MOS晶體管是NMOS晶體管。
7.如權(quán)利要求3所 述的電路，其中所述切換網(wǎng)絡包括: 第一開關(guān)，其耦合在第一節(jié)點和第一晶體管的控制節(jié)點之間；以及第二開關(guān)，其耦合在第二節(jié)點和第一晶體管的控制節(jié)點之間，其中在第一模式中第一開關(guān)是閉合的且第二開關(guān)是打開的，并且在第二模式中第一開關(guān)是打開的且第二開關(guān)是閉合的。
8.如權(quán)利要求7所述的電路，還包括具有耦合到第一開關(guān)和第二開關(guān)的輸出的比較器，所述比較器包括: 第一比較電路，其耦合到所述電平移位電路的輸入，所述第一比較電路被配置為比較所述電平移位電路的輸入與以第一電源域為參考的第一邏輯閾值； 第二比較電路，其耦合到第二節(jié)點，所述第二比較電路被配置為比較第二節(jié)點與以第二電源域為參考的第二邏輯閾值；以及 邏輯塊，其被配置為僅在所述電平移位電路的輸入具有大于第一邏輯閾值的電壓并且第二節(jié)點具有小于第二邏輯閾值的電壓時才激活第一開關(guān)并去激活第二開關(guān)。
9.如權(quán)利要求7的電路，還包括邏輯電路，所述邏輯電路耦合到第一開關(guān)和第二開關(guān)，所述邏輯電路被配置為僅在電平移位電路的輸入具有大于第一邏輯閾值的電壓并且第二節(jié)點具有小于第二邏輯閾值的電壓時才激活第一開關(guān)并去激活第二開關(guān)。
10.如權(quán)利要求1所述的電路，還包括: 耦合到第一和第二節(jié)點的輸入級；以及 耦合到第二節(jié)點的輸出級。
11.如權(quán)利要求10所述的電路，其中: 所述輸入級包括第三晶體管和第四晶體管，第三晶體管具有耦合到第一節(jié)點的輸出節(jié)點，第四晶體管具有耦合到第二節(jié)點的輸出節(jié)點；以及所述輸出級包括具有耦合到第二節(jié)點的輸入的反相器。
12.如權(quán)利要求1所述的電路，其中: 第一模式僅在所述電平移位器電路的輸出電壓小于第一閾值且所述電平移位器電路的輸入電壓小于第二閾值時才是有效的；以及第二模式在第一模式不是有效的時是有效的。
13.如權(quán)利要求1所述的電路，還包括: 第一通道晶體管，其耦合在第一節(jié)點和第一內(nèi)部節(jié)點之間； 第二通道晶體管，其耦合在第二節(jié)點和第二內(nèi)部節(jié)點之間；以及低壓控制級，其具有耦合到第一內(nèi)部節(jié)點的第一輸出、耦合到第二內(nèi)部節(jié)點的第二輸出以及邏輯輸入節(jié)點。
14.一種電平移位電路,包括: 第一晶體管，其具有耦合到第一節(jié)點的漏極； 第二晶體管，其具有耦合到第二節(jié)點的漏極和耦合到第一節(jié)點的柵極； 第一開關(guān)，其耦合在第一節(jié)點和第一晶體管的柵極之間； 第二開關(guān)，其耦合在第一晶體管的柵極和第二節(jié)點之間；以及 輸出級，其耦合到第二節(jié)點、第一開關(guān)的控制節(jié)點以及第二開關(guān)的控制節(jié)點。
15.如權(quán)利要求14所述·的電平移位電路，還包括輸入級，所述輸入級包括: 第一輸入晶體管，其耦合到第一節(jié)點；以及 第二輸入晶體管，其耦合到第二節(jié)點。
16.如權(quán)利要求15所述的電平移位電路，其中: 第一輸入晶體管包括NMOS器件；以及 第二輸入晶體管包括NMOS器件。
17.如權(quán)利要求14所述的電平移位電路，其中所述輸出級包括: 第一反相器，其具有耦合到第二節(jié)點的輸入和耦合到第二開關(guān)的控制節(jié)點的輸出；以及 第二反相器，其具有耦合到第一反相器的輸出的輸入以及耦合到第一開關(guān)的控制節(jié)點的輸出。
18.如權(quán)利要求14所述的電平移位電路，其中: 第一晶體管包括PMOS器件；以及 第二晶體管包括PMOS器件。
19.一種運行電平移位器的方法，所述方法包括: 檢測所述電平移位器的電壓； 當輸出電壓處于第一區(qū)域中時將所述電平移位器的可重新配置的電平移位核心運行作為電流源；以及 當所述輸出電壓處于第二區(qū)域中時將所述電平移位器的可重新配置的電平移位核心運行作為交叉耦合的器件。
20.如權(quán)利要求19所述的方法，其中所述第一區(qū)域在電壓閾值之下，并且所述第二區(qū)域在電壓閾值之上。
21.如權(quán)利要求19所述的方法，還包括:在第一節(jié)點處向所述電平移位器的可重新配置的電平移位核心的第一晶體管提供第一輸入電流；以及 在第二節(jié)點處向所述電平移位器的可重新配置的電平移位核心的第二晶體管提供第二輸入電流。
22.如權(quán)利要求21所述的方法，其中: 將所述電平移位器的可重新配置的電平移位核心運行作為電流源包括:閉合耦合在第一節(jié)點和第一晶體管的控制節(jié)點之間的第一開關(guān)，并打開耦合在第二節(jié)點和第一晶體管的控制節(jié)點之間的第二開關(guān)；以及 將所述電平移位器的可重新配置的電平移位核心運行作為交叉耦合的器件包括:打開第一開關(guān)并閉合第二開關(guān)。
23.—種電平移位器,包括: 交叉耦合的晶體管對，其包括耦合到第一晶體管的輸出節(jié)點和第二晶體管的控制節(jié)點的第一內(nèi)部節(jié)點以及耦合到第二晶體管的輸出節(jié)點和第一晶體管的控制節(jié)點的第二內(nèi)部節(jié)點； 第一通道晶體管，其耦合在第一輸入節(jié)點和第一內(nèi)部節(jié)點之間； 第二通道晶體管，其耦合在第二輸入節(jié)點和第二內(nèi)部節(jié)點之間；以及 低壓控制級，其具有耦合到第一輸入節(jié)點的第一輸出和耦合到第二輸入節(jié)點的第二輸出。
24.如權(quán)利要求23所述 的電平移位器，其中第一和第二通道晶體管包括高壓器件。
25.如權(quán)利要求23所述的電平移位器，還包括耦合到第一輸入節(jié)點和第二輸入節(jié)點的另一交叉耦合的晶體管對。
26.如權(quán)利要求23所述的電平移位器，其中所述低壓控制級包括第一反相器和第二反相器，第一反相器具有稱合到第一輸入節(jié)點的輸出，第二反相器具有稱合到第二輸入節(jié)點的輸出。
27.如權(quán)利要求23所述的電平移位器，還包括: 第一輸入晶體管，其具有耦合到第一輸入節(jié)點的輸出節(jié)點； 第二輸入晶體管，其具有耦合到第二輸入節(jié)點的輸出節(jié)點； 第一反相器，其具有耦合到第二輸入晶體管的控制節(jié)點的輸出；以及第二反相器，其具有耦合到第一反相器的輸出的輸入和耦合到第一輸入晶體管的控制節(jié)點的輸出。
【文檔編號】H03K19/0185GK103856208SQ201310619436
【公開日】2014年6月11日 申請日期:2013年11月29日 優(yōu)先權(quán)日:2012年11月29日
【發(fā)明者】F.Y.馬 申請人:英飛凌科技奧地利有限公司